JP2001085668A

JP2001085668A - 半導体装置および整流装置

Info

Publication number: JP2001085668A
Application number: JP26170599A
Authority: JP
Inventors: Yasushi Hiraoka; 靖史平岡; Satoshi Matsumoto; 松本　　聡; Tatsuro Sakai; 達郎酒井
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1999-09-16
Filing date: 1999-09-16
Publication date: 2001-03-30

Abstract

(57)【要約】【課題】積層型半導体基板上に製作された整流素子を
用いた整流回路を構成した場合、バルク型半導体基板上
に製作された整流素子を用いた場合と比較して、整流回
路での導通損失が大きくなってしまう。【解決手段】単結晶半導体基板１０１の第１主面側に
絶縁膜１０２を有し、絶縁膜１０２上に単結晶半導体層
１０３を有する積層型半導体基板を用い、カソード領域
１０４を有し、カソード電極１０５がカソード領域１０
４上に付され、アノード電極１０６が単結晶半導体層１
０３の表面に付され、アノード電極１０６上に電極１０
７が付された整流素子であって、基板電極１０８に対し
て正の電圧を加える事により、絶縁膜１０２と単結晶半
導体層１０３間の界面が蓄積状態となり、単結晶半導体
層１０３における抵抗成分が減少する。このような整流
素子がオン状態にあるとき電流は単結晶半導体層１０３
内を流れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流入力電力を直
流電力に変換して出力する整流装置および整流装置に用
いる半導体装置に関する。

【０００２】

【従来の技術】従来、積層型半導体基板上に製作された
整流素子を用いた整流回路を構成した場合は、単結晶半
導体基板の第２主面側の基板電極が接地されていた。

【０００３】

【発明が解決しようとする課題】しかし、従来の装置で
前記の積層型半導体基板上に製作された整流素子を用い
た整流回路を構成した場合、バルク型半導体基板上に製
作された整流素子を用いた場合と比較して、整流回路で
の導通損失が大きくなってしまうという問題点があっ
た。

【０００４】本発明はこのような点に鑑みてなされたも
のであり、積層型半導体基板上に製作された整流素子を
用いて構成した整流回路における導通損失を低減するも
のである。

【０００５】

【課題を解決するための手段】積層型半導体基板上に製
作された整流素子の基板電極に対して制御信号を加える
ことにより、この整流素子を用いて構成した整流回路に
おける導通損失を低減させる。

【０００６】

【発明の実施の形態】上記課題を解決するために本発明
の半導体装置は、単結晶半導体基板１０１の第１主面側
に絶縁膜１０２を有し、この絶縁膜１０２上に単結晶半
導体層１０３を有する積層型半導体基板を用いて製作さ
れた半導体装置において、単結晶半導体基板１０１の第
２主面側の基板電極１０８に対して制御信号を加えるこ
とに特徴を有している。

【０００７】また、本発明の整流装置は、単結晶半導体
基板４０１の第１主面側に絶縁膜４０２を有し、この絶
縁膜４０２上に単結晶半導体層４０３を有する積層型半
導体基板上に製作されたダイオード素子を用いて構成さ
れた整流装置において、単結晶半導体基板４０１の第２
主面側の基板電極４１１に対して制御信号を加えること
に特徴を有している。

【０００８】さらに、本発明の整流装置は、単結晶半導
体基板５０１の第１主面側に絶縁膜５０２を有し、この
絶縁膜５０２上に単結晶半導体層５０３を有する積層型
半導体基板上に製作された絶縁ゲート型電界効果トラン
ジスタを用いて構成された整流装置において、単結晶半
導体基板５０１の第２主面側の基板電極５１２に対して
制御信号を加えることに特徴を有している。

【０００９】

【実施例】（実施例１）図１は積層型半導体基板上に作
成された整流素子の一例を示している。単結晶シリコン
基板からなる単結晶半導体基板１０１の第１主面側に例
えば０．５μｍのシリコン酸化膜からなる絶縁膜１０２
を有し、絶縁膜１０２上に例えば厚さ０．５μｍ、ドナ
ー濃度１×１０¹⁶ｃｍ^-3のｎ型単結晶シリコン層からな
る単結晶半導体層１０３を有する積層型半導体基板を用
い、カソード領域１０４としてｎ型の高濃度領域（例え
ばドナー濃度１×１０²⁰ｃｍ^-3）を有し、カソード電極
１０５がカソード領域１０４上に付され、アノード電極
１０６として例えばチタンが単結晶半導体層１０３の表
面に付され、アノード電極１０６上に電極１０７が付さ
れた整流素子である。

【００１０】このような整流素子がオン状態にあるとき
電流は単結晶半導体層１０３内を流れるが、このとき基
板電極１０８に対して正の電圧を加える事により、絶縁
膜１０２と単結晶半導体層１０３間の界面が蓄積状態と
なり、単結晶半導体層１０３における抵抗成分が減少す
る。なお基板電極１０８に対して加える電圧は外部の回
路から何らかの方法で供給しても良いし、電極１０７と
短絡する事により供給しても良い。

【００１１】図２は前記の整流素子を用いて構成した整
流装置を一石フォワード型コンバータに適用した例であ
る。図において、２０１は入力電力源，２０２は主スイ
ッチ，２０３はトランス，２０４はダイオード，２０５
はダイオード２０４の基板電極，２０６はダイオード，
２０７はダイオード２０６の基板電極，２０８は整流装
置，２０９はインダクタンス，２１０はコンデンサ，２
１１は負荷である。整流装置２０８は点線で囲まれた範
囲である。またダイオード２０４の基板電極２０５とダ
イオード２０６の基板電極２０７はそれぞれ図１におけ
る基板電極１０８を表している。

【００１２】図３は図２における各部の動作波形を示
す。主スイッチ２０２のゲート電極に対して３０１に示
すような信号を加えるとき、Ａ点の電圧は３０２のよう
に変化する。このとき３０１が正である期間（Ｔ１）に
おいては電流はダイオード２０６を通して負荷２１１に
供給され、３０１が零である期間（Ｔ２）においては電
流はダイオード２０４を通してインダクタンス２０９か
ら負荷２１１に供給される。このときダイオード２０
４、２０６の基板電極２０５、２０７に対して、３０
３、３０４に示すような信号を加える事により、整流装
置における導通損失を低減することが出来る。また基板
電極２０５、２０７をそれぞれのアノード電極に接続す
る事によっても同様の効果が期待できる。

【００１３】（実施例２）図４は積層型半導体基板上に
作成された絶縁ゲート型電界効果トランジスタの第１の
例を示している。単結晶シリコン基板からなる単結晶半
導体基板４０１の第１主面側に例えば０．５μｍのシリ
コン酸化膜からなる絶縁膜４０２を有し、絶縁膜４０２
上に例えば厚さ０．５μｍの単結晶シリコン層からなる
単結晶半導体層４０３を有する積層型半導体基板を用
い、単結晶半導体層内にソース領域４０４としてｎ型の
高濃度領域（例えばドナー濃度１×１０²⁰ｃｍ^-3）を有
し、このソース領域４０４と接しているボディー領域４
０５としてｐ形半導体領域（例えばアクセプタ濃度１×
１０¹⁷ｃｍ^-3）を有し、このボディー領域４０５と接し
ているドレイン領域４０６としてｎ型の高濃度領域（例
えばドナー濃度１×１０ ²⁰ｃｍ^-3）を有し、ボディー領
域４０５上にゲート絶縁膜４０７として例えば厚さ１０
ｎｍのシリコン酸化膜を有し、ソース領域４０４上にソ
ース電極４０８が付与され、ドレイン領域４０６上にド
レイン電極４０９が付与され、ゲート酸化膜４０７上に
ゲート電極４１０が付与され、単結晶半導体基板４０１
の第２主面側に基板電極４１１が設けられた絶縁ゲート
型電界効果トランジスタである。

【００１４】このような絶縁ゲート型電界効果トランジ
スタがオン状態のとき、素子内の電流は単結晶半導体層
４０３内を流れる。基板電極４１１に対して正の電圧を
加えると、絶縁膜４０２とボディー領域４０５間の界面
が反転状態、絶縁膜４０２とソース領域４０４間及び、
絶縁膜４０２とドレイン領域４０６間の界面が蓄積状態
となり単結晶半導体層４０３内の抵抗成分が減少する。
なお基板電極４１１に対して加える電圧は外部の回路か
ら何らかの方法で供給しても良いし、ドレイン電極４０
９やゲート電極４１０と短絡する事により供給しても良
い。

【００１５】（実施例３）図５は積層型半導体基板上に
作成された絶縁ゲート型電界効果トランジスタの第２の
例を示している。単結晶シリコン基板からなる単結晶半
導体基板５０１の第１主面側に例えば０．５μｍのシリ
コン酸化膜からなる絶縁膜５０２を有し、絶縁膜５０２
上に例えば厚さ０．５μｍの単結晶シリコン層からなる
単結晶半導体層５０３を有する積層型半導体基板を用
い、この単結晶半導体層５０３内にソース領域５０４と
してｎ型の高濃度領域（例えばドナー濃度１×１０²⁰ｃ
ｍ^-3）を有し、このソース領域５０４と接しているボデ
ィー領域５０５としてｐ形半導体領域（例えばアクセプ
タ濃度１×１０¹⁷ｃｍ^-3）を有し、このボディー領域５
０５と接しているドレイン電界を緩和するためのオフセ
ット・ドレイン領域５０６としてｎ型領域（例えばドナ
ー濃度５×１０¹⁶ｃｍ^-3）を有し、ドレイン領域５０７
としてｎ型の高濃度領域（例えばドナー濃度１×１０²⁰
ｃｍ^-3）を有し、ボディー領域５０５上にゲート絶縁膜
５０８として例えば厚さ１０ｎｍのシリコン酸化膜を有
し、ソース領域５０４上にソース電極５０９が付与さ
れ、ドレイン領域５０７上にドレイン電極５１０が付与
され、ゲート酸化膜５０８上にゲート電極５１１が付与
され、単結晶半導体基板５０１の第２主面側に基板電極
５１２が設けられた絶縁ゲート型電界効果トランジスタ
である。

【００１６】このような絶縁ゲート型電界効果トランジ
スタにおいては、素子の耐圧を確保するためにオフセッ
ト・ドレイン領域５０６の不純物濃度を高くすることが
できないため、オフセット・ドレイン領域５０６内の抵
抗成分が大きくなってしまう。しかし基板電極５１２に
対して正の電圧を加えることにより、絶縁膜５０２とボ
ディー領域５０５間の界面が反転状態、絶縁膜５０２と
ソース領域５０４間、絶縁膜５０２とオフセット・ドレ
イン領域５０６間及び、絶縁膜５０２とドレイン領域５
０７間の界面が蓄積状態となり、単結晶半導体層５０３
内の抵抗成分が減少する。なお基板電極５１２に対して
加える電圧は外部の回路から何らかの方法で供給しても
良いし、ソース電極５０９やドレイン電極５１０と短絡
する事により供給しても良い。

【００１７】図６は図４及び図５に示した素子の電極と
回路記号との対応を示している。６０３はゲ−ト電極を
示しており、図４における４１０、及び図５における５
１１である。６０１はソース電極を示しており、図４に
おける４０８、及び図５における５０９である。６０４
は基板電極を示しており、図４における４１１、及び図
５における５１２である。６０２は基板電極を示してお
り、図４における４０９、及び図５における５１０であ
る。

【００１８】図７は図４あるいは図５の絶縁ゲート型電
界効果トランジスタを用いて構成した整流装置を一石フ
ォワード型コンバータに適用した例である。図におい
て、７０１は入力電力源，７０２は主スイッチ，７０３
はトランス，７０４はゲート絶縁型電界効果トランジス
タ，７０５はゲート絶縁型電界効果トランジスタ，７０
６は信号発生装置，７０７は整流装置，７０８はインダ
クタンス，７０９はコンデンサ，７１０は負荷である。
整流装置７０７は点線で囲まれた範囲である。

【００１９】図８は図７における各部の動作波形を示
す。主スイッチ７０２のゲート電極に対して８０１に示
すような信号を加えたとき、Ｂ点の電圧は８０２のよう
に変化する。このとき８０１が正である期間（Ｔ１）に
おいては電流は電界効果トランジスタ７０４を通して負
荷７１０に供給され、８０１が零である期間（Ｔ２）に
おいては電界効果トランジスタ７０５を通してインダク
タンス７０８から負荷７１０に供給される。このときゲ
ート絶縁型電界効果トランジスタ７０４、７０５に対し
て８０３、８０４に示すような電圧を加える事により、
整流回路の導通損失を低減する事が出来る。本実施例で
は基板電極はそれぞれのゲート電極に接続してあるが、
もちろん何らかの別手段により信号を供給しても良い。
また基板電極をそれぞれのドレイン電極に接続すること
によっても同様の効果を得ることができる。

【００２０】

【発明の効果】以上説明したように、本発明による半導
体装置および整流装置は、積層型半導体基板上に製作さ
れた整流素子を用いて構成した整流回路において、従来
は接地電位としていた積層型半導体基板の第２主面側に
制御信号を付与することにより、整流素子内の抵抗成分
を低減し、整流回路における導通損失を低減するという
効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１における積層型半導体基板を
用いて作成した整流素子の構造図である。

【図２】本発明の実施例１における整流素子を一石フォ
ワード型コンバータに適用した回路図である。

【図３】本発明の実施例１における各部の動作電圧波形
図である。

【図４】本発明の実施例２における積層型半導体基板を
用いて作成した整流素子の構造図である。

【図５】本発明の実施例３における積層型半導体基板を
用いて作成した整流素子の構造図である。

【図６】本発明の実施例２及び実施例３における素子の
電極と回路記号との対応を示す図である。

【図７】本発明の実施例２及び実施例３における整流素
子を一石フォワード型コンバータに適用した回路図であ
る。

【図８】本発明の実施例２及び実施例３における各部の
動作電圧波形図である。

【符号の説明】

１０１単結晶半導体基板１０２絶縁膜１０３単結晶半導体層１０４カソード領域１０５カソード電極１０６アノード電極１０７電極１０８基板電極２０１入力電力源２０２主スイッチ２０３トランス２０４ダイオード２０５ダイオード２０４の基板電極２０６ダイオード２０７ダイオード２０６の基板電極２０８整流装置２０９インダクタンス２１０コンデンサ２１１負荷３０１主スイッチのゲート電圧波形３０２Ａ点の電圧波形３０３基板電極２０５に加える電圧波形３０４基板電極２０７に加える電圧波形４０１単結晶半導体基板４０２絶縁膜４０３単結晶半導体層４０４ソース領域４０５ボディー領域４０６ドレイン領域４０７ゲート絶縁膜４０８ソース電極４０９ドレイン電極４１０ゲート電極４１１基板電極５０１単結晶半導体基板５０２絶縁膜５０３単結晶半導体層５０４ソース領域５０５ボディー領域５０６オフセット・ドレイン領域５０７ドレイン領域５０８ゲート絶縁膜５０９ソース電極５１０ドレイン電極５１１ゲート電極５１２基板電極６０１ソース電極（４０８），（５０９）６０２ドレイン電極（４０９），（５１０）６０３ゲート電極（４１０），（５１１）６０４基板電極（４１１），（５１２）７０１入力電力源７０２主スイッチ７０３トランス７０４ゲート絶縁型電界効果トランジスタ７０５ゲート絶縁型電界効果トランジスタ７０６信号発生装置７０７整流装置７０８インダクタンス７０９コンデンサ７１０負荷８０１主スイッチのゲート電圧波形８０２Ｂ点の電圧波形８０３電界効果トランジスタ５０４に加える制御信号８０４電界効果トランジスタ５０５に加える制御信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者酒井達郎東京都千代田区大手町二丁目３番１号日本電信電話株式会社内Ｆターム(参考） 5F110 AA13 BB20 CC02 DD05 DD13 FF02 GG02 GG12 GG24 GG34 HJ04 HM14 5H006 CA02 CA07 CB03 CC02 HA07 HA08

Claims

【特許請求の範囲】

【請求項１】単結晶半導体基板（１０１）の第１主面
側に絶縁膜（１０２）を有し、この絶縁膜（１０２）上
に単結晶半導体層（１０３）を有する積層型半導体基板
を用いて製作された半導体装置において、単結晶半導体基板（１０１）の第２主面側の基板電極
（１０８）に対して制御信号を加えることを特徴とする
半導体装置。
【請求項２】単結晶半導体基板（４０１）の第１主面
側に絶縁膜（４０２）を有し、この絶縁膜（４０２）上
に単結晶半導体層（４０３）を有する積層型半導体基板
上に製作されたダイオード素子を用いて構成された整流
装置において、単結晶半導体基板（４０１）の第２主面側の基板電極
（４１１）に対して制御信号を加えることを特徴とする
整流装置。
【請求項３】単結晶半導体基板（５０１）の第１主面
側に絶縁膜（５０２）を有し、この絶縁膜（５０２）上
に単結晶半導体層（５０３）を有する積層型半導体基板
上に製作された絶縁ゲート型電界効果トランジスタを用
いて構成された整流装置において、単結晶半導体基板（５０１）の第２主面側の基板電極
（５１２）に対して制御信号を加えることを特徴とする
整流装置。