JPH05501479A - 半導体スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体スイッチ 技術分野 本発明は第１の伝導形の第１の電界効果トランジスタを含む半導体装置に関する ものであり、前記トランジスタは、半導体基板中に構成され、ソース接続を備え たソース領域、ドレイン接続を備えたドレイン領域、前記ソースとドレインの領 域間に配置されたチャネル領域、そして前記ソースとドレインの領域間の前記チ ャネル領域中に導電チャネルを生成するためのメンバを有している。

本発明は特に、スイッチメンバとして使用するためのいわゆる半導体スイッチに 関するものである。

従来の技術 ＭＯＳ型の電界効果トランジスタをスイッチメンバとして使用することは従来か ら知られている。そのようなトランジスタには低抵抗のオン状態抵抗が与えられ る。

しかし、そのトランジスタの制御電極とそれのチャネル領域との間に位置してい る絶縁層の最大許容電圧か非常に限定された値であるため、従来のそのようなＭ ＯＳトランジスタで使用できる最大電圧は低い値に限られている。

スウェーデンの公告された特許出願第４６０．４８８号から、スイッチングの目 的でＭＯＳ型の半導体装置を使用することは既に知られている。この種の装置は 従来のＭＯＳ）ランジスタよりもかなり高い動作電圧で動作するように設計され ているかもしれない。しかし、トランジスタが導通状態での、トランジスタのチ ャネル領域中ての電荷キャリア密度の最大到達値は限られており、このことがそ のような装置におけるオン状態抵抗値を従来のＭＯＳトランジスタのそれよりも 高くしている。

発明の概要 本発明の目的は、本明細書の冒頭に述べたような半導体装置であって、同時に単 位表面積当たりの処理電力が大きく且つ高速の動作のできる半導体装置を得るこ とである。単位表面積当たりの高い電力処理能力を実現するためには、高いオフ 状態電圧に耐えることと、低いオン状態抵抗値を持つことの両方か要求される。

この目的は本発明に従う半導体装置によってかなりの程度まで達成できる。

そのような装置を特徴づける事柄は特許請求の範囲から明らかになるであろう。

図面の簡単な説明 以下において、本発明は図面、第１図から第７図を参照しながら説明する。第１ 図は本発明に従う装置の基本的な構成を示している。第２図は、本発明に従う装 置がどのように制御および負荷回路へ接続されているかを模式的に示している。

第３図は、本発明に従う装置中の２つのトランジスタに、チャネル領域の両端の いわゆるストップゾーン（ｓｔｏｐ　ｚｏｎｅ）がどのように設けられているか を示している。第４図は各トランジスタ当たりに単一のストップゾーンを備えた 別の実施例を示している。第５ａ図と第５ｂ図は、本発明の別の２つの実施例に 従って、どのように制御信号が装置に供給され、また適切な制御電圧を発生させ るためのメンバがどのように装置と集積化されているかを示している。第６図は 別の実施例を示しており、それは基板がシリコンウェハであって、その中に装置 の２つのトランジスタのうちの下側のものが作り込まれている。第７ａ図、第７ ｂ図、第７ｃ図、そして第７ｄ図は本発明に従って装置を製造するための１つの 方法例における引き続く工程を示している。

好適実施例の説明 第１図は本発明に従う半導体装置を示している。本装置はシリコンウェハの形の 基板ｌ上に配置されている。

このウェハ上に電気的に絶縁性の二酸化シリコン層２が取り付けられ、装置を基 板から分離している。前記二酸化シリコン層２の表面上に単結晶シリコン層３が 取り付けられ、その中に第１の電界効果トランジスタが作られる。このトランジ スタはＮ＋にドープされたソース領域３１、Ｐにドープされたチャネル領域３２ 、そしてＮ十にドープされたドレイン領域３３を有している。ソース領域には接 続コンタクト３１１とリード３１２か備えられている。ドレイン領域には同様に 、コンタクト３３１とリード３３２か備えられている。シリコン層３の上には電 気的に絶縁性の二酸化シリコン層４が取り付けられ、それの上には第２の単結晶 シリコン層５が取り付けられる。後者のシリコン層中には第２の電界効果トラン ジスタか作られ、それはＰ＋にドープされたソース領域５１、Ｎにドープされた チャネル領域５２、そしてＰ＋にドープされたトレイン領域５３を有している。

ソース領域にはコンタクト５１１とリード５１２が備えられ、またドレイン領域 にはコンタクト５３１とリード５３２か備えられている。これら２つの電界効果 トランジスタはエンハーンスメント型のものである。下側の電界効果トランジス タ３１−３３ではソースとドレインの領域はＮ形で、トランジスタはいわゆるＮ ＭＯＳ）ランジスタである。

上側のトランジスタ５１−５３ではソースとドレインの領域はＰ形で、トランジ スタはいわゆるＰＭＯ３）ランジスタである。

二酸化シリコン＠２は少なくとも１μｍの厚さを有するべきであり、少なくとも より高い動作電圧においては５−１ｃμｍの厚さを育することが望ましい。シリ コン層３と５の厚さは６０ｎｍでよく、二酸化シリコン層４の厚さは２０ｎｍで よい。電界効果トランジスタのチャネル領域の長さくトランジスタのソースコン タクトとドレインコンタクトとの間の距離）はその装置を動作させたい動作電圧 に依存する。この長さは１０−１．００μｍの範囲内にあることか望ましい。例 えば、１６０Ｖという最大オフ状態電圧においてチャネル領域の長さは１８μｍ であり、３００Ｖという動作電圧ではそれは３０−５０μｍである。トランジス タのソースおよびドレイン領域のドーピングは１０　”　−１０”ａｎ−’の範 囲内にあり、またチャネル領域のそれは１０　”　−１０ｌ７ａｎ−’の範囲内 にある。

チャネル領域は、これらの２つの領域間で電荷の平衡が達成されるように形成さ れるべきである。このことは両頭域で表面の単位面積当たりのドーピング原子の 数が同じである、すなわち単位体積当たりの不純物濃度に層の厚さを乗じた値が 同一であるということを意味する。

第１図から明かなように、下側のトランジスタのチャネル領域３２は上側のトラ ンジスタのチャネル領域５２よりもいくらか長くなっている。更にこれ以外の実 施例も可能であって、例えば、破線ａおよびｂに示したように、下側のトランジ スタのソースおよびドレイン領域をチャネル領域の方へ内側へ延長して、それの 長さが上側のトランジスタのチャネル領域の長さと同じになるようにすることも できる。

チャネル領域の輻（第１図の紙面に垂直な方向の広がり）は、この構成要素（ｃ ｏｍｐｏｎｅｎｔ）が処理できる電流容量の望みの値に依存して適当に選ばれる 。たぶん、望みの電流処理能力を実現するために複数個の構成要素を並列につな ぐことが行われるであろう。

別のやり方として、本発明に従う構成要素は、例えばサファイヤ板等の電気的に 絶縁性の基板上に配置することもできる。その場合には、酸化物層２の厚さはこ こに述べたものよりもかなり薄いものにすることができる。

別の実施例に従えば、厚い二酸化シリコン層２を、シリコン基板上に取り付けら れた多結晶ダイヤモンド層で置き換え、そのダイヤモンド層の上に薄い二酸化シ リコン層を取り付ける。

第２図は、本発明に従う構成要素かどのように制御および負荷回路へ接続される かの原理を示している。本構成要素は集積回路Ａ中に含まれるものとして示され ている。第１図示された構成要素に加えて、本回路はそれぞれ、トランジスタの ソース接続３１２と５１２との間、およびドレイン接続５３２と３３２との間に 、それぞれつながれた抵抗体６１．６２を含んでいる。下側のトランジスタのソ ース接続３１２とトレイン接続３３２とはこの回路の主要な接続を構成しており 、第２図では、電圧源９と負荷物体ｌＯを含む模式的負荷回路へ接続されるよう に示されている。制御電圧源７１と７２はそれぞれ、２つのトランジスタのソー ス接続３１２と５１２との間、ドレイン接続３３２と５３２との間に、それぞれ つながれている。制＠電圧源は接点８１．８２を備えたスイッチングメンバの助 けによってオンとオフとの間でスイッチされる。制＠電圧源は同等の高電圧を適 切に供給するようになっている。

第２図に示されたスイッチングメンバ８１．８２の状態では、供給される制御電 圧Ｕは零であり、２つのトランジスタのソース領域は抵抗体６１の助けによって 同じ電位に保たれ、また２つのドレイン領域は抵抗体６２の助けによって互いに 同じ電位に保たれている。第２図に示された電圧源９の極性において、第２図の 下側のトランジスタの左側に示された接合と、第２図の上側のトランジスタの右 側に示された接合とはブロック状態にある。

これらのブロック状態の接合には空間電荷領域か形成されて印加電圧を吸収する 。チャネル領域には比較的少量のドーピングしか行われていないため、これらの 領域での空間電荷層の広かりは最も大きく、そのため印加電圧のほとんどの部分 が支えられる。

コンタクト８１と８２を閉じることによって制御電圧をスイッチオンすると、制 御信号Ｕは制御電圧源の電圧に等しくなる。上側のトランジスタは下側のそれに 対して正の電位を与えられる。制御電圧源の電圧、従って２つのトランジスタ間 の電位差は例えば５ｖである。この電位差は、上側のトランジスタの絶縁層４近 くのチャネル領域中にＰ形導通チャネルの生成を引き起こし、また下側のトラン ジスタの絶縁層４近くのチャネル領域中にＮ形導通チャネルの生成を引き起こす 。こうして、２つのトランジスタは導通状態から変化し、電圧源９から下側のト ランジスタと負荷物体１０とを通って負荷電流が流れる。２つの生成されたチャ ネルは互いに影響しあい、強め合って、チャネル中に典型的には ５　Ｘ　１０　”　−１０ｌ３ａｎ−’の高い電荷キャリア密度か得られる。こ の電荷キャリア密度は、例えばスウェーデンの公告された特許出願第４６０．４ ４８号から知られる構成要素のような、問題にしている種類の従来技術の構成要 素において達成でき得る値よりもかなり高いレベルである。この高い電荷キャリ ア密度は導通チャネルを従来のＭＯＳトランジスタと同程度の高い伝導度にし、 また本発明に従う構成要素はこれによって低いオン状態抵抗値を有することにな る。同時に、本発明に従う構成要素は非導通状態において、ソースとドレインの コンタクト間の高電圧を支え（ｂａｃｋ　ｕｐ）られる。これはチャネル領域中 の低いドーピングレベルのためと、絶縁層４の両側のチャネル領域で空間電荷が 互いに平衡状態にあることとのためである。本発明に従う構成要素は従来技術の ＭＯＳトランジスタよりも単位表面積歯たりの電力処理能力にかなり優れている であろう。本電力処理能力はバイポーラトランジスタのそれに近づいており、し かも本発明に従う構成要素は少数電荷キャリアが存在しないため、バイポーラト ランジスタよりもかなり高速の動作速度を存している。

上に述べたように、非導通状態において、トランジスタの２つの接合の内の１つ はブロック状態にある。平衡したドーピングと薄い中間酸化物とによって、上側 および下側の両トランジスタ中の空間電荷領域はドレイン領域からソース領域へ まで広がる。ソース領域とドレイン領域との間に印加された電圧は、次にソース 領域において注入現象をもたらす電界を生成する。従って、特定のチャネル長と 特定の最大印加電圧において、チャネル領域中のドーピングは注入電界か反対の ＰＮ接合に到達しないような高いレベルになければならない。これは構成要素の 最大動作電圧を限定する。第３図は、ソース領域とドレイン領域に最も近いチャ ネル領域に、チャネル領域と同じ伝導形でそれよりも高濃度のドーピングを施し たストップゾーンを備えることによって、この問題をどのように回避するかを示 している。第３図は本発明に従うそのような構成要素の例を示しており、そこで はストップゾーンをそれぞれ５４．５５と３４．３５で示している。構成要素両 端間に印加された電圧を増加させていくと、高いドーピングを施されたストップ ゾーンは横方向の電界強度を減少させて、注入を回避させる。そのような構成要 素において、チャネル領域のドーピングは第１図や第２図に従う構成要素のドー ピングよりもかなり低レベルに行われている。第３図で、この低いドーピングは それぞれ、νとπで示されている。チャネル領域の低いドーピングはチャネル領 域全体にわたる電界強度を高め、非導通状態でほぼ一定とし、このため構成要素 の動作電圧は高くなる。しかし、第３図に示された本発明に従った実施例におい て、最大電界強度はブロック状態の接合において得られ、それは印加される最大 電圧を制限する。

上に述べた欠点は第４図に示された実施例の助けによって解消される。この実施 例では、各トランジスタはそれぞれ１つだけのストップゾーン３５と５４を有し 、それらはチャネル領域の対向する端に配置されている。トランジスタのソース 領域３１．５１へドレイン領域３３゜５３に相対的に正の電圧が印加された時に は、チャネル領域中の電界強度はほぼ一定になり、構成要素中に生ずる最大電界 強度に等しくなる。この結果、構成要素の電圧吸収能力は優れたものとなる。し かし、このことはここに述へた印加電圧の極性についてのみ正しい。従って、両 方向での高い電圧吸収能力を可能にするために、第４図に従う構成要素を２個互 いに逆に直列に接続することか行われる。

上に述へた本発明の実施例において、非導通状態での印加割部電圧は零である。

これとは違って、この期間に負の制＠電圧を印加することも可能である。２つの トランジスタ系の間に負の制御電圧を印加しても注入を抑制できる。ストップ層 の必要性やそれのトービングレへルに関しては、スイッチを非導通状態にした時 に用いる制ｔｉ電圧の大きさに依存して最適化か行われるへきである。

本発明に従う半導体装置において、チャネル領域のドーピング分布は、２つのチ ャネル領域での電位か互いに協力しあうこと、すなわちチャネル領域の全体的な 広がりの中で２つのチャネル領域中に対向して位置する任意の対になった２つの 点での電位か等しいか、またはできるたけ等しくなっていることが望ましい。こ うすれば、制ｉＩ！電圧によって引き起こされるもの以外の、絶縁層４両端の電 圧ストレスは回避される。このことは例えば、チャネル領域のドーピングを第３ 図や第４図に示され構成要素のように低くすることによって達成される。各チャ ネル領域中の電界強度はほぼ一定になり、各チャネル領域中の電位はソース領域 とトレイン領域の間で直線的に変化することになる。このことは、２つのチャネ ル領域の対向して位置する２点の各対の２つの点間て望ましい電位の一致を実現 する。

第５ａ図は、本発明の１つの実施例において制御電圧を供給するメンバかどのよ うに実際の構成要素と集積されるかを示している。構成要素Ａはこのように集積 回路を含み、それは２つの電界効果トランジスタに加えて抵抗体６１．８２と２ つのダイオードブリッジ１１．１２を含んでいる。この構成要素は負荷電流のた めの接続ＢとＣを有している。この構成要素を導通状態にする時には、接続１７ ．１８へ交流電圧信号Ｓを供給する。それはそれぞれコンデンサ１３．１４と１ ５．１６を経て、整流ブリッジへ供給される。ダイオードブリッジからは直流電 圧Ｕが得られ、それは既に述へたように構成要素を導通状態に制御する。

第５ｂ図は第５ａ図に従う装置の別の実施例を示している。集積回路Ａは２の電 界効果トランジスタに加えて２組の整流ブリッジ、すなわち、それぞれｌｌａ。

１１ｂおよび１２ａ、１２ｂと、２組のインバータ、すなわち、それぞれＩｌａ 、Ｉｌｂ、ＩｌｃおよびＩ２ａ。

Ｉ２ｂ、Ｉ２ｃとを含んでいる。ブリッジ１１　ａ。

１２ａには、接続＋７ａ、１７ｂおよびコンデンサ１３ａ、１３ｂ、１５ａ、１ ５ｂを経て、例えばブリッジか５ｖ程度の大きさの直流電圧を供給するように、 一定の振幅の交流電圧Ｐか供給される。そ゛れらの直流電圧は電源供給電圧とし てインバータへ供給される。構成要素か導通すべき時には、制御接続１８ａ、１ ８ｂへ交流電圧Ｓの形の制御信号か供給される。これによって抵抗体６１ａ、６ １ｂ両端間に制御直流電圧が発生し、それがインバータＩｌａとＴ２ａの出力信 号を“低レベル”に、またインバータＪｌｂと１２ｂの出力信号を“高レベル” にする。すなわち、制御電圧“Ｕ”は正になり、構成要素は導通して、制御信号 Ｓが供給されている限りは導通状態に留まる。制御信号Ｓが取り除かれると、ブ リッジｌ１ｂＳ　１２ｂからの出力電圧は零となり、インバータＩｌａおよびＩ ２ａからの出力信号は“高レベル”、またインバータＩｌｂ、Ｉ２ｂからの出力 信号は“低レベル”、また制御電圧“Ｕ”は負となる。構成要素は非導通状態に なって、負の＃御電圧０ｕ”が注入を抑制し、こうして構成要素の最大許容電圧 か増大する。

上に述べた本発明の実施例で、両電界効果トランジスタは薄い半導体層中に作ら れ、それらのうち、下側の層は基板上に取り付けられた電気的に絶縁性の層上に 形成されている。第６図は本発明の別の実施例を示しており、そこにおいては下 側のトランジスタが単結晶シリコン母体（ｂｏｄｙ）　１を含む基板中に直接作 成されている。下側のトランジスタにおいて、この母体はＰにドープされたゾー ン３２ａを含み、それはトランジスタのチャネル領域を構成している。このゾー ン中にＮ形の導電領域３１ａ。

３３ａか形成され、それはトランジスタのソースおよびドレイン領域を構成して いる。それ以外は、本構成要素は既に述へたように作製される。

本発明に従う構成要素は複数の異なる方法で製造することができる。以下に第７ 図を参照しながら好適な製造方法の１つについて説明する。単結晶シリコンウェ ハＸ中に、この図のウェハの上部の表面領域を貫通してそれぞれ、酸素および窒 素をイオン打ち込むことによって二酸化シリコン層１０１と窒化シリコン層１０ ２（ＳｉｘＮｙ）が形成される。シリコン母体の、上述の２つの層の外部にある 部分１０４，１０５，１０６はこの処理によって影響されない。第７ａ図はイオ ン打ち込み後のシリコン母体を示している。これの後、何らかの既知の方法（例 えば、熱酸化および／または堆積）によってシリコン母体表面上に二酸化シリコ ン層１０３か形成される。これは第７ｂ図に示されている。第７Ｃ図は裏返しに したシリコン母体Ｘを示している。同様の既知の方法によって単結晶シリコンの 第２の母体Ｙがそれの表面に二酸化シリコン層２０１を備えて形成されている。

これらの２つの母体は第７Ｃ図に矢印で示したように互いに張り合わされる。室 温においてさえも、これらの板の間には結合が生ずる。この場合は８００−１０ ００°Ｃの温度範囲での熱処理によって強化される。以後のエツチング処理によ ってシリコン母体Ｘ部分１０６かエッチされて除去される。このエツチングの間 、窒化物層１０２は停止層として作用する。次に、窒化物層１０２がエッチされ て除去される。こうして成形された母体か第７ｄ図に示されている。シリコン母 体Ｙは基板を構成しており、二酸化シリコン層２０１，１０３は本発明に従う半 導体構成要素と基板との間の電気的絶縁層を構成している。薄い単結晶シリコン 層１０４中に本構成要素の下側のトランジスタが作製される。二酸化シリコン層 ＋０１は本構成要素の２つのトランジスタ間の電気的絶縁層として役立つ。上側 の単結晶シリコン層１０５中に本構成要素の上側のトランジスタか作成される。

トランジスタの各領域へそれぞれ望ましいドーピングを行うために例えば、上述 の製造工程の後に、あるいは前記製造工程の初期に、イオン打ち込みが用いられ る。

以上、スイッチメンバとして使用するための半導体スイッチとして、本発明に従 う構成要素について説明してきた。本構成要素は、例えば集積デジタル回路中の 制御可能な要素として等、その他、別の分野でも使用できる。

スイッチメンバとして以外でも、本構成要素はアナログ回路中で無段階制御のた めに利用てきる。

第２図において、構成要素の出力回路は電圧源と負荷物体とを含んている。しか し、この出力回路は任意の種類のものでよく、例えばデジタルまたはアナログ回 路要素または回路でもよい。

Ｅｇ、、５’ 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．第１の伝導形（Ｎ）の体位の電界効果トランジスタを含む半導体装置であっ て、前記トランジスタが半導体母体（３）中に配置されて、ソース接続（３１１ ）を備えたソース領域（３１）、ドレイン接続（３３１）を備えたドレイン領域 （３３）、前記ソース領域とドレイン領域との間に配置されたチャネル領域（３ ２）、そして前記ソース領域とドレイン領域との間のチャネル領域中に導電チャ ネルを生成するためのメンバ（５，７１，７２）を含んでいる、半導体装置であ って、それが、前記半導体母体上に取り付けられた絶縁層（４）と、前記絶縁層 （４）上に取り付けられた半導体材料の第１の層（５）とを含み、前記第１の半 導体層（５）中には前記第１の電界効果トランジスタの伝導形とは逆の伝導形（ Ｐ）の第２の電界効果トランジスタが作製され、前記第２の電界効果トランジス タがソース領域（５１）、ドレイン領域（５３）、そしてチャネル領域（５２） を含んでおり、 前記第２のトランジスタのチャネル領域（５２）が前記第１のトランジスタのチ ャネル領域（３２）と少なくとも重なりを持つように配置されており、前記２つ のトランジスタの電圧吸収方向が少なくとも本質的に一致しており、 前記第２のトランジスタのソース領域（５１）には、前記第１のトランジスタと 前記第２のトランジスタのソース領域（３１，５１）間に制御電圧（ｕ）を接続 するための接続（５１１）が備えられており、前記第２のトランジスタのドレイ ン領域（５３）には、前記第１のトランジスタと前記第２のトランジスタのドレ イン領域（３３，５３）間に制御電圧（ｕ）を接続するための接続（５３１）が 備えられており、前記２つのトランジスタの一方のトランジスタのソースおよび ドレイン領域（３１，３３）には出力回路（９，１０）の接続のための接続メン バ（３１１，３１２，３３１，３３２）が備えられている、 ことを特徴とする半導体装置。 ２．請求項第１項記載の半導体装置であって、前記２つのトランジスタのチャネ ル領域（３２，５２）のドーピング濃度および厚さが、これら２つのチャネル領 域間に電荷平衡が成り立つように選ばれることを特徴とする半導体装置。 ３．請求項第１項または第２記載の半導体装置であって、前記２つのトランジス タがエンハーンスメント型であることを特徴とするする半導体装置。 ４．請求項第１項から第３項の任意の項記載の半導体装置であって、１つのトラ ンジスタのチャネル領域（３２）と同じ伝導形（Ｐ）であるがチャネル領域より も高濃度にドープされたストップゾーン（３４，３５）が、前記トランジスタの チャネル領域（３２）と、前記ソースおよびドレイン領域（３１，３３）のうち の少なくとも一方との間に設けられていることを特徴とする半導体装置。 ５．請求項第４項記載の半導体装置であって、第１のストップゾーン（３４）が 前記トランジスタのチャネル領域（３２）とそれのソース領域（３１）との間に 設けられており、また第２のストップゾーン（３５）が前記トランジスタのチャ ネル領域とそれのドレイン領域（３３）との間に設けられていることを特徴とす る半導体装置。 ６．請求項第４項記載の半導体装置であって、ストップゾーンが両トランジスタ に設けられていることを特徴とする半導体装置。 ７．請求項第６項記載の半導体装置であって、１つのトランジスタがそれのチャ ネル領域（５２）とそれのソース領域（５１）との間にストップゾーン（５４） を有し、また他方のトランジスタがそれのチャネル領域（３２）とそれのドレイ ン領域（３３）との間にストップゾーン（３５）を有していることを特徴とする 半導体装置。 ８．請求項第１項から第７項の任意の項記載の半導体装置であって、前記半導体 母体（３）が１つの絶縁性ベース（２）の上に設けられた半導体材料の第２の層 を含んでいることを特徴とする半導体装置。 ９．請求項第１項から第８項の任意の項記載の半導体装置であって、それが、受 信された制御信号に依存して、前記トランジスタのソースおよびドレイン接続へ 前記制御電圧（ｕ）を供給して、トランジスタを導通状態と非導通状態との間で 制御するための制御電圧発生メンバ（１１，１２）を含んでいることを特徴とす る半導体装置。 １０．請求項第９項記載の半導体装置であって、前記制御電圧発生メンバが、前 記構成要素を導通状態へ制御するための第１の極性の制御電圧と、前記構成要素 を非導通状態へ制御するための逆の極性の制御電圧とを前記トランジスタのソー スおよびドレイン接続へ供給するようになっていることを特徴とする半導体装置 。 １１．請求項第９項または第１０項記載の半導体装置であって、前記制御電圧発 生メンバが、前記制御電圧が互いに等しい大きさであるように設計されているこ とを特徴とする半導体装置。 １２．請求項第１項から第１１項の任意の項記載の半導体装置であって、前記ト ランジスタの非導通状態において、前記２つのトランジスタのソース領域（３１ ，５１）を第１の電位に保ち、前記２つのトランジスタのドレイン領域（３３， ５３）を第２の電位に保つようになった電位制御メンバを備えていることを特徴 とする半導体装置。 １３．請求項第１２項記載の半導体装置であって、前記電位制御メンバが、前記 トランジスタのソース領域間につながれた第１の抵抗性要素（６１）と、前記ト ランジスタのドレイン領域間につながれた第２の抵抗性要素（６２）とを含んで いることを特徴とする半導体装置。 １４．請求項第１項から第１３項の任意の項記載の半導体装置であって、前記チ ャネル領域（３２，５２）中にドーピング分布が、トランジスタの非導通状態に おいて、前記トランジスタの一方のトランジスタのチャネル領域の各点における 電位が前記点と対向して位置する他方のトランジスタのチャネル領域のその部分 中に電位と可能な限り等しくなるように選ばれていることを特徴とする半導体装 置。