JP2008282988A - 半導体装置 - Google Patents

Abstract

【課題】第１導電型の半導体層と、前記半導体層上に絶縁膜を介して形成されたポリシリコン抵抗と、前記半導体層の主表面であって前記ポリシリコン抵抗の下部に対応する位置に形成された第２導電型の不純物拡散領域とを有する、アナログのＲＧＢ信号を増幅する半導体装置を提供する。
【解決手段】増幅回路１６を構成する増幅器１において、帰還抵抗Ｒｆは、ｎ型のエピタキシャル層３上にシリコン酸化膜５を介して形成されたポリシリコン抵抗６と、ポリシリコン抵抗６の下部に対応する位置に形成されたｐ型の不純物拡散領域７とを有する。
【選択図】図３

Description

本発明は、半導体装置に関し、特に、アナログのＲＧＢ信号を増幅する半導体装置に関する。

アナログのＲＢＧ信号は、高電圧に増幅されてブラウン管に印加される。ＲＧＢ信号は、増幅器を構成する帰還抵抗の抵抗値に応じて増幅される。この抵抗値は、例えば２００ｋΩの大きさが必要である。

関連した技術文献としては、例えば以下の特許文献が挙げられる。
特開平０６−２３０７４０号公報

バイポーラタイプの半導体回路では、耐圧が高く寄生容量が小さい抵抗素子としてポリシリコン抵抗が用いられる。

図４は、従来技術に係る半導体集積回路において、帰還抵抗Ｒｆの平面図（ａ）及びそのｘ−ｘにおける断面図（ｂ）を示す。

ｐ型のシリコン基板２上には、ｎ型のエピタキシャル層３が形成される。エピタキシャル層３は、素子分離層４により、周辺領域と電気的に分離される。そして、エピタキシャル層３上には、シリコン酸化膜５を介して、ポリシリコン抵抗６が形成される。

前記の通り、帰還抵抗Ｒｆは、２００ｋΩ程度の高抵抗である必要がある。このため、平面図（ａ）に示すように、ポリシリコン抵抗６は、表面積が大きくなるように高密度に形成される。ところが、シリコン酸化膜５を介してポリシリコン抵抗６とエピタキシャル層３との間に、寄生容量Ｃ１が発生する。

この寄生容量Ｃ１は、シリコン酸化膜５の厚さに反比例し、シリコン酸化膜５の比誘電率に比例して大きくなる。

また、この寄生容量Ｃ１は、ポリシリコン抵抗６の表面積に比例して大きくなる。つまり、図５に示すように、寄生容量Ｃ１は、ポリシリコン抵抗６の各部において並列接続して分布的に発生し、その総計が前記寄生容量Ｃ１の容量値となる。

かかる寄生容量は、ＲＧＢ信号の伝達速度を遅延させる。しかし、ＲＧＢ信号は、ＭＨｚレベルの高周波を含む信号である。このため、ＲＧＢ信号は、前記寄生容量の影響を受けやすい。特に、前記寄生容量が、帰還信号の位相を１８０ｄｅｇ変化させる程度に大きくなると、ＲＧＢ信号の周波数特性は大きく劣化する。

上記に鑑み、本発明に係る半導体装置は、第１導電型の半導体層と、前記半導体層上に絶縁膜を介して形成されたポリシリコン抵抗と、前記半導体層の主表面であって前記ポリシリコン抵抗の下部に対応する位置に形成された第２導電型の不純物拡散領域とを有することを特徴とする。

本発明に係る半導体装置では、帰還抵抗の寄生容量が抑制される。

以下、アナログのＲＧＢ信号を増幅する半導体装置を例にして具体的に説明する。

はじめに、カラーＣＲＴにおけるコンポジットビデオ信号の信号処理について説明する。

図１は、カラーＣＲＴにおける信号処理のブロック図を示す。コンポジットビデオ信号はＹ／Ｃ分離回路１１に入力され、輝度信号Ｙ及び色信号Ｃに変換される。輝度信号Ｙは、輪郭強調回路１２でプリシュート及びオーバーシュートが付されるように波形成形がなされる。さらに、輝度信号Ｙは、不図示のコンデンサ等によりクランプされ、マトリクス回路１５に入力される。色信号Ｃは、色複調回路１３に入力され、色差信号Ｒ−Ｙ，Ｂ−Ｙに復調される。色差信号Ｒ−Ｙ，Ｂ−Ｙは、遅延回路１４に入力され、輝度信号Ｙと位相が合うように遅延され、マトリクス回路１５に入力される。そして、マトリクス回路１５は、入力された輝度信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ−Ｙに基づき、色信号Ｒ，色信号Ｇ及び色信号Ｂをそれぞれ生成する。なお、以下では、色信号Ｒ，色信号Ｇ及び色信号Ｂを総称してＲＧＢ信号と記す。ＲＧＢ信号は、増幅回路１６で増幅され、ＣＲＴ１７に入力される。そして、ＣＲＴ１７において、入力されるＲＧＢ信号に応じて、電子ビームが蛍光面に照射される。

つづいて、前記増幅回路１６について具体的に説明する。

図２は、ＲＧＢ信号を増幅する半導体装置の回路図を示す。増幅器１は、前記マトリクス回路１５より反転入力端子−にＲＢＧ信号が入力抵抗Ｒｉｎを介して入力され、非反転入力端子＋に基準電圧Ｖｒｅｆが入力される。また、増幅器１は、反転入力端子−と出力端子ｏｕｔとが帰還抵抗Ｒｆにより接続されている。かかる構成において、ＲＧＢ信号は、帰還抵抗Ｒｆの抵抗値に応じて反転増幅され、出力端子ｏｕｔから出力される。そして、出力端子ｏｕｔから出力された信号は、前記ＣＲＴ１７に入力される。

つづいて、本実施形態に係る帰還抵抗Ｒｆの構造について具体的に説明する。

図３は、前記帰還抵抗Ｒｆの平面図（ａ）及びそのｘ−ｘにおける断面図（ｂ）を示す。

ｐ型のシリコン基板２上には、ｎ型のエピタキシャル層３が成長される。なお、エピタキシャル層３が、本発明の半導体層に相当する。エピタキシャル層３は、素子分離層４により、周辺領域と電気的に分離される。素子分離層４は、ｐ型の不純物拡散層により形成されてもよく、また、シリコン酸化膜等の電気的に絶縁性の高い誘電体により形成されてもよい。エピタキシャル層３上には、熱酸化によりシリコン酸化膜５が形成される。なお、平面図（ａ）では、シリコン酸化膜５の表示を省略している。そして、シリコン酸化膜５上にはポリシリコンが堆積され、このポリシリコンが平面図（ａ）のようにパターニングされて、ポリシリコン抵抗６が形成される。ポリシリコン抵抗６は、１８０〜２００ｋΩ程度の高抵抗である必要があり、平面図（ａ）に示すように、表面積が大きくなるように高密度で形成される。

本実施形態では、エピタキシャル層３の主表面であってポリシリコン抵抗６の下部に対応する位置に、ｐ型の不純物拡散領域７が形成されている。この不純物拡散領域７は、不図示の周辺領域におけるバイポーラ回路の形成と同一工程のイオン注入で形成されるとよい。

かかる構成において、本実施形態では、ポリシリコン抵抗６と不純物拡散領域７との間に発生する寄生容量Ｃ１、及び不純物拡散領域７とエピタキシャル層３との間に発生する寄生容量Ｃ２が発生する。

寄生容量Ｃ１は、シリコン酸化膜５の比誘電率及びポリシリコン抵抗６の表面積に比例し、シリコン酸化膜５の厚さに反比例して大きくなる。

寄生容量Ｃ２は、不純物拡散領域７とエピタキシャル層３とのｐｎ接合部に形成される空乏層により発生する。この容量値は、前記ｐｎ接合部の表面積及びエピタキシャル層３の比誘電率に比例し、前記空乏層の厚さに反比例して大きくなる。

そして、寄生容量Ｃ１及びＣ２は、各部において直列に接続されるように構成される。したがって、寄生容量Ｃ２が小さければ、それに応じて合成容量Ｃ３は小さくなる。例えば、寄生容量Ｃ１が５．１６×１０^−１７Ｆ／μｍ^２とし、これに直列接続される寄生容量Ｃ２が２．００×１０^−１７Ｆ／μｍ^２とすると、寄生容量Ｃ１及びＣ２からなる合成容量Ｃ３は０．６４×１０^−１７Ｆ／μｍ^２程度となり、寄生容量Ｃ１の１２％程度まで小さくなる。特に、不純物拡散領域７が素子分離層４と接続されない程度に広く形成されると、ｐｎ接合部の表面積が大きくなり、合成容量Ｃ３を小さくできる。

以上、本実施形態に係る帰還抵抗Ｒｆでは、不純物拡散領域７が形成されることでポリシリコン抵抗６とエピタキシャル層３との間に発生する寄生容量が小さくなる。

また、不純物拡散領域７は、他の領域に形成されるバイポーラ回路の形成と同一工程にて形成されるため、製造工程の増加を抑制できる。

また、帰還抵抗Ｒｆは、バイポーラ回路と電気的に絶縁された領域において局所的に形成される。したがって、不純物拡散領域７の形成による回路の動作に影響は発生しない。

尚、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

例えば、上記実施形態では、シリコン基板２がｐ型の導電型である場合について説明した。しかし、本発明はこれに限定されず、シリコン基板２がｎ型の導電型であってもよい。この場合、各層は、導電型が上記実施形態と逆導電型となるように構成される。

また、上記実施形態では、ポリシリコン抵抗６と不純物拡散領域７とによる寄生容量Ｃ１には、不純物拡散領域７とエピタキシャル層３とによる寄生容量Ｃ２のみが直列接合されていた。しかし、本発明はこれに限定されず、不純物拡散領域７内にさらにｎ型の不純物拡散層を形成し、これによる寄生容量Ｃ３を寄生容量Ｃ１及びＣ２と直列接続させてもよい。

また、上記実施形態では、ＲＧＢ信号が信号処理される半導体集積回路装置が開示された。しかし、本発明はこれに限定されず、他の信号にも同様に適用される。

また、上記実施形態では、不純物拡散領域７は、帰還抵抗Ｒｆにおけるポリシリコン抵抗６にのみ形成されていた。しかし、本発明はこれに限定されず、他の抵抗素子が形成される部分にも同一工程で形成されてもよい。

また、上記実施形態では、ポリシリコン抵抗６と不純物拡散領域７との間には、熱拡散によるシリコン酸化膜５が形成されていた。しかし、本発明はこれに限定されず、例えば、ＣＶＤにより堆積されたシリコン酸化膜はもちろん、他の誘電体であっても同様に適用される。

また、上記実施形態では、不純物拡散領域７は、イオン注入により形成されていた。しかし、本発明はこれに限定されず、例えばｐ型のポリシリコン層が埋め込まれた形成されてもよい。

コンポジットビデオ信号の信号処理のブロック図を示す。 実施形態に係る半導体装置の回路図を示す。 実施形態に係る半導体装置の平面図及び断面図を示す。 従来技術に係る半導体装置の平面図及び断面図を示す。 従来技術に係る半導体装置に発生する寄生容量の等価図を示す。

符号の説明

１ 増幅器
２ シリコン基板
３ エピタキシャル層
４ 素子分離層
５ シリコン酸化膜
６ ポリシリコン抵抗
７ 不純物拡散領域
１１ Ｙ／Ｃ分離回路
１２ 輪郭強調回路
１３ 色復調回路
１４ 遅延回路
１５ マトリクス回路
１６ 増幅回路
１７ ＣＲＴ回路
Ｙ 輝度信号
Ｃ 色信号
Ｒ−Ｙ 色差信号
Ｂ−Ｙ 色差信号
Ｒｆ 帰還抵抗
Ｒｉｎ 入力抵抗
− 非反転入力端子
＋ 反転入力端子
ｏｕｔ 出力端子

Claims (4)

1. 第１導電型の半導体層と、
   前記半導体層上に絶縁膜を介して形成されたポリシリコン抵抗と、
   前記半導体層の主表面であって前記ポリシリコン抵抗の下部に形成された第２導電型の不純物拡散領域と、を有することを特徴とする半導体装置。
2. 前記ポリシリコン抵抗は、
   入力端子からの信号を増幅して出力端子に出力する増幅器において、前記入力端子と前記出力端子とを接続する帰還抵抗に用いることを特徴とする請求項１に記載の半導体装置。
3. 前記ポリシリコン抵抗は、バイポーラ回路と電気的に接続され、
   前記半導体層は、前記ポリシリコン抵抗が形成される領域と、前記バイポーラ回路が形成される領域とが電気的に分離されており、
   前記不純物拡散領域は、前記ポリシリコン抵抗が形成される領域にのみ形成されていることを特徴とする請求項２に記載の半導体装置。
4. 前記ポリシリコン抵抗が形成される領域と、前記バイポーラ回路が形成される領域とは、ｐｎ接合又は誘電体により電気的に分離されていることを特徴とする請求項３に記載の半導体装置。

Images