JP5665970B2 - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5665970B2 JP5665970B2 JP2013507097A JP2013507097A JP5665970B2 JP 5665970 B2 JP5665970 B2 JP 5665970B2 JP 2013507097 A JP2013507097 A JP 2013507097A JP 2013507097 A JP2013507097 A JP 2013507097A JP 5665970 B2 JP5665970 B2 JP 5665970B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating layer
- wiring
- diffusion region
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 192
- 239000010410 layer Substances 0.000 claims description 156
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 149
- 229910052710 silicon Inorganic materials 0.000 claims description 149
- 239000010703 silicon Substances 0.000 claims description 149
- 239000000758 substrate Substances 0.000 claims description 110
- 239000000370 acceptor Substances 0.000 claims description 90
- 239000011229 interlayer Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 24
- 239000000969 carrier Substances 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
シリコン基板に設けられ、アクセプタが導入された拡散領域と、
前記シリコン基板に、前記拡散領域と交互に配置され、前記アクセプタが導入されていない非拡散領域と、
前記シリコン基板に接するように設けられた第1絶縁層と、
前記第1絶縁層上に設けられた配線と、
を備える半導体装置が提供される。
シリコン基板上に第1絶縁層を形成するとともに、前記シリコン基板に、アクセプタを導入する拡散領域と、当該拡散領域と交互に配置され、前記アクセプタを導入しない非拡散領域と、を形成する第1工程と、
前記第1絶縁層上に配線を形成する工程と、
を備える半導体装置の製造方法が提供される。
シリコン基板に、アクセプタが導入された拡散領域と、
前記シリコン基板に、前記拡散領域と交互に配置され、前記アクセプタが導入されていない非拡散領域と、
前記シリコン基板上に接するように設けられた第1絶縁層と、
前記第1絶縁層上に接するように設けられたシリコン層と、
を備えるSOI基板が提供される。
図1は、第1の実施形態に係る半導体装置の構成を示す図である。なお、図1(a)は、半導体装置10の構成を示す断面図である。また、図1(b)は、シリコン基板100の表面付近の平面図である。この半導体装置10は、以下のような構成を備えている。シリコン基板100には、アクセプタが導入された拡散領域220が形成されている。また、シリコン基板100には、アクセプタが導入されていない非拡散領域240が、拡散領域220と交互に配置されている。また、第1絶縁層300は、シリコン基板100に接するように設けられている。さらに、第1絶縁層300上には、配線620が設けられている。以下、詳細を説明する。
図4は、第2の実施形態に係る半導体装置の構成を示す図である。なお、図4(a)は、半導体装置10の構成を示す断面図である。また、図4(b)は、シリコン基板100の表面付近の平面図である。第2の実施形態は、以下の点を除いて、第1の実施形態と同様である。拡散領域220または非拡散領域240の一方は、配線620が屈曲する領域において、島状に配置されている。以下、詳細を説明する。
図6は、第3の実施形態に係る半導体装置10の構成を示す図である。なお、図6(a)は、半導体装置10の構成を示す断面図である。また、図6(b)は、シリコン基板100の表面付近の平面図である。また、図6(a)は、後述する図8のB-B'の断面図である。
次に、図11を用いて、第4の実施形態に係る半導体装置10の製造方法を説明する。図11は、第4の実施形態に係る半導体装置10の製造方法を説明するための断面図である。第4の実施形態は、第1工程において、シリコン層400を形成した後、シリコン層400および第1絶縁層300を介して、シリコン基板100にアクセプタを導入して拡散領域220を形成する点を除いて、第3の実施形態と同様である。
次に、図12から図15を用いて、第5の実施形態に係る半導体装置10を説明する。図12から図15は、第5の実施形態に係る半導体装置の構成を示す平面図である。拡散領域220の配置が異なる点を除いて、第1または第3の実施形態と同様である。
次に、図16を用いて、第6の実施形態に係る半導体装置10を説明する。図16は、第6の実施形態に係る半導体装置の構成を示す平面図である。なお、図16(a)は、半導体装置10の構成を示す平面図である。また、図16(b)は、半導体装置10のうち、拡散領域220が形成されている領域を示している。第6の実施形態は、半導体装置10に、バイアス発生回路800および制御回路820を備えている点を除いて、第1から第5の実施形態と同様である。
Claims (16)
- シリコン基板に設けられ、アクセプタが導入された拡散領域と、
前記シリコン基板に、前記拡散領域と交互に配置され、前記アクセプタが導入されていない非拡散領域と、
前記シリコン基板に接するように設けられた第1絶縁層と、
前記第1絶縁層上に設けられた配線と、
を備え、
前記配線に印加される高周波信号の周波数をF(GHz)としたとき、前記配線の延伸方向に対して平行または垂直な方向のうち、前記拡散領域の短い方の長さは、25/F(μm)以下であり、
前記配線の延伸方向に対して平行または垂直な方向のうち、前記非拡散領域の短い方の長さは、25/F(μm)以下である半導体装置。 - シリコン基板に設けられ、アクセプタが導入された拡散領域と、
前記シリコン基板に、前記拡散領域と交互に配置され、前記アクセプタが導入されていない非拡散領域と、
前記シリコン基板に接するように設けられた第1絶縁層と、
前記第1絶縁層上に設けられた配線と、
を備え、
前記配線に印加される高周波信号の周波数は、0.1GHz以上である半導体装置。 - 請求項2に記載の半導体装置において、
電源電圧を発生させるバイアス発生回路と、
前記高周波信号を制御する制御回路と、
を備え、
前記バイアス発生回路または前記制御回路は前記配線と接続している半導体装置。 - 請求項2または3に記載の半導体装置において、
前記配線に印加される高周波信号の周波数をF(GHz)としたとき、前記配線の延伸方向に対して平行または垂直な方向のうち、前記拡散領域の短い方の長さは、25/F(μm)以下であり、
前記配線の延伸方向に対して平行または垂直な方向のうち、前記非拡散領域の短い方の長さは、25/F(μm)以下である半導体装置。 - 請求項1〜4のいずれか一項に記載の半導体装置において、
前記第1絶縁層上に接するように設けられたシリコン層と、
前記シリコン層に設けられた素子分離領域と、
前記シリコン層に設けられた半導体素子と、
前記シリコン層、前記素子分離領域および前記半導体素子上に設けられた層間絶縁層と、
前記層間絶縁層に設けられたビアと、
を備え、
前記配線は、前記層間絶縁層上に設けられ、前記ビアを介して前記半導体素子と接続している半導体装置。 - 請求項1〜5のいずれか一項に記載の半導体装置において、
前記拡散領域と前記非拡散領域は、前記配線の延伸方向に対して、平行な方向に長辺を備える半導体装置。 - 請求項1〜6のいずれか一項に記載の半導体装置において、
前記拡散領域または前記非拡散領域の一方は、前記配線が屈曲する領域において島状に配置されている半導体装置。 - 請求項1〜7のいずれか一項に記載の半導体装置において、
前記拡散領域は、
各々に離間して配置した複数の島部と、
平面視で前記島部よりも幅が小さく、前記島部と接続する接続部と、
を備え、
前記非拡散領域は、前記拡散領域によって区切られている半導体装置。 - 請求項1〜8のいずれか一項に記載の半導体装置において、
前記拡散領域と前記非拡散領域を合わせた前記アクセプタの面密度の面積平均値は、1×1010cm−2以上1×1012cm−2以下である半導体装置。 - 請求項1〜9のいずれか一項に記載の半導体装置において、
前記シリコン基板のバルク抵抗率は、300Ωcm以上である半導体装置。 - シリコン基板上に第1絶縁層を形成するとともに、前記シリコン基板に、アクセプタを導入する拡散領域と、当該拡散領域と交互に配置され、前記アクセプタを導入しない非拡散領域と、を形成する第1工程と、
前記第1絶縁層上に配線を形成する工程と、
を備え、
前記配線に印加される高周波信号の周波数をF(GHz)としたとき、前記配線の延伸方向に対して平行または垂直な方向のうち、前記拡散領域の短い方の長さは、25/F(μm)以下であり、
前記配線の延伸方向に対して平行または垂直な方向のうち、前記非拡散領域の短い方の長さは、25/F(μm)以下である半導体装置の製造方法。 - シリコン基板上に第1絶縁層を形成するとともに、前記シリコン基板に、アクセプタを導入する拡散領域と、当該拡散領域と交互に配置され、前記アクセプタを導入しない非拡散領域と、を形成する第1工程と、
前記第1絶縁層上に配線を形成する工程と、
を備え、
前記配線に印加される高周波信号の周波数は、0.1GHz以上である半導体装置の製造方法。 - 請求項11または12に記載の半導体装置の製造方法において、
前記第1工程において、前記第1絶縁層上に接するようにシリコン層を形成する工程を含み、
前記シリコン層に素子分離領域を形成する工程と、
前記シリコン層に半導体素子を形成する工程と、
前記シリコン層、前記素子分離領域および前記半導体素子上に層間絶縁層を形成する工程と、
前記層間絶縁層にビアを形成する工程と、
前記層間絶縁層上に、前記配線を、前記ビアを介して前記半導体素子と接続するように形成する工程と、
を備える半導体装置の製造方法。 - 請求項11〜13のいずれか一項に記載の半導体装置の製造方法において、
前記第1工程において、前記シリコン基板に前記アクセプタを導入して前記拡散領域を形成した後、前記シリコン基板上に前記第1絶縁層を形成する半導体装置の製造方法。 - 請求項11〜13のいずれか一項に記載の半導体装置の製造方法において、
前記第1工程において、前記第1絶縁層を形成した後、前記第1絶縁層を介して、前記シリコン基板に前記アクセプタを導入して前記拡散領域を形成する半導体装置の製造方法。 - 請求項13に記載の半導体装置の製造方法において、
前記第1工程において、前記シリコン層を形成した後、前記シリコン層および前記第1絶縁層を介して、前記シリコン基板に前記アクセプタを導入して前記拡散領域を形成する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013507097A JP5665970B2 (ja) | 2011-03-25 | 2012-02-21 | 半導体装置、及び半導体装置の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011067013 | 2011-03-25 | ||
JP2011067013 | 2011-03-25 | ||
PCT/JP2012/001161 WO2012132207A1 (ja) | 2011-03-25 | 2012-02-21 | 半導体装置、半導体装置の製造方法及びsoi基板 |
JP2013507097A JP5665970B2 (ja) | 2011-03-25 | 2012-02-21 | 半導体装置、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012132207A1 JPWO2012132207A1 (ja) | 2014-07-24 |
JP5665970B2 true JP5665970B2 (ja) | 2015-02-04 |
Family
ID=46930003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013507097A Expired - Fee Related JP5665970B2 (ja) | 2011-03-25 | 2012-02-21 | 半導体装置、及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140015091A1 (ja) |
JP (1) | JP5665970B2 (ja) |
WO (1) | WO2012132207A1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222696A (ja) * | 1995-02-13 | 1996-08-30 | Nec Corp | 半導体集積回路 |
JPH08316420A (ja) * | 1995-05-23 | 1996-11-29 | Hitachi Ltd | 半導体装置 |
JPH0974102A (ja) * | 1995-09-04 | 1997-03-18 | Mitsubishi Electric Corp | 高周波回路装置およびその製造方法 |
JP2000323658A (ja) * | 1999-05-10 | 2000-11-24 | Nec Corp | 高周波半導体装置 |
JP2007096211A (ja) * | 2005-09-30 | 2007-04-12 | Ricoh Co Ltd | 半導体装置 |
JP2008108799A (ja) * | 2006-10-24 | 2008-05-08 | Sony Corp | 半導体装置 |
JP2008282988A (ja) * | 2007-05-10 | 2008-11-20 | Sanyo Electric Co Ltd | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6373121B1 (en) * | 2001-03-23 | 2002-04-16 | United Microelectronics Corp. | Silicon chip built-in inductor structure |
TWI300617B (en) * | 2002-11-15 | 2008-09-01 | Via Tech Inc | Low substrate loss inductor |
US7247922B2 (en) * | 2004-09-24 | 2007-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor energy loss reduction techniques |
US7554137B2 (en) * | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
-
2012
- 2012-02-21 WO PCT/JP2012/001161 patent/WO2012132207A1/ja active Application Filing
- 2012-02-21 JP JP2013507097A patent/JP5665970B2/ja not_active Expired - Fee Related
- 2012-02-21 US US14/006,939 patent/US20140015091A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222696A (ja) * | 1995-02-13 | 1996-08-30 | Nec Corp | 半導体集積回路 |
JPH08316420A (ja) * | 1995-05-23 | 1996-11-29 | Hitachi Ltd | 半導体装置 |
JPH0974102A (ja) * | 1995-09-04 | 1997-03-18 | Mitsubishi Electric Corp | 高周波回路装置およびその製造方法 |
JP2000323658A (ja) * | 1999-05-10 | 2000-11-24 | Nec Corp | 高周波半導体装置 |
JP2007096211A (ja) * | 2005-09-30 | 2007-04-12 | Ricoh Co Ltd | 半導体装置 |
JP2008108799A (ja) * | 2006-10-24 | 2008-05-08 | Sony Corp | 半導体装置 |
JP2008282988A (ja) * | 2007-05-10 | 2008-11-20 | Sanyo Electric Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2012132207A1 (ja) | 2012-10-04 |
JPWO2012132207A1 (ja) | 2014-07-24 |
US20140015091A1 (en) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110349932A (zh) | 半导体器件 | |
CN110957257B (zh) | 绝缘体上半导体衬底、其形成方法以及集成电路 | |
JP2007318125A (ja) | Soiおよびhot半導体装置上のlocosおよびその製造方法 | |
JP2011233807A (ja) | 半導体装置およびその製造方法 | |
US20150132918A1 (en) | Integrated Circuit Using Deep Trench Through Silicon (DTS) | |
JP2010171074A (ja) | 半導体装置 | |
JP2012015538A (ja) | 半導体装置 | |
TW201240085A (en) | Ultra-high voltage n-type-metal-oxide-semiconductor (UHV NMOS) device and methods of manufacturing the same | |
KR20030035900A (ko) | 집적회로 및 그 제조방법 | |
KR100367049B1 (ko) | 반도체 장치의 제조방법 | |
JP2014207361A (ja) | 半導体装置及びその製造方法 | |
JP5466577B2 (ja) | 半導体装置およびその製造方法 | |
JP2014022386A (ja) | 半導体装置 | |
JP5665970B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
KR20030035910A (ko) | 집적회로 및 그 제조방법 | |
WO2018163605A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101076565B1 (ko) | 고집적 mos 디바이스 및 그 제조방법 | |
KR101576203B1 (ko) | 최적화된 채널 영역을 갖는 모스 트랜지스터들을 구비하는 반도체 소자들 및 그 제조방법들 | |
US8183098B2 (en) | SOI device with contact trenches formed during epitaxial growing | |
CN104637951A (zh) | 用于具有多个半导体器件层的半导体结构的系统和方法 | |
JP2005322830A (ja) | 半導体装置の製造方法 | |
JP2010219440A (ja) | 半導体装置及びその製造方法 | |
US9589831B2 (en) | Mechanisms for forming radio frequency (RF) area of integrated circuit structure | |
KR101061173B1 (ko) | 반도체 소자의 소자분리막 및 그의 형성방법 | |
JP2008258648A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5665970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |