JPH0366157A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野ｌ この発明は、半導体集積回路装置に関し、さらに詳しく
は、半導体集積回路装置における拡散抵抗構造の改良に
係るものである。

［従来の技術］ 従来のこの種の半導体集積回路装置として、こ）では、
バイポーラ集積回路装置の概要構成を第３図に示す。

すなわち、この第４図従来例構成において、符号ｌはｐ
型半導体基板であり、２ａおよび２ｂはこの半導体基板
１にそれぞれに埋め込まれたバイポーラＮＰＮトランジ
スタ部のｎ＋型埋め込み拡散層。

および拡散抵抗部のｎ＋型埋め込み拡散層、３ａおよび
３ｂは同様にこれらの両部に成長されたｎ型エピタキシ
ャル成長層、４は素子間分難の目的で表面側から拡散さ
れたｐ＋型不純物層である。また、５ａおよび５ｂはＮ
ＰＮ　）ランジスタ部のベース、および拡散抵抗部の拡
散抵抗を兼ねて拡散形成されるそれぞれにｐ型拡散抵抗
層、６はＮＰＮトランジスタ部のエミッタとなるｎ′″
型拡散拡散層はこれらの表面部を覆う絶縁酸化膜、８ａ
および８ｂはそれぞれにＮＰＮ　トランジスタ部と拡散
抵抗部とのアルミニウムなどの金属からなる電極である
。

第５図は前記従来例構成におけるｐ型拡散抵抗層５ａ、
　５ｂの不純物プロファイルを示しており、また、第３
図はこれらの各拡散抵抗層の温度変化について、温度２
０℃での抵抗値を基準にプロットしたグラフで、同図中
、・印は従来例における実測点、点線はそれらの外挿線
である。

前記従来例装置における拡散抵抗層５ａ、　５ｂは、第
４図および第５図に示されているように構成され、かつ
第３図に示すような温度特性を有している。

すなわち、従来例構成による拡散抵抗層５ａ、　５ｂに
おいては、その抵抗値が温度Ｔ＝０℃の付近で極小値を
有しており、これよりもさらに低温になると、△Ｒ／Ｒ
Ｑ　（Ｒ，：Ｔ＝２０℃での抵抗値、ΔＲ＝Ｒ−ＲＧ　
：　Ｒは温度Ｔでの抵抗値）が次第に上昇する傾向をも
つものである。

こ）で、一般に、この種のバイポーラ集積回路装置を用
いる回路設計に際しては、ＮＰＮトランジスタでのＶＢ
Ｅの温度特性（第３図の温度領域では、リニアな負の特
性）と抵抗Ｒのリニアな正の特性とを利用して温度補償
することが多いが、第３図に示されているように、低温
領域において負の特性を示す場合には、このような温度
補償が困難になるものであった。

なお、拡散抵抗層５ａ、５ｂが低温領域においてこのよ
うな温度特性を示すのは、主に埋め込み拡散層２ａ、　
２ｂの影響によるものであるが、この埋め込み拡散層２
ａ、　２ｂについては、拡散抵抗層５ａ、５ｂと半導体
基板１とが接触するのを避けるために設ける必要がある
。

［発明が解決しようとする課題］ 前記したように従来の半導体集積回路装置における拡散
抵抗層は、第３図に点線で示す低温特性を有しているた
めに、回路の温度補償が困難であるという問題点がある
。つまり、回路設計に際しては、拡散抵抗層の温度特性
が、可及的に低温側まで直線的であることが望ましいの
にも拘らず、この従来例構成におけるように、抵抗値が
比較的高温である０℃付近で極小値を示し、かつまり層
低渦になるに伴ってその値が上昇するような特性は、避
けなければならないものであった。

この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、拡散抵抗層
の温度特性において、抵抗変化率の極小点が従来よりも
低温側にあるようにした。

この種の半導体集積回路装置、こ＼では、半導体集積回
路装置における拡散抵抗構造を提供することである。

（課題を解決するための手段） 前記目的を達成するために、この発明に係る半導体積回
路装置は、拡散抵抗部側のエピタキシャル成長層の厚さ
を、トランジスタ部側のエピタキシャル成長層の厚さよ
りも厚く形成したものである。

すなわち、この発明は、半導体基板中に埋込み拡散層を
設けると共に、エピタキシャル成長層を介してそれぞれ
にトランジスタ部、および拡散抵抗層を有する拡散抵抗
部を構成させた半導体集積回路装置において、前記拡散
抵抗部側のエピタキシャル成長層の厚さを、前記トラン
ジスタ部側のエピタキシャル成長層の厚さよりも厚く形
成したことを特徴とする半導体集積回路装置である。

［作　　　用］ 従って、この発明においては、トランジスタ部側のエピ
タキシャル成長層の厚さに比較して、拡散抵抗部側のエ
ピタキシャル成長層の厚さを厚く形成させるようにして
いるために、埋め込み拡散層の影響による拡散抵抗層で
の抵抗変化率の極小点を、より一層、低温）ｎ１１へ移
すことができるのである。

［実　施　例］ 以下、この発明に係る半導体集積回路装置の実施例につ
き、第１図、第２図および第３図を参照して詳細に説明
する。

第１図はこの発明の一実施例を適用したバイポーラ集積
回路装置の概要構成を模式的に示す断面図であり、第２
図（ａｌ　、　（ｂ）は同上バイポーラ集積回路装置の
製造工程を順次模式的に示すそれぞれに断面図である。

この第１図に示す実施例構成においても、符号１１はｐ
型半導体基板であり、１２ａ、　１２ｂはこの半導体基
板１１内に埋め込まれたそれぞれにＮＰＮ　ｌ−ランジ
スタ部と拡散抵抗部との各０１型埋め込み拡散層、１３
ａ、　１３ｂは同様にこれらの各０１型埋め込み拡散層
１２ａ、　１２ｂ上にあって、それぞれにエピタキシャ
ル成長させたｎ型エピタキシャル成長層（以下、エビ層
と呼ぶ）であって、この場合は、後述するように、拡散
抵抗部側のエビ層１３Ｍの厚さを、ＮＰＮ　ｌ−ランジ
スク部側のエビ層１３ｂの厚さよりも十分に厚くしであ
る。また、１４はこれらのＮＰＮ　ｌ−ランジスタ部と
拡散抵抗部間の分離用ｐ＋型不純物層であり、１５ａ、
　１５ｂはそれぞれにＮＰＮトランジスタ部でのベース
、および拡散抵抗部での拡散抵抗を兼ねるｐ型拡散抵抗
層、１６はＮＰＮトランジスタ部のエミッタとなるｎ４
型拡散層、１７はこれらの表面の絶縁酸化膜、１８ａ、
　１８ｂはこれらのＮＰＮ　トランジスタ部側と拡散抵
抗部側でのアルミニウム電極である。

そしてまた、前記した第３図に示すグラフにあって、×
印はこの実施例における実測点、実線はそれらの外挿線
である。

こ＼で、バイポーラ集積回路装置における拡散抵抗層に
おいて、その温度特性に対して影響を及ぼす要因として
は、通常の場合、半導体基板の面方位、および拡散抵抗
層の不純物濃度、拡散の深さ、拡散の幅、拡散構造、不
純物種などのそれぞれが考えられるのであるが、第３図
のグラフに示されているように、低温側で負の温度特性
を示す現象には、前記した通りに、拡散抵抗層１５ａ、
　１５ｂと埋め込み拡散層１２ａ、　１２ｂとの距離、
つまり、換言すると、実効的なエピタキシャル成長層１
３ａ。

１３ｂの厚さ（以下、実効エビ層厚と呼ぶ）が大きく影
響する。

すなわち、前記実効エビ層厚が薄い場合、各拡散抵抗層
１５ａ、　１５ｂとエビ層１３ａ、　１３ｂとの接合に
よって生ずる空乏層は、それぞれの埋め込み拡散層１２
ａ、　１２ｂの存在により拡散抵抗層１５ａ、　１５ｂ
側に延びることになる。この現象は、次式によって表す
ことができる。

こ＼で、Ｘ、は階段接合を仮定したときのｐ型拡散抵抗
層への空乏層の侵入距離の大きさを示し、ＮＡはｐ型拡
散抵抗層の不純物濃度、Ｎｏはｎ型エビ層の不純物濃度
、Ｖ□はｐ型拡散抵抗層とｎ型エピ層のビルトインポテ
ンシャル、■は外部印加電圧、ｑは電子の電荷、　、は
シリコンの誘電率、はボルツマン定数、Ｔは絶対温度で
ある。なお、この場合、外部印加電圧Ｖは電圧を加えて
ｐ型拡散抵抗層の電位がｎ型エピ層よりも上ったときに
正であるとしている。

前記　（１１式からも明らかなように、実効エビ層厚が
薄い場合には、埋め込み拡散層の影響によりＮ、が上昇
してＸｐが大きくなるもので、かつ同式中には、２　Ｔ
／ｑの項があるために、このｘＩ、の値は、低温になる
ほど大きくなることが判る。そして、このようにＸ、が
大きくなるときは、その分だけ拡散抵抗層での電流パス
の幅が狭くなって抵抗値が上昇することから、結果的に
、低温でのｘｐの変化率が大きくなり、かつこれに伴い
抵抗値の上昇率も大きくなるという不利がある。

そこで、この実施例構成においては、埋め込み拡散層に
よるＸ、への影響を低減させるために、前記したように
、拡散抵抗部側のエビ層１３ａの厚さを、ＮＰＮ　トラ
ンジスタ部側のエビ層１３ｂの厚さよりも十分に厚く形
成させるのである。

しかして、この実施例構成によるバイポーラ集積回路装
置は、第２図（ａｌ　、　（ｂｌおよび第１図に示すフ
ローによって製造することができる。

まず、ｐ型半導体基板１１上にあって、ＮＰＮ　トラン
ジスタ部のｎ＋型埋め込み拡散層１２ａと、拡１１女抵
抗部のｎ＋型埋め込み拡散層１２ｂとを設けると共に、
これらの上にｎ型エピタキシャル成長層１３を、例えば
、３μｍ程度の厚さに成長させた後、全面にフォトレジ
ストを塗布し、かつ拡散抵抗部側にのみフォトレジスト
１９を残すようにバターニングしく同第２図（ａ））、
ついで、前記残されたフォトレジスト１９をマスクにし
て、ＣＦ４と０２との混合ガスを用いたプラズマエツチ
ングにより、前記拡散抵抗部側以外のＮＰＮトランジス
タ部のｎ型エピタキシャル成長層１３を、例えば、ＩＬ
Ｌｍ程度の厚さ相当分だけエツチング除去する（同第２
図（ｂ））。

その後、前記ｎ型エピタキシャル成長層１３を分雑用の
ｐ＋＋不純物層１４により素子間分離することにより、
　２μｍ程度の４四のＮＰＮトランジスタ部のｎ型エピ
タキシャル成長層１３ａと、これよりも厚い３μｍ程度
の厚さの拡散抵抗部のｎ型エピタキシャル成長層１３ｂ
とを選択的に区分し、かつこれらの各ｎ型エピタキシャ
ル成長層１３ａ　１３ｂには、ＮＰＮトランジスタ部側
でベース、拡散抵抗部側で拡散抵抗を兼ねるそれぞれに
ｐ型拡散抵抗層１５ａ、　１５ｂを選択的に拡散形成す
ると共に、ＮＰＮトランジスタ部のエミッタとなるｎ′
″型拡散拡散層１６成させた上で、これらの全表面に絶
縁酸化膜１７を被覆させ、かつこの絶縁酸化膜１７の所
要部に電極取り出し口をそれぞれ選択的に開口させてか
ら、各部それぞれのアルミニウム電極１８ａ、　１８ｂ
を形成させ（同第１図）、このようにして所期通りに拡
散抵抗部のｎ型エピタキシャル成長層１３ｂの厚さを、
ＮＰＮＩ−ランジスタ部のｎ型エピタキシャル成長層１
３ａの厚さよりも厚くしたバイポーラ集積回路装置を得
るのである。

従って、この第１図実施例構成によるバイポーラ集積回
路装置の場合、拡散抵抗部における抵抗値の変化率の温
度依存性は、第３図に実線で示した如く、その極小値が
従来構成よりも一層、低温側ヘシフトされるのである。

なお、前記実施例における導電型を逆にした場合にも適
用できることは勿論で、同様な作用、効果が得られる。

［発明の効果］ 以上詳述したように、この発明によれば、半導体基板中
に埋込み拡散層を設け、エピタキシャル成長層を介して
それぞれにトランジスタ部、および拡散抵抗層を有する
拡散抵抗部を構成させた半導体集積回路装置において、
トランジスタ部側のエピタキシャル成長層の厚さに比較
して、拡散抵抗部側のエピタキシャル成長層の厚さを厚
く形成させているために、埋め込み拡散層の影響による
拡散抵抗層での空乏層幅の変化を効果的に抑制できて、
この拡散抵抗層における抵抗変化率の極小点をより一層
、低温側ヘシフトさせることが可能となり、結果的に、
回路の温度補償を容易に行い１ 得るものである。

【図面の簡単な説明】

第１図はこの発明の一実施例を適用したバイポーラ集積
回路装置の概要構成を模式的に示す断面図、第２図（ａ
ｌ　、　（ｂ）は同上バイポーラ集積回路装置の製造工
程を順次模式的に示すそれぞれに断面図、第３図は同上
拡散抵抗層における抵抗変化率の温度依存性を示すグラ
フであり、また、第４図は従来のバイポーラ集積回路装
置の概要構成を模式的に示す断面図、第５図は従来装置
の構成における拡散抵抗層の不純物プロファイルを示す
説明図である。 １１・・・・ｐ型半導体基板、１２ａ・・・・ＮＰＮ　
トランジスタ部のｎ＋型埋め込み拡散層、１２ｂ・・・
・拡散抵抗部のｎ＋型埋め込み拡散層、１３ａ・・・・
ＮＰＮトランジスタ部のｎ型エピタキシャル成長層、１
３ｂ・・・・拡散抵抗部のｎ型エピタキシャル成長層、
１４・・・・分離用のｐ”型不純物層、１５ａ・・・・
ＮＰＮトランジスタ部のｐ型拡散層、１５ｂ・・・・拡
散抵抗部のｐ型拡散抵抗層、１６・・・・ＮＰＮトラン
ジスタ部の　２ ｎ＋型型数散層１７・・・・絶縁酸化膜、１８ａ・・・
・ＮＰＮトランジスタ部の電極、１８ｂ・・・・拡散抵
抗部の電極。

Claims (1)

【特許請求の範囲】
1. 半導体基板中に埋込み拡散層を設けると共に、エピタキ
   シャル成長層を介してそれぞれにトランジスタ部、およ
   び抵抗層を有する拡散抵抗部を構成させた半導体集積回
   路装置において、前記拡散抵抗部側のエピタキシャル成
   長層の厚さを、前記トランジスタ部側のエピタキシャル
   成長層の厚さよりも厚く形成したことを特徴とする半導
   体集積回路装置。