JPS5874066A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5874066A JPS5874066A JP17224181A JP17224181A JPS5874066A JP S5874066 A JPS5874066 A JP S5874066A JP 17224181 A JP17224181 A JP 17224181A JP 17224181 A JP17224181 A JP 17224181A JP S5874066 A JPS5874066 A JP S5874066A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- layer
- base
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 101100439208 Caenorhabditis elegans cex-1 gene Proteins 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical group 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明紘半導体集積回路装置に関し、４Ｉに外付素子を
用いずに回路基板中にフィルタ回路を形成した半導体集
積回路に関する。
用いずに回路基板中にフィルタ回路を形成した半導体集
積回路に関する。
従来集積回路（以下、ＩＣと称する）においてフィルタ
はコンデンサ及び抵抗等の組合せにょシ形成している。
はコンデンサ及び抵抗等の組合せにょシ形成している。
しかしモノリシックＩＣでは、フィルタ用のコンデンサ
や抵抗は外付けされるため、ＩＣの周辺部品の増加を来
すことになった。そこでもし、コンデンサ、抵抗等の外
付緊子を設けることなく、シかもフィルタ効果を得られ
るモノリシック−ＩＣが実現すれば前記の問題は解決す
るであろう。しかしながら従来技術では七ノリシックＩ
Ｃ中にフィルタを組込むことは不可能であると考えられ
た。
や抵抗は外付けされるため、ＩＣの周辺部品の増加を来
すことになった。そこでもし、コンデンサ、抵抗等の外
付緊子を設けることなく、シかもフィルタ効果を得られ
るモノリシック−ＩＣが実現すれば前記の問題は解決す
るであろう。しかしながら従来技術では七ノリシックＩ
Ｃ中にフィルタを組込むことは不可能であると考えられ
た。
本発明は、上記問題を解決するべくなされた亀のであシ
、その１つの目的はコンデンサ、抵抗等の外付は素子を
設けることなくモノリシックＩＣにフィルタ効果をもつ
回路を形成し、しかも小型のＩＣとして形成することで
あシ、他の目的は従来のＩＣの製造工程を％に増加する
ことなくフィルタ効果をもつ回路を備えたモノリシック
ＩＣを得ることにある。
、その１つの目的はコンデンサ、抵抗等の外付は素子を
設けることなくモノリシックＩＣにフィルタ効果をもつ
回路を形成し、しかも小型のＩＣとして形成することで
あシ、他の目的は従来のＩＣの製造工程を％に増加する
ことなくフィルタ効果をもつ回路を備えたモノリシック
ＩＣを得ることにある。
上記目的を達成する本発明の基本的な構成は、一つの半
導体基板中にフィルタ回路と構成するトランジスタ素子
と他の回路を構成するトランジスタ素子とを有し、上記
フィルタ回路を構成するトランジスタ素子の遮断周波数
を他の回路を構成するトランジスタ素子の遮断周波数よ
シ低くしたことを特徴とする。上記基本的構成を有する
半導体集積回路装置の製造にあ九りては、前記フィルタ
素子のベース領域と接合深さの深い分離拡散とを同時に
形成する一方、他の回路を構成するトランジスタ素子の
ベース領域を形成し、そして上記各各ベース領域中に同
時に不純物をドープすることによシそれぞれのトラン２
スタ素子のニオツタ領域を形成することＫよって得られ
る。
導体基板中にフィルタ回路と構成するトランジスタ素子
と他の回路を構成するトランジスタ素子とを有し、上記
フィルタ回路を構成するトランジスタ素子の遮断周波数
を他の回路を構成するトランジスタ素子の遮断周波数よ
シ低くしたことを特徴とする。上記基本的構成を有する
半導体集積回路装置の製造にあ九りては、前記フィルタ
素子のベース領域と接合深さの深い分離拡散とを同時に
形成する一方、他の回路を構成するトランジスタ素子の
ベース領域を形成し、そして上記各各ベース領域中に同
時に不純物をドープすることによシそれぞれのトラン２
スタ素子のニオツタ領域を形成することＫよって得られ
る。
以下に、図面を参照して本発明をよシ詳細に説明する。
第１図は本発明の一実施例によるｎｐｎ ） ｊンジス
タで構成され′るＩＣを製造工程順に示したものである
。まず、第１図（１）Ｋ示すように、Ｐ型８１基板ｌ上
にｎ型エピタキシャル層２が設けられておシ、これらＳ
Ｎ 基板１とエピタキシャル層２との間にはエピタキシ
ャル層２に設けられる各素子を電気的に分離するためド
Ｐ型埋込分離領域３とエピタキシャル層２に設けられる
トランジスタのコレクタ抵抗を低減するためのｎ 埋込
領域４とが設けられる。エピタキシャル層２は埋込分離
領域３とエピタキシャル層２の表面から拡散されるＰ型
絶縁分離領域５とで複数のエピタキシャル島領域２Ａ、
２Ｂ等に分離される。低域パス用トランジスタを形成す
べきｎ型エピタキシャル島領域２Ｂにハ低域パス用トラ
ンジスタのベース領域６とＰ型絶縁分離領域５とが８１
０．膜７を拡散マスクとして同時に拡散形成される。
タで構成され′るＩＣを製造工程順に示したものである
。まず、第１図（１）Ｋ示すように、Ｐ型８１基板ｌ上
にｎ型エピタキシャル層２が設けられておシ、これらＳ
Ｎ 基板１とエピタキシャル層２との間にはエピタキシ
ャル層２に設けられる各素子を電気的に分離するためド
Ｐ型埋込分離領域３とエピタキシャル層２に設けられる
トランジスタのコレクタ抵抗を低減するためのｎ 埋込
領域４とが設けられる。エピタキシャル層２は埋込分離
領域３とエピタキシャル層２の表面から拡散されるＰ型
絶縁分離領域５とで複数のエピタキシャル島領域２Ａ、
２Ｂ等に分離される。低域パス用トランジスタを形成す
べきｎ型エピタキシャル島領域２Ｂにハ低域パス用トラ
ンジスタのベース領域６とＰ型絶縁分離領域５とが８１
０．膜７を拡散マスクとして同時に拡散形成される。
次に、同図伽）に示すように、新たに形成され九８１０
、Ｊ［８をマスクとしてアクセプタを拡散し、トランジ
スタ素子を形成すべき領域２ＡＫＰ型領域６よりは浅く
、Ｐ型ベース領域９を形成する。
、Ｊ［８をマスクとしてアクセプタを拡散し、トランジ
スタ素子を形成すべき領域２ＡＫＰ型領域６よりは浅く
、Ｐ型ベース領域９を形成する。
その後、同図（Ｃ）に系すように、各Ｐ型ベース領域１
゜ ６．９およびｎ型エピタキシャル島領域２Ａ、２Ｂに対
し同時にドナ拡散を行い、Ｐ型ベース領域９ｎ＋エミオ
タ領域！０、ｎ型エピタキシャル島領域２人に設けられ
たｎ”ｒレジタ引出部１１から構成されるｎｐｎ ）ラ
ンジスタＱ１、およびＰ型ベース領域６、ｎ＋工゛ミッ
タ領域１２、ｎｌ！エピタキシャル島領斌２Ｂ内に設け
られ７（ｎ＋コレクタ引出し部１３よシ構成される’Ｉ
ＬＩ）ＩｔトランジスタＱ２とを同時に形成するる！″
この後、表面のＳｔＯ，膜１４にコンタクト窓を開は各
領域９，１０．１１と６゜１２．１３ Ｋ金属電極１５
を付けｎｐｎ ）ランジスタＱ１を一般の広帯域回路用
トランジスタとして、又ｎｐｎ ）ランジスタＱ２を
低域パス用トランジスタとして使用する。このような回
路の例として第２図が挙げられる。この場合、検波器Ｄ
ｅで検波された信号はトランジスタＱｌを通して増幅回
路Ａｍｐ へ、またトランジスタＱ２を通してＡＧＣ回
路へ接続される。
゜ ６．９およびｎ型エピタキシャル島領域２Ａ、２Ｂに対
し同時にドナ拡散を行い、Ｐ型ベース領域９ｎ＋エミオ
タ領域！０、ｎ型エピタキシャル島領域２人に設けられ
たｎ”ｒレジタ引出部１１から構成されるｎｐｎ ）ラ
ンジスタＱ１、およびＰ型ベース領域６、ｎ＋工゛ミッ
タ領域１２、ｎｌ！エピタキシャル島領斌２Ｂ内に設け
られ７（ｎ＋コレクタ引出し部１３よシ構成される’Ｉ
ＬＩ）ＩｔトランジスタＱ２とを同時に形成するる！″
この後、表面のＳｔＯ，膜１４にコンタクト窓を開は各
領域９，１０．１１と６゜１２．１３ Ｋ金属電極１５
を付けｎｐｎ ）ランジスタＱ１を一般の広帯域回路用
トランジスタとして、又ｎｐｎ ）ランジスタＱ２を
低域パス用トランジスタとして使用する。このような回
路の例として第２図が挙げられる。この場合、検波器Ｄ
ｅで検波された信号はトランジスタＱｌを通して増幅回
路Ａｍｐ へ、またトランジスタＱ２を通してＡＧＣ回
路へ接続される。
第３図は第１図の実施例によるトランジスタＱ１、Ｑ２
についてそれぞれの迩斯周波数特性ｆＴを示すものであ
シ、第４図は同じくトランジスタＱｌ、Ｑ２について電
流増幅率ｈｙｍ とｆ！で代表される周波数特性との
関係を対比的に示すものでｌる。コノ場合、Ｉ Ｃｅｘ
１ｍＡ、 Ｖｃ ｌ ｔ＝ ５ Ｖ トして測定し
友ものである。
についてそれぞれの迩斯周波数特性ｆＴを示すものであ
シ、第４図は同じくトランジスタＱｌ、Ｑ２について電
流増幅率ｈｙｍ とｆ！で代表される周波数特性との
関係を対比的に示すものでｌる。コノ場合、Ｉ Ｃｅｘ
１ｍＡ、 Ｖｃ ｌ ｔ＝ ５ Ｖ トして測定し
友ものである。
以上の実施例で述べた本発明によれば下記の理由でその
目的が達成でさ、かつその効果が得られる。
目的が達成でさ、かつその効果が得られる。
低域パス用トランジスタＱ２のベース拡散領域の接合の
探さを深く形成しであることに加え、低域パｘ用ｎｐｎ
）ランジスタＱ２と一般の回路用のｎｐｎ）ランジ
スタＱ１のエミッタを同時に形成し、ニオツタ接合の深
さをそろえてＴｏ冬ため、その結果としてトランジスタ
Ｑ２のベース実効幅かに示すように検波器Ｄｅの出力に
トランジスタＱｌとＱ２とを共に結線することによりフ
ィルタ回路を構成することができる。また低減パストラ
ンジスタＱ２の接合深さの深いベース拡散領域は、絶縁
分離領域と同一拡散工程で形成し、又、エミッタ領域は
一般回路用のトランジスタＱ１のニオツタ領域と同一拡
散工程で形成するため、従来の減少する結果、電流利得
ｈν１は低くなるが、との点は例えば、一般回路用のト
ランジスタＱ１と同シ構成のトランジスタと組み合せて
ダーリントン回路を構成することＫより補うことができ
る。この発明の主として適用できる分野は音響用ＩＣ回
路高周波回路例えばテレビジ璽ン受信機のＡＧＣ回路勢
である。すなわち、第５図に示すように検波器Ｄ・で高
周波が発生し、この丸め後続のＡＧＣ回路の誤動作を招
くことを防ぐために検波器ＤｃとＡＧＣ回路との間に低
域パストランジスタＱ２をフィルタとして挿入し、高周
波を阻止することが考えられる。岡、同図においてＩＦ
は映像信号増幅部、ムＭＦは映像信号アンプ、１Ｐは映
倫信号処理部である。
探さを深く形成しであることに加え、低域パｘ用ｎｐｎ
）ランジスタＱ２と一般の回路用のｎｐｎ）ランジ
スタＱ１のエミッタを同時に形成し、ニオツタ接合の深
さをそろえてＴｏ冬ため、その結果としてトランジスタ
Ｑ２のベース実効幅かに示すように検波器Ｄｅの出力に
トランジスタＱｌとＱ２とを共に結線することによりフ
ィルタ回路を構成することができる。また低減パストラ
ンジスタＱ２の接合深さの深いベース拡散領域は、絶縁
分離領域と同一拡散工程で形成し、又、エミッタ領域は
一般回路用のトランジスタＱ１のニオツタ領域と同一拡
散工程で形成するため、従来の減少する結果、電流利得
ｈν１は低くなるが、との点は例えば、一般回路用のト
ランジスタＱ１と同シ構成のトランジスタと組み合せて
ダーリントン回路を構成することＫより補うことができ
る。この発明の主として適用できる分野は音響用ＩＣ回
路高周波回路例えばテレビジ璽ン受信機のＡＧＣ回路勢
である。すなわち、第５図に示すように検波器Ｄ・で高
周波が発生し、この丸め後続のＡＧＣ回路の誤動作を招
くことを防ぐために検波器ＤｃとＡＧＣ回路との間に低
域パストランジスタＱ２をフィルタとして挿入し、高周
波を阻止することが考えられる。岡、同図においてＩＦ
は映像信号増幅部、ムＭＦは映像信号アンプ、１Ｐは映
倫信号処理部である。
第１図体）〜（Ｃ）は本発明の一実施例による半導体集
積回路装置を製造工程順に示した断面図、第２図及び第
５図は本発明の利用例を示すブロック縮図、第３図は連
断周波数−電流特性を示す図、第４図は電流増幅率−周
波数特性を示す図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・ｎ型エ
ピタキシャル領域、３・・・・・・Ｐ型狸込分離領域、
４・・・・・・ｎ＋堀込領斌、５・・・・・・Ｐ型絶縁
分離領斌、６・・・・・・低域バストランジスタベース
領域、’ｉ 、ｓ・・・・・・８１０重膜、９・・・・
・・一般回路用トランジスタベース領域、１０．１２・
・・・・・工はツタ領域、１１．１３・・・・・・ｎ
コレクタ取シ出し部、Ｑｌ・・・・・・一般回路用トラ
ンジースタ、Ｑ２・・・・・・低域パス（フィルタ）用
トランジスタ。 第 １ 図 □−−−コ ０１ Ｑ２ 拵２図 １ 第３図 Ｉｃ （帆Ａ）
積回路装置を製造工程順に示した断面図、第２図及び第
５図は本発明の利用例を示すブロック縮図、第３図は連
断周波数−電流特性を示す図、第４図は電流増幅率−周
波数特性を示す図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・ｎ型エ
ピタキシャル領域、３・・・・・・Ｐ型狸込分離領域、
４・・・・・・ｎ＋堀込領斌、５・・・・・・Ｐ型絶縁
分離領斌、６・・・・・・低域バストランジスタベース
領域、’ｉ 、ｓ・・・・・・８１０重膜、９・・・・
・・一般回路用トランジスタベース領域、１０．１２・
・・・・・工はツタ領域、１１．１３・・・・・・ｎ
コレクタ取シ出し部、Ｑｌ・・・・・・一般回路用トラ
ンジースタ、Ｑ２・・・・・・低域パス（フィルタ）用
トランジスタ。 第 １ 図 □−−−コ ０１ Ｑ２ 拵２図 １ 第３図 Ｉｃ （帆Ａ）
Claims (1)
- 一つの牛導体基体中にフィルタ回路を構成するトランジ
スタ素子と他の回路色構成するトランジスタ素子とを有
し前記フィルタ回路を構成するトランジスタ素子のペー
ス領域暴よ絶縁分離領域の表面から拡散される部分と同
じ深さに形成されておシ、前記フィルタ回路を構成する
トランジスタ及び前記他の回路を構成するトランジスタ
のエミッタ領域は共に同じ深さで形成されている事を特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17224181A JPS5874066A (ja) | 1981-10-28 | 1981-10-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17224181A JPS5874066A (ja) | 1981-10-28 | 1981-10-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5874066A true JPS5874066A (ja) | 1983-05-04 |
Family
ID=15938228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17224181A Pending JPS5874066A (ja) | 1981-10-28 | 1981-10-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5874066A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174256A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | Ｂｉ―ＭＯＳ集積回路の製造方法 |
-
1981
- 1981-10-28 JP JP17224181A patent/JPS5874066A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174256A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | Ｂｉ―ＭＯＳ集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3257631A (en) | Solid-state semiconductor network | |
| US4198649A (en) | Memory cell structure utilizing conductive buried regions | |
| JPS59159560A (ja) | 半導体装置 | |
| JP3530414B2 (ja) | 半導体装置 | |
| JPS5874066A (ja) | 半導体集積回路装置 | |
| US3460050A (en) | Integrated circuit amplifier | |
| JP2845544B2 (ja) | 半導体装置の製造方法 | |
| JPS6331941B2 (ja) | ||
| JP3553715B2 (ja) | 光半導体装置 | |
| JP3125401B2 (ja) | 半導体集積回路装置 | |
| JP2587424B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2001077314A (ja) | 半導体装置及びその製造方法 | |
| JP2574453B2 (ja) | 半導体装置の製造方法 | |
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JP3271436B2 (ja) | 半導体集積回路装置 | |
| JPS61127157A (ja) | 半導体装置 | |
| JPS6153770A (ja) | 半導体装置 | |
| JP2678081B2 (ja) | 半導体集積回路装置 | |
| JPH063840B2 (ja) | 半導体装置 | |
| JPH0126194B2 (ja) | ||
| JPS60119770A (ja) | 半導体装置 | |
| JPS6224659A (ja) | 複合型接合コンデンサ | |
| JPS59181058A (ja) | 半導体装置 | |
| JPH04217357A (ja) | 半導体装置及びその製造方法 | |
| JPS6252466B2 (ja) |