JPS6298815A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6298815A
JPS6298815A JP23735185A JP23735185A JPS6298815A JP S6298815 A JPS6298815 A JP S6298815A JP 23735185 A JP23735185 A JP 23735185A JP 23735185 A JP23735185 A JP 23735185A JP S6298815 A JPS6298815 A JP S6298815A
Authority
JP
Japan
Prior art keywords
bias voltage
capacitor
supplied
level
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23735185A
Other languages
English (en)
Inventor
Takaaki Noda
孝明 野田
Kazuo Yamakido
一夫 山木戸
Masaru Kokubo
優 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23735185A priority Critical patent/JPS6298815A/ja
Publication of JPS6298815A publication Critical patent/JPS6298815A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体集積回路装置に関するもので、例え
ば、レベルシフト回路を含む半導体集積回路装置に利用
して有効な技術に関するものである。
C背景技術〕 ディジタル電話交換装置として、加入者からの音声信号
をディジタル信号に変換して、送受信するディジタル電
話交換装置が開発されつつある。
このディジタル電話交換装置に使用され、加入者電話器
からのアナログ音声信号をディジタル信号に変換して送
信するコーグと、受信されたディジタル音声信号をアナ
ログ音声信号に変換して加入者電話器に伝えるデコーダ
とは1つの半導体集積回路装置(CODEC)により構
成される。この半導体集積回路装置を1電源方式により
動作させる場合、電話器から送信された外部アナログ信
号を中点電位までレベルシフトする必要がある。このよ
うな直流レベルの変換のために、カンプリング容量によ
って直流レベルをカントする必要がある。この場合、比
較的低い周波数帯の音声信号を伝達するために、比較的
大きな容量値のキャバシ夕が必要になるものである。こ
のように大きな容量値のキャパシタは半導体集積回路装
置内には形成することができないため、上記カンプリン
グ容量をディスクリート部品により構成することになり
、部品点数の増大とこれに伴いコスト高になるという問
題が生じるものとなる。
そこで、演算増幅回路を用いた容量マルチプライヤを利
用してレベルシフト回路を形成することが考えられる。
上記演算増幅回路に設けられる帰還抵抗として、スイッ
チドキャパシタを用いて構成すると、スイッチングノイ
ズが発生する。このため、本願発明者は、高抵抗ポリシ
リコンを用いることを検討した。しかしながら、高抵抗
ポリシリコンは、MO3特性(電界依存性)を持つもの
であるため、例えば基抵抗ポリシリコン層の上又は下に
眉間絶縁膜を介して形成された他の配線や半導体基板の
電位変化によってその抵抗値が変化してしまうという問
題が生じる。
なお、C0DECについては、例えば1981年6月3
0日付朝倉書店発行「集積回路応用ハンドブック」第5
93頁〜600頁参照。
〔発明の目的〕
この発明の目的は、簡単な構成により直流レベルのレベ
ルシフト回路を備えた半導体S積回路装置を提供するこ
とにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡♀に説明すれば、下記の通りである。
すなわら、レベルシフト回路を構成する演算増幅回路の
反転入力端子と出力端子との間に設けられる高抵抗とし
て、少なくともその表面に眉間絶縁膜を介して演算31
幅回路の出力直流レベルを設定するバーイアスミ圧が供
給されるシールド電極が設けられた高抵抗ポリシリコン
を用いる。
〔実施例1〕 第1図には、この発明に係るレベルシフト回路の一実施
例の回路図が示されている。同図のレベルシフト回路は
、特に制限されないが、上述のようなディジタル電話交
換装置の加入者回路における外部アナログ信号のレベル
変換動作を行う。同図の各回路は、公知の半導体集積回
路の製造技術によって、特に制限されないが、単結晶シ
リコンのような辛導体基(反出において形成される。
例えば、外部端子から供給されるアナログ信号Vinは
1.入カキでバシタC1を通して演算増幅回路OPの反
転入力端子(−)に供給される。この演算増幅回路○P
の出力端子と上記反転入力端子(−)との間には、Mi
還用キャパシタC2と、高抵抗ポリシリコンRが設けら
れる。この高抵抗ポリシリコンRは、後述するようなバ
イアス車圧VBが供給されたシールド電極が設けられる
ことによって、電界依存性が大幅に低減された抵抗特性
を持つようにされる。また、演算増幅回路OPの非反転
入力端子(+)には、出力信号Voutの直流レベルを
規定するためのバイアス電圧VBが供給される。
この実施例では、上記音声アナログ信号Vinを音声デ
ィジタル信号に変換する半導体集積回路装置は、例えば
+5■のような一つの電源電圧により動作させられる。
このため、上記演算増幅回路opは、上記電源電圧Vc
cと回路の接地電位によって動作する。この実施例では
、上記演算増幅回路OPの非反転入力端子(+)に上述
のようなバイアス電圧VBが供給されることによって、
その出力端子から送出されるアナログ信号Voutは、
上記バイアス電圧VBを中点電位(直流レベル)とした
交流信号とされる。
上記キャパシタCIと02の容量比を適当に設定するこ
とによりアナログ信号Vinの利得も設定することがで
きる(Vout = −VinX C1/ C2)。ま
た、キャパシタC2には、並列形感に高抵抗が設けられ
ることによって、バイパスフィルタとしての動作を行う
。すなわち、高抵抗ポリシリコンRの抵抗値の温度依存
性が大きいことを考慮して、音声帯域(300〜3.4
KHz)での利得誤差が生じないように、数Hz(例え
ば5Hz)以下の周波数信号を遮断し、それより高い周
波数信号を伝達するものである。
なお、図示しないが、上記レベルシフト回路の出力側に
は、ロウバスフィルタが設けられ約3KHz以上の周波
数成分が除去され、アナログ/ディジタル変換回路に供
給され、ここで音声ディジタル信号に変換されるもので
ある。
第2図には、上記高抵抗ポリシリコンRの一実施例の概
略構造断面図が示されている。
特に制限されないが、N型半導体基Filの表面にはP
型ウェル領域2が形成される。このP型ウェル領域2の
表面には厚い膜厚とされたフィールド絶縁膜3が形成さ
れる。上記ウェル領域2をシールド電極として使用する
ため、その端部には、P十型のオーミックコンタクト領
域4が形成される。このフィールド絶縁膜3の表面に、
高抵抗ポリシリコンRを構成するポリシリコン層5が形
成される。このポリシリコン層5の両端のみには、オー
ミックコンタクトを得るためにNゝ型不純物がドープさ
れる。そして、このポリシリコンN5の表面には眉間絶
縁膜(PSG膜)6が形成される。この層間絶縁膜6は
、選択的にコンタクトホールが形成され、その上に形成
されるアルミニュウム配線に接続される。例えば、上記
ポリシリコン層5の両端のコンタクト部は、上記演算増
幅回路OP又はキャパシタC2と接続されるべき配線に
接続される。
上記ポリシリコンN5上の眉間絶縁膜6の上には、上記
アルミニウム配線と同時に形成されるアルミニュウム層
7が設けられ、シールド電極として利用される。すなわ
ち、このシールド電極7及びウェル領域に接続されるア
ルミニュウム電極7には、図示しない配線層によって上
記バイアス電圧VBが供給される。これにより、高抵抗
ポリシリコン5には、その上下に絶縁膜を介してバイア
ス電圧VBが与えられたアルミニュウム電極7とウェル
領域からなるシールドが施される。
上記第1図の演算増幅回路OPは、その増幅動作に態に
おいて、反転入力端子(−)の電位は、非反転入力端子
(+)に供給されたバイアス電圧VBと等しくなるよう
にされる。これにより、抵抗Rには、上記バイアス電圧
VBを中心とした交流信号が流れるものとなる。上記高
抵抗ポリシリコンは、第3図に示すような電圧−電流特
性(抵抗特性)を持つものであるため、交流的な接地電
位とされるバイアス電圧VBによってシールドすること
により、最も抵抗値の変化が少ない特性領域を利用する
ことができる。これによって、安定した周波数伝達特性
を得ることができる。
〔効 果〕
(1)演算増幅回路の非反転入力端子に出力信号の直流
レベルを規定するバイアス電圧を供給し、反転入力端子
と出力端子にキャパシタと上記バイアス電圧によってシ
ールドされた高抵抗ポリシリコンからなるバイパスシイ
ルタ回路を接続することによって、比較的低周波数の音
声信号を安定に任意の直流レベルを持つようにレベルシ
フトすることができるという効果が得られる。
(2)上記fllによって、外部端子から供給されるア
ナログ信号を半導体集積回路装置の動作電圧に従ったア
ナログ信号にレベル変換することができるため、外付部
品の削減を図ることができるという効果が得られる。
(3)上記(2)により、アナログ信号半導体S積回路
装置を一電源で動作させる構成としても、上記バイアス
電圧の設定によって、例えば接地電位を中点電位とする
外部アナログ信号を電源電圧の中間レベルを中点電圧と
するアナログ信号にレベルシフトすることができる。こ
れによって、半導体集積回路装置の電源装置の簡素化を
図ることができるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、第2図の実施
例において、高抵抗ポリシリコン下の半導体基板に一定
の直流電圧が安定的に供給される場合、上記バイアス電
圧が供給されるウェル領域を省略するものとしてもよい
また、シールド電極材料は、導電性ポリシリコン層を利
用するもの等種々の実施形態を採ることができるもので
ある。
〔利用分野〕
以上の説明では、主として本願発明をディジタル電話交
換装置における音声アナログ信号を音声ディジタル信号
に変換する回路に通用した場合について説明したが、こ
れに限定されるものではなく、各種アナログ信号のレベ
ルシフト回路を内蔵する半導体築積回路装置に広く利用
できるものである。
【図面の簡単な説明】
第1図は、この発明の一実施例を示す回路図、第2図は
、その高抵抗ポリシリコンの一実施例を示す概略構造断
面図、 第3図は、その電圧−電流特性図である。 OP・・演算増幅回路、1・・半導体基板、2・・ウェ
ル領域、3・・フィールド絶縁膜、4・・P+オーミッ
クコンタクト領域、5・・高抵抗ポリシリコン、6・・
層間絶縁膜、7・・アルミニュウム層(シールド電極)

Claims (1)

  1. 【特許請求の範囲】 1、反転入力端子に第1のキャパシタを介してアナログ
    信号が供給され、非反転入力端子にバイアス電圧が供給
    され、上記反転入力と出力端子との間に第2のキャパシ
    タと、少なくともその表面に層間絶縁膜を介して上記バ
    イアス電圧が供給されるシールド電極が設けられた高抵
    抗ポリシリコンとが並列形態に設けられた演算増幅回路
    からなるレベルシフト回路を含むことを特徴とする半導
    体集積回路装置。 2、上記高抵抗ポリシリコンが形成される絶縁膜下の半
    導体表面には、上記バイアス電圧が供給される半導体領
    域が形成されるものであることを特徴とする特許請求の
    範囲第1項記載の半導体集積回路装置。
JP23735185A 1985-10-25 1985-10-25 半導体集積回路装置 Pending JPS6298815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23735185A JPS6298815A (ja) 1985-10-25 1985-10-25 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23735185A JPS6298815A (ja) 1985-10-25 1985-10-25 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS6298815A true JPS6298815A (ja) 1987-05-08

Family

ID=17014102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23735185A Pending JPS6298815A (ja) 1985-10-25 1985-10-25 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6298815A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990005995A1 (en) * 1988-11-22 1990-05-31 Seiko Epson Corporation Semiconductor device
US5428242A (en) * 1988-11-22 1995-06-27 Seiko Epson Corporation Semiconductor devices with shielding for resistance elements
WO2002017402A3 (en) * 2000-08-21 2002-05-10 Em Microelectronic Marin Sa Wideband differential amplifier and summing circuit including such wideband differential amplifier
JP4839317B2 (ja) * 2005-10-05 2011-12-21 淳 今井 液体圧装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990005995A1 (en) * 1988-11-22 1990-05-31 Seiko Epson Corporation Semiconductor device
GB2232530A (en) * 1988-11-22 1990-12-12 Seiko Epson Corp Semiconductor device
GB2232530B (en) * 1988-11-22 1993-09-22 Seiko Epson Corp A high precision semiconductor resistor device
US5428242A (en) * 1988-11-22 1995-06-27 Seiko Epson Corporation Semiconductor devices with shielding for resistance elements
WO2002017402A3 (en) * 2000-08-21 2002-05-10 Em Microelectronic Marin Sa Wideband differential amplifier and summing circuit including such wideband differential amplifier
JP4839317B2 (ja) * 2005-10-05 2011-12-21 淳 今井 液体圧装置

Similar Documents

Publication Publication Date Title
JPS6298815A (ja) 半導体集積回路装置
JPS60171771A (ja) 絶縁ゲ−ト半導体装置
JPS62198208A (ja) 半導体集積回路装置
JPS6329962A (ja) 半導体装置
JPH01268049A (ja) 拡散抵抗素子
US4013971A (en) Integrated amplifier
Black et al. CMOS PCM channel filter
JPS60128702A (ja) 半導体集積回路装置
SU1749894A1 (ru) Низковольтный опорный элемент
JPS61172376A (ja) 半導体装置
JPS6043022B2 (ja) マイクロ波装置モジュ−ル
JPS63104365A (ja) 半導体装置
JPH04268804A (ja) アナログ信号レベルシフト回路
JPH06310657A (ja) 半導体集積回路装置
JPS63503109A (ja) 集積回路用低域フィルタ
JPH01187965A (ja) サージ電圧保護回路
JP3178520B2 (ja) 増幅回路
JPS6324348B2 (ja)
JP2533277Y2 (ja) チップキャパシタの接地構造
JPH0317496Y2 (ja)
JPH0439958B2 (ja)
JPS6177416A (ja) 半導体集積回路装置
JPH03127515A (ja) Pwm出力回路
JPH01114148A (ja) ループ形成回路
JPH0334560A (ja) 半導体装置