JPH0334560A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0334560A JPH0334560A JP16910089A JP16910089A JPH0334560A JP H0334560 A JPH0334560 A JP H0334560A JP 16910089 A JP16910089 A JP 16910089A JP 16910089 A JP16910089 A JP 16910089A JP H0334560 A JPH0334560 A JP H0334560A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- dielectric film
- wiring conductor
- ground conductor
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、高速あるいは高周波用の半導体装置に関する
。
。
［従来の技術］
従来の半導体装置集積回路装置は、第６図に示すように
、ＭＯＳ又はバイポーラトランジスタ、ダイオード等の
回路素子（図示せず）が形成されている半導体基板１と
、この半導体基板１の一方の主面上に形成されているシ
リコン酸化膜等から成る絶縁ｔｌ［２と、この絶縁１１
！２の上に形成された配線導体３と、この配線導体３を
覆うように形成された保護１１４と、半導体基板１の他
方の主面（下面）に形成された接地導体５とを備えてい
る。
、ＭＯＳ又はバイポーラトランジスタ、ダイオード等の
回路素子（図示せず）が形成されている半導体基板１と
、この半導体基板１の一方の主面上に形成されているシ
リコン酸化膜等から成る絶縁ｔｌ［２と、この絶縁１１
！２の上に形成された配線導体３と、この配線導体３を
覆うように形成された保護１１４と、半導体基板１の他
方の主面（下面）に形成された接地導体５とを備えてい
る。
なお、配線導体３は、半導体基板１に形成された回路素
子の電極（図示せず）に電気的に接続されている。
子の電極（図示せず）に電気的に接続されている。
［発明が解決しようとする課Ｕ］
ところで、高速（高周波）用半導体装置では、配線導体
３をインピーダンスを持った伝送線路として扱う必要が
ある。しかし、第６図の従来の半導体装置では、配線導
体３と接地導体５との間の構造は、半導体基板１内のｐ
型半導体領域やｎ型半導体領域等の製造工程の影響を受
けるために、線路の特性インピーダンスを制御すること
が困難であり、インピーダンスの不整合による反射、信
号波形の歪み、リンギング等が問題になった。
３をインピーダンスを持った伝送線路として扱う必要が
ある。しかし、第６図の従来の半導体装置では、配線導
体３と接地導体５との間の構造は、半導体基板１内のｐ
型半導体領域やｎ型半導体領域等の製造工程の影響を受
けるために、線路の特性インピーダンスを制御すること
が困難であり、インピーダンスの不整合による反射、信
号波形の歪み、リンギング等が問題になった。
そこで、本発明の目的は、線路の特性インピーダンスの
整合を容易に達成することができる半導体装置を提供す
ることにある。
整合を容易に達成することができる半導体装置を提供す
ることにある。
［課題を解決するための手段］
上記目的を達成するための本発明は、半導体基板と、前
記半導体基板上に絶縁膜を介して又は介さずに形成され
ている配線導体と、前記配線導体を覆うように形成され
ているマイクロストリップ線路用誘電体膜と、前記誘電
体膜の上に形成された接地導体とを備えていることを特
徴とする半導体装置に係わるものである。
記半導体基板上に絶縁膜を介して又は介さずに形成され
ている配線導体と、前記配線導体を覆うように形成され
ているマイクロストリップ線路用誘電体膜と、前記誘電
体膜の上に形成された接地導体とを備えていることを特
徴とする半導体装置に係わるものである。
［作 用］
本発明の半導体装置では、配線導体の上に誘電体膜を介
して接地導体が配設されているので、配線導体に基づく
特性インピーダンスは半導体基板の構造にさほど影響を
受けない、配線導体に基づく特性インピーダンスは、誘
電体膜の厚さと誘電率及び配線導体の幅でほぼ決定され
るために任意に制御できる。
して接地導体が配設されているので、配線導体に基づく
特性インピーダンスは半導体基板の構造にさほど影響を
受けない、配線導体に基づく特性インピーダンスは、誘
電体膜の厚さと誘電率及び配線導体の幅でほぼ決定され
るために任意に制御できる。
［実施例］
次に、第１図〜第５図を参照して本発明の一実施例に係
わる半導体集積回路装置を説明する。
わる半導体集積回路装置を説明する。
第１図の半導体集積回路装置は第６図と同様に、半導体
基板１と、絶縁膜２と、配線導体３と、保護ｒｇ４４と
、接地導体５とを有する他に、誘電体膜６と接地導体７
とを有している。誘電体ＪＩｉ６は配線導体３を覆うよ
うに形成され、接地導体７は誘電体ｆｉ６の上に形成さ
れている。
基板１と、絶縁膜２と、配線導体３と、保護ｒｇ４４と
、接地導体５とを有する他に、誘電体膜６と接地導体７
とを有している。誘電体ＪＩｉ６は配線導体３を覆うよ
うに形成され、接地導体７は誘電体ｆｉ６の上に形成さ
れている。
この半導体集積回路装置を製造する際には、まず、第２
図に示すように、トランジスタ等の回路素子（図示せず
〉を形成するためのｎ型及びｐ型半導体領域（図示せず
）を含む半導体基板１の主面上に熱酸化法によってフィ
ールド用シリコン酸化膜から威る絶縁Ｍ２を形成する９
次に、アルミニウム合金等から配線導体３を形成する。
図に示すように、トランジスタ等の回路素子（図示せず
〉を形成するためのｎ型及びｐ型半導体領域（図示せず
）を含む半導体基板１の主面上に熱酸化法によってフィ
ールド用シリコン酸化膜から威る絶縁Ｍ２を形成する９
次に、アルミニウム合金等から配線導体３を形成する。
なお、この配線導体３は回路素子の電極に接続されてい
る０次に、第３図に示すように配線導体３の上に化学気
相成長法によってガラス膜から成る誘電体膜６を形成す
る０次に、誘電体１ｉ６の上にアルミニウム合金膜等か
ら成る接地導体７を形成する。
る０次に、第３図に示すように配線導体３の上に化学気
相成長法によってガラス膜から成る誘電体膜６を形成す
る０次に、誘電体１ｉ６の上にアルミニウム合金膜等か
ら成る接地導体７を形成する。
また、半導体基板１の下面にも従来と同様に接地導体５
を形成する。しかる後、保護ｒ！Ａ４を接地導体７の上
に形成する。
を形成する。しかる後、保護ｒ！Ａ４を接地導体７の上
に形成する。
誘電体膜６の厚さを０．５μｍとして配線導体７の幅を
変化させると、配線導体３の特性インピーダンスは第４
図のＡで示すように変化する。また、誘電体Ｈ４６の厚
さを０．３μｍとして配線導体３の幅を変化させると、
その特性インピーダンスは第４図のＢに示すように変化
する。一方、配線導体３の幅を１μｍとして誘電体膜６
の厚さを変化させると、配線導体３の特性インピーダン
スは第５図のＣに示すように変化する。また、配線導体
３の幅を２μｍとして同様に誘電体！１６の厚さを変化
させると、特性インピーダンスは第５図のＤに示すよう
に変化する。従って、配線導体３の幅と誘電体ＷＡ６の
厚さ及び誘電率とを適宜選択、することによって所望の
インピーダンスを得ることができる。これにより、イン
ピーダンスの不整合による反射、信号波形の歪、リンギ
ング等の電気的性能の劣化を防ぐことができる。
変化させると、配線導体３の特性インピーダンスは第４
図のＡで示すように変化する。また、誘電体Ｈ４６の厚
さを０．３μｍとして配線導体３の幅を変化させると、
その特性インピーダンスは第４図のＢに示すように変化
する。一方、配線導体３の幅を１μｍとして誘電体膜６
の厚さを変化させると、配線導体３の特性インピーダン
スは第５図のＣに示すように変化する。また、配線導体
３の幅を２μｍとして同様に誘電体！１６の厚さを変化
させると、特性インピーダンスは第５図のＤに示すよう
に変化する。従って、配線導体３の幅と誘電体ＷＡ６の
厚さ及び誘電率とを適宜選択、することによって所望の
インピーダンスを得ることができる。これにより、イン
ピーダンスの不整合による反射、信号波形の歪、リンギ
ング等の電気的性能の劣化を防ぐことができる。
［変形例］
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
（１） 第１図では誘電体１１１６及び接地導体７が配
線導＃３を広い幅を有して覆うように形成されているが
、配線導体３と大差ない幅を有して配線導体３を覆うよ
うに形成してもよい。
線導＃３を広い幅を有して覆うように形成されているが
、配線導体３と大差ない幅を有して配線導体３を覆うよ
うに形成してもよい。
（２） 半導体基板１の上側に接地導体７を設けること
によって下側の接地導体５が不要になる場合には、勿論
、これを省くことができる。
によって下側の接地導体５が不要になる場合には、勿論
、これを省くことができる。
（３） 半導体基板１には、ＭＯＳ）ランジスタ、バイ
ポーラトランジスタ、ダイオード、抵抗、コンデンサ等
の種々の回路素子を設けることができる。
ポーラトランジスタ、ダイオード、抵抗、コンデンサ等
の種々の回路素子を設けることができる。
［発明の効果］
以上説明したように本発明によれば配線導体の特性イン
ピーダンスを所望値にすることができ、配線導体による
電気的特性の劣化を防ぐことができる。
ピーダンスを所望値にすることができ、配線導体による
電気的特性の劣化を防ぐことができる。
第１＠は本発明の一実施例に係わる半導体集積回路装置
の一部を原理的に示す断面図、第２図及び第３図は第１
図の半導体集積回路装置を製造工程順に示す断面図、 第４図は配線導体幅と特性インピーダンスとの関係を示
す図、 第５図は誘電体膜の厚さと特性インピーダンスとの関係
を示す図、 第６図は従来の半導体集積回路装置の一部を示す断面図
である。 １・・・半導体基板、２・・・絶縁膜、３・・・配線導
体、６・・・誘電体膜、７・・・接地導体。
の一部を原理的に示す断面図、第２図及び第３図は第１
図の半導体集積回路装置を製造工程順に示す断面図、 第４図は配線導体幅と特性インピーダンスとの関係を示
す図、 第５図は誘電体膜の厚さと特性インピーダンスとの関係
を示す図、 第６図は従来の半導体集積回路装置の一部を示す断面図
である。 １・・・半導体基板、２・・・絶縁膜、３・・・配線導
体、６・・・誘電体膜、７・・・接地導体。
Claims (1)
- 【特許請求の範囲】 半導体基板と、 前記半導体基板上に絶縁膜を介して又は介さずに形成さ
れている配線導体と、 前記配線導体を覆うように形成されているマイクロスト
リップ線路用誘電体膜と、 前記誘電体膜の上に形成された接地導体と を備えていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16910089A JPH0334560A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16910089A JPH0334560A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334560A true JPH0334560A (ja) | 1991-02-14 |
Family
ID=15880311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16910089A Pending JPH0334560A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334560A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2728727A1 (fr) * | 1994-12-23 | 1996-06-28 | Thomson Csf | Circuits hyperfrequences avec lignes de transmission micro-guide |
| JP2008514887A (ja) * | 2004-09-29 | 2008-05-08 | マイクロゲン エナジー リミテッド | スプリッタバルブ |
-
1989
- 1989-06-30 JP JP16910089A patent/JPH0334560A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2728727A1 (fr) * | 1994-12-23 | 1996-06-28 | Thomson Csf | Circuits hyperfrequences avec lignes de transmission micro-guide |
| JP2008514887A (ja) * | 2004-09-29 | 2008-05-08 | マイクロゲン エナジー リミテッド | スプリッタバルブ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420893B1 (ko) | 신호전파손실을저감하기위한마이크로파집적회로수동소자구조체및방법 | |
| US6549396B2 (en) | Multiple terminal capacitor structure | |
| US6208500B1 (en) | High quality factor capacitor | |
| JPS6093817A (ja) | 可変遅延ライン装置 | |
| JPH0365016B2 (ja) | ||
| JPH07201852A (ja) | 半導体集積回路装置 | |
| JPH0529483A (ja) | 半導体集積装置 | |
| JPH0334560A (ja) | 半導体装置 | |
| US5652460A (en) | Integrated resistor networks having reduced cross talk | |
| JPH09172014A (ja) | 半導体装置の電源線構造 | |
| JPS63310156A (ja) | 集積回路 | |
| JPH05235275A (ja) | 集積回路装置 | |
| JP2001044277A (ja) | 半導体基板および半導体装置 | |
| JPS61230333A (ja) | 集積回路 | |
| JPH0456363A (ja) | 可変容量ダイオード装置 | |
| JPH08298307A (ja) | 半導体装置 | |
| JPS61180469A (ja) | 半導体分布インピ−ダンス装置 | |
| KR20030081081A (ko) | 저임피던스 디커플링 디바이스, 및 반도체 회로 | |
| US5844293A (en) | Semiconductor device with improved dielectric breakdown strength | |
| JPH05347299A (ja) | 半導体装置 | |
| JPH04116830A (ja) | 半導体装置 | |
| JPS6240757A (ja) | 半導体装置 | |
| JPH02119260A (ja) | 集積回路用平行平板ｍｉｍキャパシタ | |
| JPH01114063A (ja) | 半導体集積回路 | |
| JPS63144603A (ja) | 伝送線路 |