JPH08116030A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH08116030A JPH08116030A JP27294294A JP27294294A JPH08116030A JP H08116030 A JPH08116030 A JP H08116030A JP 27294294 A JP27294294 A JP 27294294A JP 27294294 A JP27294294 A JP 27294294A JP H08116030 A JPH08116030 A JP H08116030A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- charge pump
- conversion circuit
- voltage conversion
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置に関し、チャージポンプ
式電圧変換回路を構成するコンデンサを他の素子と共に
半導体基板に組み込むことにより、小型化と信頼性の向
上を図り、かつ製造工程の簡略化を図ることにある。 【構成】 半導体集積回路装置は、単一の電源から正と
負の出力電圧を得るチャージポンプ式電圧変換回路を搭
載している。上記チャージポンプ式電圧変換回路を構成
するコンデンサ１、２、３、４は、他の素子と共に１つ
の半導体基板３０内に組み込まれている。また、コンデ
ンサ１、２、３、４は、金属電極層３３、３５及びそれ
らの間に挿入される強誘電体薄膜層３４により形成され
ている。
式電圧変換回路を構成するコンデンサを他の素子と共に
半導体基板に組み込むことにより、小型化と信頼性の向
上を図り、かつ製造工程の簡略化を図ることにある。 【構成】 半導体集積回路装置は、単一の電源から正と
負の出力電圧を得るチャージポンプ式電圧変換回路を搭
載している。上記チャージポンプ式電圧変換回路を構成
するコンデンサ１、２、３、４は、他の素子と共に１つ
の半導体基板３０内に組み込まれている。また、コンデ
ンサ１、２、３、４は、金属電極層３３、３５及びそれ
らの間に挿入される強誘電体薄膜層３４により形成され
ている。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置、特
に単一電源から正と負の出力電圧を作るチャージポンプ
式電圧変換回路を搭載した半導体集積回路装置に関す
る。
に単一電源から正と負の出力電圧を作るチャージポンプ
式電圧変換回路を搭載した半導体集積回路装置に関す
る。
【０００２】
【従来の技術】従来より、単一電源から正と負の出力電
圧を作るチャージポンプ式電圧変換回路が、例えば、あ
る特別の仕様を持った規則のインターフェース回路の電
源として使用されている。特別の仕様を持った規則とし
ては、日本のＪＩＳやアメリカのＥＩＡ−ＲＳ２３２等
がある。このうちアメリカのＲＳ２３２は、電話回線を
利用したデータ通信方式において、データ端末装置（例
えば、パーソナルコンピュータ）とデータ回線終端装置
（例えば、モデム）を接続するインターフェースとして
規格化されたものである。上記ＲＳ２３２で定められて
いる仕様のうち、例えば、信号レベルは、±５Ｖ〜±１
０Ｖの範囲であり、この範囲で１、０のデジタル信号を
送信しなければならない。このために、パソコンの５Ｖ
の単一電源から正と負の出力電圧、例えば、±１０Ｖを
作るチャージポンプ式電圧変換回路が利用されている。
図３は、このチャージポンプ式電圧変換回路の一般的な
回路構成図である。同図において、チャージポンプ式電
圧変換回路は、コンデンサ１と３、スイッチ５と６と７
と８から成る第１回路Ｐ１、及びコンデンサ２と４、ス
イッチ９と１０と１１と１２、抵抗器１３と１４から成
る第２回路Ｐ２から構成されている。ＲＳ２３２のトラ
ンスミッタ、又はレシーバから接続されたた制御信号Ｓ
が“１”の場合は、この制御信号Ｓが直接に入力する第
１回路Ｐ１のスイッチ５、６と、第２回路Ｐ２のスイッ
チ１１、１２が閉じ、制御信号Ｓがインバータ１５を介
して入力する第１回路Ｐ１のスイッチ７、８と、第２回
路Ｐ２のスイッチ９、１０が開く。このスイッチ動作に
より、第１回路Ｐ１と第２回路Ｐ２は、よく知られてい
るように、次のようにして出力電圧を得る。即ち、パソ
コンの単一電源の電圧ＶCC＝５Ｖとすると、第１回路Ｐ
１のコンデンサ１の電圧を＋２ＶCCにすると共に、コン
デンサ３に電荷を蓄えてその電圧を＋ＶCCにし、電源電
圧ＶCCに上乗せして出力電圧Ｖ+ ＝＋１０Ｖを得る。第
２回路Ｐ２については、上記第１回路Ｐ１の出力電圧Ｖ
+ ＝＋１０Ｖを、コンデンサ２により、−１０Ｖに反転
させ、コンデンサ４に電荷を蓄えて出力電圧Ｖ- ＝−１
０Ｖを得る。このようにして、パソコンの５Ｖの単一電
源から正と負の出力電圧、例えば、±１０Ｖを作る。こ
のチャージポンプ式電圧変換回路は、従来は図４に示す
ように、半導体チップ２０内に組み込まれ、上記コンデ
ンサ１、２、３、４だけが、外付けに、又はハイブリッ
トタイプに取り付けられていた。
圧を作るチャージポンプ式電圧変換回路が、例えば、あ
る特別の仕様を持った規則のインターフェース回路の電
源として使用されている。特別の仕様を持った規則とし
ては、日本のＪＩＳやアメリカのＥＩＡ−ＲＳ２３２等
がある。このうちアメリカのＲＳ２３２は、電話回線を
利用したデータ通信方式において、データ端末装置（例
えば、パーソナルコンピュータ）とデータ回線終端装置
（例えば、モデム）を接続するインターフェースとして
規格化されたものである。上記ＲＳ２３２で定められて
いる仕様のうち、例えば、信号レベルは、±５Ｖ〜±１
０Ｖの範囲であり、この範囲で１、０のデジタル信号を
送信しなければならない。このために、パソコンの５Ｖ
の単一電源から正と負の出力電圧、例えば、±１０Ｖを
作るチャージポンプ式電圧変換回路が利用されている。
図３は、このチャージポンプ式電圧変換回路の一般的な
回路構成図である。同図において、チャージポンプ式電
圧変換回路は、コンデンサ１と３、スイッチ５と６と７
と８から成る第１回路Ｐ１、及びコンデンサ２と４、ス
イッチ９と１０と１１と１２、抵抗器１３と１４から成
る第２回路Ｐ２から構成されている。ＲＳ２３２のトラ
ンスミッタ、又はレシーバから接続されたた制御信号Ｓ
が“１”の場合は、この制御信号Ｓが直接に入力する第
１回路Ｐ１のスイッチ５、６と、第２回路Ｐ２のスイッ
チ１１、１２が閉じ、制御信号Ｓがインバータ１５を介
して入力する第１回路Ｐ１のスイッチ７、８と、第２回
路Ｐ２のスイッチ９、１０が開く。このスイッチ動作に
より、第１回路Ｐ１と第２回路Ｐ２は、よく知られてい
るように、次のようにして出力電圧を得る。即ち、パソ
コンの単一電源の電圧ＶCC＝５Ｖとすると、第１回路Ｐ
１のコンデンサ１の電圧を＋２ＶCCにすると共に、コン
デンサ３に電荷を蓄えてその電圧を＋ＶCCにし、電源電
圧ＶCCに上乗せして出力電圧Ｖ+ ＝＋１０Ｖを得る。第
２回路Ｐ２については、上記第１回路Ｐ１の出力電圧Ｖ
+ ＝＋１０Ｖを、コンデンサ２により、−１０Ｖに反転
させ、コンデンサ４に電荷を蓄えて出力電圧Ｖ- ＝−１
０Ｖを得る。このようにして、パソコンの５Ｖの単一電
源から正と負の出力電圧、例えば、±１０Ｖを作る。こ
のチャージポンプ式電圧変換回路は、従来は図４に示す
ように、半導体チップ２０内に組み込まれ、上記コンデ
ンサ１、２、３、４だけが、外付けに、又はハイブリッ
トタイプに取り付けられていた。
【０００３】
【発明が解決しようとする課題】しかし、図４に示す従
来技術は、次のような課題があった。 （１）大型である。 上述したように、従来技術は（図４）、チャージポンプ
式電圧変換回路を構成するコンデンサ１、２、３、４
が、半導体チップ２０に対して外付けに、又はハイブリ
ットタイプに取り付けられていた。そのため、コンデン
サを設ける領域を余分に確保しなければならず、チャー
ジポンプ式電圧変換回路全体が、大型であった。 （２）信頼性が低い。 従来は、コンデンサ１、２、３、４を、半導体チップ２
０とは別個に設けなければならないので、該半導体チッ
プ２０に対するリード線が必要となり、またハンダ等に
より、半導体チップ２０とリード線と上記コンデンサ
１、２、３、４を接続しなければならない。このように
接続部分が多くなることは、故障箇所も多くなり、信頼
性が低下する。 （３）製造工程が複雑である。 また、従来のように、コンデンサ１、２、３、４が、外
付けに、又はハイブリットタイプに取り付けられている
場合は、リード線を準備したり、ハンダ等の作業をしな
ければならず、その分製造工程が複雑になる。上記
（１）、（２）、（３）を解決するために、コンデンサ
１、２、３、４をＭＯＳ型のコンデンサとして半導体チ
ップ２０に組み込むことが提案された。しかし、コンデ
ンサ１、２、３、４の静電容量を、図３の回路が動作す
るように、例えば、それぞれ０．１μＦ程度（周波数が
３００ｋＨｚの場合（図３））にするためには、従来の
ＭＯＳ型コンデンサで構成すると面積が大きくなり過ぎ
て（図２（Ａ））、他の素子と一緒には半導体チップ２
０に組み込めない。本発明の目的は、半導体集積回路装
置に関し、チャージポンプ式電圧変換回路を構成するコ
ンデンサを他の素子と共に半導体基板に組み込むことに
より、小型化と信頼性の向上を図り、かつ製造工程の簡
略化を図ることにある。
来技術は、次のような課題があった。 （１）大型である。 上述したように、従来技術は（図４）、チャージポンプ
式電圧変換回路を構成するコンデンサ１、２、３、４
が、半導体チップ２０に対して外付けに、又はハイブリ
ットタイプに取り付けられていた。そのため、コンデン
サを設ける領域を余分に確保しなければならず、チャー
ジポンプ式電圧変換回路全体が、大型であった。 （２）信頼性が低い。 従来は、コンデンサ１、２、３、４を、半導体チップ２
０とは別個に設けなければならないので、該半導体チッ
プ２０に対するリード線が必要となり、またハンダ等に
より、半導体チップ２０とリード線と上記コンデンサ
１、２、３、４を接続しなければならない。このように
接続部分が多くなることは、故障箇所も多くなり、信頼
性が低下する。 （３）製造工程が複雑である。 また、従来のように、コンデンサ１、２、３、４が、外
付けに、又はハイブリットタイプに取り付けられている
場合は、リード線を準備したり、ハンダ等の作業をしな
ければならず、その分製造工程が複雑になる。上記
（１）、（２）、（３）を解決するために、コンデンサ
１、２、３、４をＭＯＳ型のコンデンサとして半導体チ
ップ２０に組み込むことが提案された。しかし、コンデ
ンサ１、２、３、４の静電容量を、図３の回路が動作す
るように、例えば、それぞれ０．１μＦ程度（周波数が
３００ｋＨｚの場合（図３））にするためには、従来の
ＭＯＳ型コンデンサで構成すると面積が大きくなり過ぎ
て（図２（Ａ））、他の素子と一緒には半導体チップ２
０に組み込めない。本発明の目的は、半導体集積回路装
置に関し、チャージポンプ式電圧変換回路を構成するコ
ンデンサを他の素子と共に半導体基板に組み込むことに
より、小型化と信頼性の向上を図り、かつ製造工程の簡
略化を図ることにある。
【０００４】
【課題を解決するための手段】本発明は、上記従来の半
導体集積回路装置が内包するコンデンサの外付け、又は
ハイブリットタイプに起因した小型化の限界、信頼性の
低下、及び製造工程の複雑化という課題に鑑み、コンデ
ンサを誘電率が高い強誘電体薄膜層により構成して半導
体基板に組み込むことにより、集積化を可能にし、上記
課題を解決せんとするものである。
導体集積回路装置が内包するコンデンサの外付け、又は
ハイブリットタイプに起因した小型化の限界、信頼性の
低下、及び製造工程の複雑化という課題に鑑み、コンデ
ンサを誘電率が高い強誘電体薄膜層により構成して半導
体基板に組み込むことにより、集積化を可能にし、上記
課題を解決せんとするものである。
【０００５】
【作用】故に、本発明の構成は、図１に示すように、チ
ャージポンプ式電圧変換回路を構成するコンデンサを金
属電極層３３、３５、及びそれらの間に挿入される強誘
電体薄膜層３４により形成して１つの半導体基板３０内
に組み込むことにより、他の素子と同様に集積化が可能
となったので、小型化と信頼性の向上を図り、かつ製造
工程の簡略化を図るように作用するものである。
ャージポンプ式電圧変換回路を構成するコンデンサを金
属電極層３３、３５、及びそれらの間に挿入される強誘
電体薄膜層３４により形成して１つの半導体基板３０内
に組み込むことにより、他の素子と同様に集積化が可能
となったので、小型化と信頼性の向上を図り、かつ製造
工程の簡略化を図るように作用するものである。
【０００６】
【実施例】以下、本発明を実施例により添付図面を参照
して説明する。図１は本発明の実施例を示す図である。
参照符号３０は半導体基板 ３１は金属配線層、３２、
３６は絶縁層、３３は上部金属電極層、３５は下部金属
電極層、３４は強誘電体薄膜層である。
して説明する。図１は本発明の実施例を示す図である。
参照符号３０は半導体基板 ３１は金属配線層、３２、
３６は絶縁層、３３は上部金属電極層、３５は下部金属
電極層、３４は強誘電体薄膜層である。
【０００７】Ａ．構成 本発明に係る半導体集積回路装置においては、単一の電
源から正と負の出力電圧を得るチャージポンプ式電圧変
換回路が搭載されている。このチャージポンプ式電圧変
換回路は、既述したように、例えば、第１回路Ｐ１と第
２回路Ｐ２により構成され（図３）、インターフェース
回路の電源として使用されている。よく知られているよ
うに、チャージポンプ式電圧変換回路を構成するスイッ
チ５、６、７、８、９、１０、１１、１２は、例えば、
従来のＭＯＳ電界効果トランジスタにより形成され、ま
た、抵抗器１３、１４は、例えば、従来のＰ形拡散層を
利用することにより形成され、共に１つの半導体基板３
０内に組み込まれている。１つの半導体基板３０の例と
しては、例えば、Ｐ形のＳｉ半導体基板３０がある。
源から正と負の出力電圧を得るチャージポンプ式電圧変
換回路が搭載されている。このチャージポンプ式電圧変
換回路は、既述したように、例えば、第１回路Ｐ１と第
２回路Ｐ２により構成され（図３）、インターフェース
回路の電源として使用されている。よく知られているよ
うに、チャージポンプ式電圧変換回路を構成するスイッ
チ５、６、７、８、９、１０、１１、１２は、例えば、
従来のＭＯＳ電界効果トランジスタにより形成され、ま
た、抵抗器１３、１４は、例えば、従来のＰ形拡散層を
利用することにより形成され、共に１つの半導体基板３
０内に組み込まれている。１つの半導体基板３０の例と
しては、例えば、Ｐ形のＳｉ半導体基板３０がある。
【０００８】更に、本発明によれば、上記チャージポン
プ式電圧変換回路を構成するコンデンサ１、２、３、４
も、スイッチ５等の他の素子と同様に、１つの半導体基
板３０内に組み込まれている。即ち、本発明によれば、
コンデンサ１、２、３、４及びスイッチ１等の素子を、
１つの半導体基板３０内に組み込むことにより、いわば
モノリシック回路としてチャージポンプ式電圧変換回路
（図３）を構成した点に、特徴がある。
プ式電圧変換回路を構成するコンデンサ１、２、３、４
も、スイッチ５等の他の素子と同様に、１つの半導体基
板３０内に組み込まれている。即ち、本発明によれば、
コンデンサ１、２、３、４及びスイッチ１等の素子を、
１つの半導体基板３０内に組み込むことにより、いわば
モノリシック回路としてチャージポンプ式電圧変換回路
（図３）を構成した点に、特徴がある。
【０００９】上記コンデンサ１、２、３、４は全て同じ
構造を有し、図１に示すように、金属電極層３３、３５
及びそれらの間に挿入される強誘電体薄膜層３４により
形成されている。図１において、上部金属電極層３３と
下部金属電極層３５は、例えば、アルミニウムにより形
成され、この上部金属電極層３３と下部金属電極層３５
の間には、強誘電体薄膜層３４が挿入されている。
構造を有し、図１に示すように、金属電極層３３、３５
及びそれらの間に挿入される強誘電体薄膜層３４により
形成されている。図１において、上部金属電極層３３と
下部金属電極層３５は、例えば、アルミニウムにより形
成され、この上部金属電極層３３と下部金属電極層３５
の間には、強誘電体薄膜層３４が挿入されている。
【００１０】この強誘電体薄膜層３４は、例えば、チタ
ン酸ジルコン鉛（ＰｂＺｒＴｉＯ3、以下ＰＺＴと略称
する。）により形成されている。強誘電体は、よく知ら
れているように、外部電界により自発分極（外部電界を
印加しなくても自然に整列した双極子モーメント）の方
向を変える誘電体をいい、印加する電界と分極との関係
がヒステリシス特性を示し、かつ誘電率が高いものであ
る。強誘電体の例としては、上記ＰＺＴの他に、チタン
酸バリウム（ＢａＴｉＯ3）やチタン酸鉛（ＰｂＴｉＯ
3 ）がある。
ン酸ジルコン鉛（ＰｂＺｒＴｉＯ3、以下ＰＺＴと略称
する。）により形成されている。強誘電体は、よく知ら
れているように、外部電界により自発分極（外部電界を
印加しなくても自然に整列した双極子モーメント）の方
向を変える誘電体をいい、印加する電界と分極との関係
がヒステリシス特性を示し、かつ誘電率が高いものであ
る。強誘電体の例としては、上記ＰＺＴの他に、チタン
酸バリウム（ＢａＴｉＯ3）やチタン酸鉛（ＰｂＴｉＯ
3 ）がある。
【００１１】また、上記強誘電体薄膜層３４をＰＺＴに
より形成した場合、本発明によるコンデンサ１、２、
３、４の１個当り、かつ単位面積〔ｃｍ2 〕当りの静電
容量をＣとすれば、 Ｃ＝３５〔μＦ／ｃｍ2 〕 ＝３５×１０-2〔μＦ／ｍｍ2 〕・・・（１） この静電容量は、従来のＭＯＳ型コンデンサのそれに比
べて、後述するように、ほぼ３５倍であり、集積化した
場合に４つのコンデンサ（図３）が半導体チップ２０内
で占める面積Ｓ4 も、従来と比べて（図２（Ａ））、極
めて小さくなる（図２（Ｂ））。
より形成した場合、本発明によるコンデンサ１、２、
３、４の１個当り、かつ単位面積〔ｃｍ2 〕当りの静電
容量をＣとすれば、 Ｃ＝３５〔μＦ／ｃｍ2 〕 ＝３５×１０-2〔μＦ／ｍｍ2 〕・・・（１） この静電容量は、従来のＭＯＳ型コンデンサのそれに比
べて、後述するように、ほぼ３５倍であり、集積化した
場合に４つのコンデンサ（図３）が半導体チップ２０内
で占める面積Ｓ4 も、従来と比べて（図２（Ａ））、極
めて小さくなる（図２（Ｂ））。
【００１２】即ち、両電極間の誘電体をＳｉＯ2 により
形成した従来のＭＯＳ型コンデンサ１個の静電容量Ｃ0
は、よく知られているように、 Ｃ0 ＝１〔μＦ／ｃｍ2 〕 ＝１×１０-2〔μＦ／ｍｍ2 〕・・・（２） チャージポンプ式電圧変換回路（図３）が動作するため
に必要なコンデンサ１個当りの静電容量は、０．１μＦ
であるから（図４）、従来のＭＯＳ型コンデンサを使用
した場合の１個当りの面積Ｓ0 は、 Ｓ0 ＝０．１／Ｃ0 ＝０．１／１×１０-2 ＝１０〔ｍｍ2 〕・・・（３）
形成した従来のＭＯＳ型コンデンサ１個の静電容量Ｃ0
は、よく知られているように、 Ｃ0 ＝１〔μＦ／ｃｍ2 〕 ＝１×１０-2〔μＦ／ｍｍ2 〕・・・（２） チャージポンプ式電圧変換回路（図３）が動作するため
に必要なコンデンサ１個当りの静電容量は、０．１μＦ
であるから（図４）、従来のＭＯＳ型コンデンサを使用
した場合の１個当りの面積Ｓ0 は、 Ｓ0 ＝０．１／Ｃ0 ＝０．１／１×１０-2 ＝１０〔ｍｍ2 〕・・・（３）
【００１３】従って、４個のコンデンサ全部が占める面
積Ｓ04は、上記（３）式より Ｓ04＝Ｓ0 ×４ ＝１０×４ ＝４０〔ｍｍ2 〕・・・（４） このＳ04が、半導体チップ２０の実際の面積９×９ｍｍ
2 の中で占める割合を図示すれば、図２（Ａ）に示すよ
うになる。
積Ｓ04は、上記（３）式より Ｓ04＝Ｓ0 ×４ ＝１０×４ ＝４０〔ｍｍ2 〕・・・（４） このＳ04が、半導体チップ２０の実際の面積９×９ｍｍ
2 の中で占める割合を図示すれば、図２（Ａ）に示すよ
うになる。
【００１４】図２（Ａ）から明らかなように、従来のＭ
ＯＳ型コンデンサを使用した場合は、一辺が約６．３ｍ
ｍの正方形の面積Ｓ04が必要となり、４個のコンデンサ
だけで半導体チップ２０の面積のほぼ５０％も占める。
従って、スイッチ５等の他の素子を組み込む余裕がな
い。
ＯＳ型コンデンサを使用した場合は、一辺が約６．３ｍ
ｍの正方形の面積Ｓ04が必要となり、４個のコンデンサ
だけで半導体チップ２０の面積のほぼ５０％も占める。
従って、スイッチ５等の他の素子を組み込む余裕がな
い。
【００１５】これに対して、両電極間の誘電体を強誘電
体薄膜層３４により形成した本発明によるコンデンサを
使用した場合の１個当りの面積Ｓは、上記（１）式より Ｓ＝０．１／Ｃ ＝０．１／３５×１０-2 ＝１０／３５〔ｍｍ2 〕・・・（５）
体薄膜層３４により形成した本発明によるコンデンサを
使用した場合の１個当りの面積Ｓは、上記（１）式より Ｓ＝０．１／Ｃ ＝０．１／３５×１０-2 ＝１０／３５〔ｍｍ2 〕・・・（５）
【００１６】従って、４個のコンデンサ全部が占める面
積Ｓ4 は、上記（５）式より Ｓ4 ＝Ｓ×４ ＝（１０／３５）×４ ≒１．１４〔ｍｍ2 〕・・・（６）
積Ｓ4 は、上記（５）式より Ｓ4 ＝Ｓ×４ ＝（１０／３５）×４ ≒１．１４〔ｍｍ2 〕・・・（６）
【００１７】このＳ4 が、半導体チップ２０の実際の面
積９×９ｍｍ2 の中で占める割合を図示すれば、図２
（Ｂ）に示すようになり、本発明による強誘電体薄膜層
３４で形成したコンデンサを使用した場合は、一辺が約
１．１ｍｍの正方形の面積Ｓ4に相当し、４個のコンデ
ンサ全部でも半導体チップ２０の面積のほぼ１％を占め
るに過ぎない。従って、スイッチ５等の他の素子と共
に、本発明による強誘電体薄膜層３４で形成したコンデ
ンサを１つの半導体基板３０（図１）に余裕を持って組
み込むことができ、チャージポンプ式電圧変換回路全体
の集積化が可能である。
積９×９ｍｍ2 の中で占める割合を図示すれば、図２
（Ｂ）に示すようになり、本発明による強誘電体薄膜層
３４で形成したコンデンサを使用した場合は、一辺が約
１．１ｍｍの正方形の面積Ｓ4に相当し、４個のコンデ
ンサ全部でも半導体チップ２０の面積のほぼ１％を占め
るに過ぎない。従って、スイッチ５等の他の素子と共
に、本発明による強誘電体薄膜層３４で形成したコンデ
ンサを１つの半導体基板３０（図１）に余裕を持って組
み込むことができ、チャージポンプ式電圧変換回路全体
の集積化が可能である。
【００１８】上記のとおり１つの半導体基板３０に組み
込まれたコンデンサ１、２、３、４の上部金属電極層３
３と下部金属電極層３５には、金属配線層３１が、それ
ぞれ接続され、他の素子、例えば、スイッチ５等や抵抗
器１３等に接続している。また、コンデンサ１、２、
３、４と他の素子とは、絶縁層３２（例えば、ＳｉＯ2
層）や３６（例えば、Ｎ形拡散層）により、相互に絶縁
されている。
込まれたコンデンサ１、２、３、４の上部金属電極層３
３と下部金属電極層３５には、金属配線層３１が、それ
ぞれ接続され、他の素子、例えば、スイッチ５等や抵抗
器１３等に接続している。また、コンデンサ１、２、
３、４と他の素子とは、絶縁層３２（例えば、ＳｉＯ2
層）や３６（例えば、Ｎ形拡散層）により、相互に絶縁
されている。
【００１９】Ｂ．作用 以下、上記構成を有する半導体集積回路装置の作用を説
明する。 （１）小型化における作用 上述したように、チャージポンプ式電圧変換回路（図
３）を構成するコンデンサを従来のＭＯＳ型コンデンサ
で構成する場合は、そのコンデンサが半導体チップ２０
上で占める面積が５０％にも及び（図２（Ａ））、他の
素子と共に集積化は不可能である。しかし、本発明によ
れば、コンデンサの誘電体を強誘電体薄膜層３４で形成
したことにより、そのコンデンサが占める面積は、１％
で足りることになり（図２（Ｂ））、他の素子と共に１
つの半導体基板３０に組み込むことが可能となった。従
って、半導体チップ２０内にコンデンサと他の素子を全
て組み込むことが可能となったので、従来と比べて（図
４）、一層小型になった。
明する。 （１）小型化における作用 上述したように、チャージポンプ式電圧変換回路（図
３）を構成するコンデンサを従来のＭＯＳ型コンデンサ
で構成する場合は、そのコンデンサが半導体チップ２０
上で占める面積が５０％にも及び（図２（Ａ））、他の
素子と共に集積化は不可能である。しかし、本発明によ
れば、コンデンサの誘電体を強誘電体薄膜層３４で形成
したことにより、そのコンデンサが占める面積は、１％
で足りることになり（図２（Ｂ））、他の素子と共に１
つの半導体基板３０に組み込むことが可能となった。従
って、半導体チップ２０内にコンデンサと他の素子を全
て組み込むことが可能となったので、従来と比べて（図
４）、一層小型になった。
【００２０】（２）信頼性の向上における作用 従来と異なり、チャージポンプ式電圧変換回路を構成す
るコンデンサ１、２、３、４を１つの半導体基板３０に
組み込んだので、半導体チップ２０（図２（Ｂ）に対す
るリード線が不要となり、またハンダ等により、半導体
チップ２０とリード線と上記コンデンサ１、２、３、４
の接続部分もなくなった。これに伴って、故障箇所も減
少し、信頼性が極めて向上した。
るコンデンサ１、２、３、４を１つの半導体基板３０に
組み込んだので、半導体チップ２０（図２（Ｂ）に対す
るリード線が不要となり、またハンダ等により、半導体
チップ２０とリード線と上記コンデンサ１、２、３、４
の接続部分もなくなった。これに伴って、故障箇所も減
少し、信頼性が極めて向上した。
【００２１】（３）製造工程の簡略化における作用 また、従来と異なり、リード線を準備したり、ハンダ付
け等の作業が不要となり、強誘電体薄膜層３４を利用し
たコンデンサ１、２、３、４が他の素子と共に集積化し
て一度に作られるようになった。従って、コンデンサを
半導体チップ２０に対してハンダ等で接続する従来の製
造工程に比べれば、極めて簡略化されることになった。
更に、これに伴って、量産化が進み、かつ生産管理も十
分行き届いて、コストも下がる。
け等の作業が不要となり、強誘電体薄膜層３４を利用し
たコンデンサ１、２、３、４が他の素子と共に集積化し
て一度に作られるようになった。従って、コンデンサを
半導体チップ２０に対してハンダ等で接続する従来の製
造工程に比べれば、極めて簡略化されることになった。
更に、これに伴って、量産化が進み、かつ生産管理も十
分行き届いて、コストも下がる。
【００２２】
【発明の効果】上記のとおり、本発明によれば、半導体
集積回路装置を、誘電率の高い強誘電体を利用し、チャ
ージポンプ式電圧変換回路のコンデンサ１、２、３、４
を他の素子と共に１つの半導体基板３０に組み込んで構
成したことにより、チャージポンプ式電圧変換回路全体
の集積化が可能となったので、小型化と信頼性の向上を
図り、かつ製造工程の簡略化を図るという技術的効果を
奏することとなった。また、全体の集積化に伴って、半
導体集積回路装置の量産化が進み、かつ生産管理も十分
行き届いて、コストも下がるという効果も奏する。
集積回路装置を、誘電率の高い強誘電体を利用し、チャ
ージポンプ式電圧変換回路のコンデンサ１、２、３、４
を他の素子と共に１つの半導体基板３０に組み込んで構
成したことにより、チャージポンプ式電圧変換回路全体
の集積化が可能となったので、小型化と信頼性の向上を
図り、かつ製造工程の簡略化を図るという技術的効果を
奏することとなった。また、全体の集積化に伴って、半
導体集積回路装置の量産化が進み、かつ生産管理も十分
行き届いて、コストも下がるという効果も奏する。
【００２３】
【図１】本発明の実施例を示す図である。
【図２】本発明によるコンデンサが半導体チップ上で占
める割合を示す図である。
める割合を示す図である。
【図３】チャージポンプ式電圧変換回路の一般的説明図
である。
である。
【図４】従来技術の説明図である。
３０ 半導体基板 ３１ 金属配線層 ３２、３６ 絶縁層 ３３、３５ 金属電極層 ３４ 強誘電体薄膜層
Claims (2)
- 【請求項１】 単一の電源から正と負の出力電圧を得る
チャージポンプ式電圧変換回路を搭載した半導体集積回
路装置において、 上記チャージポンプ式電圧変換回路を構成するコンデン
サ１、２、３、４を、他の素子と共に１つの半導体基板
３０内に組み込み、かつ該コンデンサ１、２、３、４を
金属電極層３３、３５及びそれらの間に挿入される強誘
電体薄膜層３４により形成したことを特徴とする半導体
集積回路装置。 - 【請求項２】 上記チャージポンプ式電圧変換回路が特
別の仕様を持った規則のインターフェース回路の電源と
して使用される請求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27294294A JPH08116030A (ja) | 1994-10-12 | 1994-10-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27294294A JPH08116030A (ja) | 1994-10-12 | 1994-10-12 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116030A true JPH08116030A (ja) | 1996-05-07 |
Family
ID=17520922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27294294A Pending JPH08116030A (ja) | 1994-10-12 | 1994-10-12 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08116030A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005024950A1 (ja) * | 2003-09-05 | 2006-11-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| WO2017212900A1 (ja) * | 2016-06-09 | 2017-12-14 | 株式会社村田製作所 | 電圧変換器、電圧変換器の製造方法および半導体装置 |
| JP2018515909A (ja) * | 2015-03-25 | 2018-06-14 | 日本テキサス・インスツルメンツ株式会社 | 容量性構造のための導電性スルーポリマービア |
-
1994
- 1994-10-12 JP JP27294294A patent/JPH08116030A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005024950A1 (ja) * | 2003-09-05 | 2006-11-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4500262B2 (ja) * | 2003-09-05 | 2010-07-14 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2018515909A (ja) * | 2015-03-25 | 2018-06-14 | 日本テキサス・インスツルメンツ株式会社 | 容量性構造のための導電性スルーポリマービア |
| WO2017212900A1 (ja) * | 2016-06-09 | 2017-12-14 | 株式会社村田製作所 | 電圧変換器、電圧変換器の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02246261A (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| EP0772246B1 (en) | Manufacturing process for high capacity capacitor | |
| EP1425782A2 (en) | Electronic device having dielectric material of high dielectric constant | |
| US6605508B2 (en) | Semiconductor device and method of manufacturing thereof | |
| JPH01283863A (ja) | Ｍｏｓ型半導体装置 | |
| EP0949682A3 (en) | Ferroelectric memory device with improved ferroelectric capacitor characteristics | |
| NO970311L (no) | Kvartsoscillator av temperaturkompensasjonstypen | |
| JP2001284526A (ja) | 半導体集積回路用ｍｉｍ容量装置 | |
| JPH08116030A (ja) | 半導体集積回路装置 | |
| US6674632B2 (en) | Mobile telephone device with passive integrated module | |
| JPH05267557A (ja) | 半導体装置 | |
| EP0893831A1 (en) | High voltage capacitor | |
| JP2001036015A (ja) | オンチップキャパシタ | |
| JPH0936308A (ja) | 半導体装置の製造方法 | |
| JPH05218302A (ja) | オンチップ反結合キャパシタの構成方法 | |
| JPH0240946A (ja) | 半導体集積回路 | |
| US6597028B2 (en) | Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same | |
| KR20000074908A (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| JPH02260559A (ja) | 半導体集積回路装置 | |
| JP2002270767A (ja) | 半導体集積回路 | |
| JPH0362310B2 (ja) | ||
| JPH05343603A (ja) | 半導体装置 | |
| JPH10313095A (ja) | 半導体装置 | |
| JPH08204132A (ja) | 半導体集積回路装置 | |
| US20030057510A1 (en) | Capacitance element and boosting circuit using the same |