JPH05267557A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05267557A
JPH05267557A JP4060034A JP6003492A JPH05267557A JP H05267557 A JPH05267557 A JP H05267557A JP 4060034 A JP4060034 A JP 4060034A JP 6003492 A JP6003492 A JP 6003492A JP H05267557 A JPH05267557 A JP H05267557A
Authority
JP
Japan
Prior art keywords
conductive film
semiconductor device
integrated circuit
film
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4060034A
Other languages
English (en)
Inventor
Toru Nasu
徹 那須
Eiji Fujii
英治 藤井
Tatsuo Otsuki
達男 大槻
Yasuhiro Uemoto
康裕 上本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4060034A priority Critical patent/JPH05267557A/ja
Publication of JPH05267557A publication Critical patent/JPH05267557A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置内部にバイパスコンデンサを内蔵
し、不要輻射を減少させる。 【構成】 リードフレームのダイパッド２上には支持基
板３が接合されており、支持基板３上には半導体基板７
が接合されている。支持基板３上には、第１の導電性膜
４と強誘電体薄膜５と第２の導電性膜６とが積層されて
おり、それぞれ下電極、容量絶縁膜、上電極としてコン
デンサを構成している。半導体基板９に作り込まれた集
積回路上の電源端子９ａは第１の導電性膜４と、グラン
ド端子９ｂは第２の導電性膜６とそれぞれ電気的に接続
されている。以上の構成により、半導体装置の内部にバ
イパスコンデンサが内蔵されることになり、電流のルー
プを小さくでき、不要輻射を低減できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速の電気信号を扱う
マイクロコンピュータ等の集積回路が作り込まれた半導
体装置に関する。
【０００２】
【従来の技術】従来より、マイクロコンピュータ等の集
積回路を駆動する場合に駆動電源電圧に含まれる不要な
高周波成分を取り除く方法として、半導体装置の外部に
引き出された電源線とグランド線との間に容量値が５ｎ
Ｆ以上の大きな値を持つコンデンサを挿入する方法を用
いていた。（以下このような働きをするコンデンサをバ
イパスコンデンサという）。
【０００３】以下従来の半導体装置について説明する。
図３は従来の半導体装置の断面図である。図３におい
て、１１はリードフレームのリード、１２はリードフレ
ームのダイパッド、１３は集積回路が作り込まれた半導
体基板、１４はワイヤ、１５ａは電源端子、１５ｂはグ
ランド端子である。半導体基板１３に作り込まれた集積
回路の電源端子１５ａとグランド端子１５ｂはそれぞれ
リード１１の一部にワイヤ１４により電気的に接続され
ており、リード１１によって半導体装置の外部に引き出
されている。このような構成による半導体装置を駆動す
る場合、駆動電源電圧に含まれる不要な高周波成分を取
り除くために半導体装置の外部で電源端子１５ａとグラ
ンド端子１５ｂとの間に容量の大きなバイパスコンデン
サを挿入していた。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、バイパスコンデンサが半導体装置の外部に
あるため集積回路と外部のバイパスコンデンサとを通じ
て生じる電流のループが大きくなり、多量の不要輻射を
発生するという課題を有していた。
【０００５】本発明は上記従来の課題を解決するもの
で、半導体装置の内部に容量の大きいバイパスコンデン
サを内蔵することにより電流のループが小さく、従って
不要輻射の少ない半導体装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、リードフレームのダイパッド
上に、第１の導電性膜と強誘電体薄膜と第２の導電性膜
とを順次積層した支持基板と集積回路が作り込まれた半
導体基板とが搭載されており、第１の電極と第１の導電
性膜とリードフレームの第１のリードとが電気的に接続
され、第２の電極と第２の導電性膜とリードフレームの
第２のリードとが接続された構成を有している。
【０００７】
【作用】この構成によって、支持基板上に誘電率の大き
い強誘電体薄膜を容量絶縁膜とした容量の大きなバイパ
スコンデンサが構成され、半導体基板に作り込まれた集
積回路と電気的に接続されることにより半導体装置の内
部にバイパスコンデンサが内蔵されるので、電流のルー
プが小さくなり不要輻射を低減することができる。
【０００８】
【実施例】以下本発明の第１の実施例について、図面を
参照しながら説明する。図１は本発明の第１の実施例に
おける半導体装置の断面図である。図１において、１
ａ、１ｂはそれぞれリードフレームの第１、第２のリー
ド、２はリードフレームのダイパッド、３は支持基板、
４は第１の導電性膜、５は強誘電体薄膜、６は第２の導
電性膜、７は集積回路が作り込まれた半導体基板、８
ａ、８ｂ、８ｃ、８ｄはワイヤ、９ａは集積回路の電源
端子、９ｂは集積回路のグランド端子である。ダイパッ
ド２上には支持基板３が接合されており、支持基板３上
には半導体基板７が接合されている。また支持基板３上
には、第１の導電性膜４、強誘電体薄膜５、第２の導電
性膜６が積層されており、それぞれ下電極、容量絶縁
膜、上電極としてコンデンサを構成している。このコン
デンサの容量は、例えば強誘電体薄膜５の組成が誘電率
２００以上であるBaxSr1-xTiO3(x=0〜1)またはPbxLa1 -x
ZryTiy-1O3(x=0〜1,y=0〜1)であり、膜厚が1μm以下の
場合面積10mm2で18nF以上の大きな値が得られる。
【０００９】次にこのように構成された半導体装置の内
部の結線について説明する。半導体基板７に作り込まれ
た集積回路上の電源端子９ａはワイヤ８ｂにより第１の
導電性膜４に接続され、第１の導電性膜４はワイヤ８ａ
により第１のリード１ａに接続されている。またグラン
ド端子９ｂはワイヤ８ｄにより第２の導電性膜６に接続
され、第２の導電性膜６はワイヤ８ｃにより第２のリー
ド１ｂに接続されている。このようにして、集積回路の
電源端子９ａとグランド端子９ｂとの間に容量の大きな
コンデンサが挿入されることになり、このコンデンサは
バイパスコンデンサとして動作する。したがって、半導
体装置の外部にバイパスコンデンサを挿入する必要がな
くなり、電流のループを小さくできるので不要輻射を低
減できる。
【００１０】なお本実施例では、ダイパッド２に支持基
板３を接合し、その支持基板３の上に半導体基板７を接
合したが、ダイパッド２の上に支持基板３と半導体基板
７とを接合してもよい。またダイパッド２の上に半導体
基板７を接合し、支持基板３を裏返しにして半導体基板
７に搭載し、集積回路の電源端子９ａおよびグランド端
子９ｂと支持基板３に作り込まれたコンデンサの第１の
導電性膜４および第２の導電性膜６とを半導体基板７ま
たは支持基板３のいずれかに形成した突起電極により電
気的に接続してもよい。
【００１１】次に本発明の第２の実施例における半導体
装置について、図面を参照しながら説明する。図２はそ
の半導体装置の断面図である。基本構造は図１に示す第
１の実施例と同じなので、異なる点についてのみ説明す
る。第２の実施例では図１に示す支持基板３を用いず、
第１の導電性膜４を直接ダイパッド２の上に形成し、そ
の上に強誘電体薄膜５および第２の導電性膜７を形成
し、コンデンサを構成している。
【００１２】このようにして構成された半導体装置の内
部の結線については図１に示す第１の実施例と同様であ
り省略するが、第１の実施例と同様に集積回路の電源端
子９ａとグランド端子９ｂとの間に容量の大きなコンデ
ンサが挿入されることになり、このコンデンサはバイパ
スコンデンサとして動作する。したがって、半導体装置
の外部にバイパスコンデンサを挿入する必要がなくな
り、電流のループを小さくできるので不要輻射を低減で
きる。
【００１３】
【発明の効果】以上のように本発明は、半導体装置の内
部で支持基板に作り込まれた容量の大きなコンデンサが
半導体基板に作り込まれた集積回路の電極間に挿入され
ることになり、外付け部品が減少するとともにコンデン
サが有効に作動する優れた半導体装置を実現できるもの
である。また集積回路上の電源端子とグランド端子の間
に上記のコンデンサを挿入した場合には、電流のループ
が小さくなり、不要輻射の少ない半導体装置を実現でき
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例における半導体装置の断
面図
【図２】本発明の第２の実施例における半導体装置の断
面図
【図３】従来の半導体装置の断面図
【符号の説明】
１ａ 第１のリード １ｂ 第２のリード ２ ダイパッド ３ 支持基板 ４ 第１の導電性膜 ５ 強誘電体薄膜 ６ 第２の導電性膜 ７ 半導体基板 ９ａ 電源端子（第１の電極） ９ｂ グランド端子（第２の電極）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上本 康裕 大阪府門真市大字門真1006番地 松下電子 工業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのダイパッド上に第１の
    導電性膜と強誘電体薄膜と第２の導電性膜とを順次積層
    した支持基板と集積回路が作り込まれた半導体基板とが
    搭載されており、集積回路上の第１の電極と第１の導電
    性膜とリードフレームの第１のリードとが電気的に接続
    され、集積回路上の第２の電極と第２の導電性膜とリー
    ドフレームの第２のリードとが接続されている半導体装
    置。
  2. 【請求項２】 リードフレームのダイパッド上に第１の
    導電性膜と強誘電体薄膜と第２の導電性膜とが順次形成
    されており、第２の導電性膜上に集積回路が作り込まれ
    た半導体基板が搭載されており、集積回路上の第１の電
    極と第１の導電性膜とリードフレームの第１のリードと
    が電気的に接続され、集積回路上の第２の電極と第２の
    導電性膜とリードフレームの第２のリードとが接続され
    ている半導体装置。
  3. 【請求項３】 強誘電体薄膜がBaxSr1-xTiO3(x=0〜1)の
    組成でペロブスカイト型結晶の多結晶膜であることを特
    徴とする請求項１または２記載の半導体装置。
  4. 【請求項４】 強誘電体薄膜がPbxLa1-xZryTiy-1O3(x=0
    〜1,y=0〜1)の組成でペロブスカイト型結晶の多結晶膜
    であることを特徴とする請求項１または２記載の半導体
    装置。
JP4060034A 1992-03-17 1992-03-17 半導体装置 Pending JPH05267557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4060034A JPH05267557A (ja) 1992-03-17 1992-03-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4060034A JPH05267557A (ja) 1992-03-17 1992-03-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH05267557A true JPH05267557A (ja) 1993-10-15

Family

ID=13130389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4060034A Pending JPH05267557A (ja) 1992-03-17 1992-03-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH05267557A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608246A (en) * 1994-02-10 1997-03-04 Ramtron International Corporation Integration of high value capacitor with ferroelectric memory
WO1997012398A1 (en) * 1995-09-29 1997-04-03 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor
US6492673B1 (en) 2001-05-22 2002-12-10 Ramtron International Corporation Charge pump or other charge storage capacitor including PZT layer for combined use as encapsulation layer and dielectric layer of ferroelectric capacitor and a method for manufacturing the same
US6608375B2 (en) 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6777801B2 (en) 2000-03-17 2004-08-17 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
WO2007029445A1 (ja) * 2005-09-06 2007-03-15 Matsushita Electric Industrial Co., Ltd. キャパシタ搭載型半導体装置
US8064215B2 (en) * 2007-09-18 2011-11-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor chip package and printed circuit board
WO2015182114A1 (ja) * 2014-05-30 2015-12-03 パナソニックＩｐマネジメント株式会社 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
WO2016031206A1 (ja) * 2014-08-29 2016-03-03 パナソニックＩｐマネジメント株式会社 半導体装置、実装体、車両

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608246A (en) * 1994-02-10 1997-03-04 Ramtron International Corporation Integration of high value capacitor with ferroelectric memory
WO1997012398A1 (en) * 1995-09-29 1997-04-03 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor
US5895966A (en) * 1995-09-29 1999-04-20 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor
US6905913B2 (en) 2000-03-17 2005-06-14 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
US7414320B2 (en) 2000-03-17 2008-08-19 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
US6777801B2 (en) 2000-03-17 2004-08-17 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
US8018055B2 (en) 2001-04-06 2011-09-13 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6806564B2 (en) 2001-04-06 2004-10-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7173335B2 (en) 2001-04-06 2007-02-06 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7714434B2 (en) 2001-04-06 2010-05-11 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6608375B2 (en) 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7459765B2 (en) 2001-04-06 2008-12-02 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6492673B1 (en) 2001-05-22 2002-12-10 Ramtron International Corporation Charge pump or other charge storage capacitor including PZT layer for combined use as encapsulation layer and dielectric layer of ferroelectric capacitor and a method for manufacturing the same
JPWO2007029445A1 (ja) * 2005-09-06 2009-03-26 パナソニック株式会社 キャパシタ搭載型半導体装置
KR100918151B1 (ko) * 2005-09-06 2009-09-17 파나소닉 주식회사 커패시터 탑재형 반도체 장치
US7884443B2 (en) 2005-09-06 2011-02-08 Panasonic Corporation Semiconductor device having a mounting substrate with a capacitor interposed therebetween
WO2007029445A1 (ja) * 2005-09-06 2007-03-15 Matsushita Electric Industrial Co., Ltd. キャパシタ搭載型半導体装置
JP4811406B2 (ja) * 2005-09-06 2011-11-09 パナソニック株式会社 キャパシタ搭載型半導体装置
US8064215B2 (en) * 2007-09-18 2011-11-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor chip package and printed circuit board
WO2015182114A1 (ja) * 2014-05-30 2015-12-03 パナソニックＩｐマネジメント株式会社 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
US20170077019A1 (en) * 2014-05-30 2017-03-16 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, embedded capacitor unit, semiconductor package, and method of manufacturing embedded capacitor unit
JPWO2015182114A1 (ja) * 2014-05-30 2017-04-20 パナソニックＩｐマネジメント株式会社 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
US9905501B2 (en) 2014-05-30 2018-02-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, embedded capacitor unit, semiconductor package, and method of manufacturing embedded capacitor unit
WO2016031206A1 (ja) * 2014-08-29 2016-03-03 パナソニックＩｐマネジメント株式会社 半導体装置、実装体、車両
JPWO2016031206A1 (ja) * 2014-08-29 2017-06-15 パナソニックＩｐマネジメント株式会社 半導体装置、実装体、車両
US10186479B2 (en) 2014-08-29 2019-01-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, package, and vehicle

Similar Documents

Publication Publication Date Title
JP3045419B2 (ja) 誘電体膜コンデンサ
JPH0878283A (ja) 薄膜キャパシタ
JP3197782B2 (ja) 半導体集積回路コンデンサおよびその電極構造
EP1722418A3 (en) Semiconductor memory device
JPH05267557A (ja) 半導体装置
US6605508B2 (en) Semiconductor device and method of manufacturing thereof
EP1100096A4 (en) ELECTRONIC DEVICE AND MANUFACTURE
JP2003188054A (ja) 容量特性の電気素子
US11258008B2 (en) Semiconductor device and manufacturing method for same
JP3063412B2 (ja) 可変コンデンサ
JP3246166B2 (ja) 薄膜コンデンサ
JPH08116030A (ja) 半導体集積回路装置
JPS6366412B2 (ja)
JPH02260559A (ja) 半導体集積回路装置
JP2005327952A (ja) 電力用半導体装置
JPS58164246A (ja) 半導体装置
JPH06310649A (ja) リードフレーム及びこれを用いた半導体装置並びにリードフレームの製造方法
JP2745932B2 (ja) 半導体装置
JP3668040B2 (ja) 多層配線基板
TW550822B (en) Thin film transistor array substrate
KR950004785Y1 (ko) 전해콘덴서의 리드선 테이핑구조
JPH06120072A (ja) 容量素子
JPH03257856A (ja) 半導体装置
JP2001167974A (ja) 回路基板およびそれを用いた回路モジュールおよびそれを用いた電子装置
JPH0846133A (ja) コンデンサ内蔵型半導体装置