JP4500262B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4500262B2
JP4500262B2 JP2005508792A JP2005508792A JP4500262B2 JP 4500262 B2 JP4500262 B2 JP 4500262B2 JP 2005508792 A JP2005508792 A JP 2005508792A JP 2005508792 A JP2005508792 A JP 2005508792A JP 4500262 B2 JP4500262 B2 JP 4500262B2
Authority
JP
Japan
Prior art keywords
film
lower electrode
forming
wiring
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005508792A
Other languages
English (en)
Other versions
JPWO2005024950A1 (ja
Inventor
知広 高松
寿良 三浦
光宏 中村
宏俊 立花
玄一 小室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2005024950A1 publication Critical patent/JPWO2005024950A1/ja
Application granted granted Critical
Publication of JP4500262B2 publication Critical patent/JP4500262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、強誘電体キャパシタの電極と配線との間のコンタクトの向上を図った半導体装置及びその製造方法に関する。
電源を切っても情報を記憶することのできる不揮発性メモリとして、近年、強誘電体メモリ（ＦｅＲＡＭ）が注目されている。ＦｅＲＡＭは、強誘電体のヒステリシス特性を利用して情報を記憶する。強誘電体メモリには、メモリセル毎に強誘電体キャパシタが設けられている。強誘電体キャパシタは、強誘電体膜が１対の電極間にキャパシタ誘電体として設けられている。強誘電体キャパシタは、電極間の印加電圧に応じて分極を生じ、印加電圧が取り去られても自発分極が残るため、情報を残すことができる。また、印加電圧の極性が反転すると、自発分極の極性も反転する。この自発分極を検出すれば、情報を読み出すことができる。
また、強誘電体膜の容量はＳｉＯ2膜の容量よりも大きいため、強誘電体キャパシタは、昇圧回路や平滑回路に組み込まれることもある。昇圧回路や平滑回路に組み込まれている強誘電体キャパシタでは、下部電極、強誘電体膜及び上部電極のいずれもが、メモリセルを構成する強誘電体キャパシタよりも大きい。このため、下部電極上に多数のコンタクトホールが形成されている。
ここで、強誘電キャパシタを備えた周辺回路を有する半導体装置の従来の製造方法について説明する。図１８Ａ及び図１８Ｂ乃至図２０Ａ及び図２０Ｂは、従来の半導体装置の製造方法を示す図である。なお、図１８Ｂ、図１９Ｂ及び図２０Ｂは、図１８Ａ、図１９Ａ及び図２０Ａ中のＩＩ−ＩＩ線に沿った断面図である。
このような半導体装置（強誘電体メモリ）を製造するに当たっては、先ず、半導体基板、例えばＳｉ基板上にＣＭＯＳトランジスタ等の素子を形成した後、層間絶縁膜及び配線等を形成し、図１８Ａ及び図１８Ｂに示すように、強誘電体キャパシタの密着層（下地膜）としてアルミナ膜１１１を形成する。次に、アルミナ膜１１１上に、下部電極用の導電膜（下部電極膜）及び強誘電体膜を順次形成する。下部電極膜としてはＰｔ膜を形成し、強誘電体膜としてはＰｂ（Ｚｒ，Ｔｉ）Ｏ3膜（ＰＺＴ膜）を形成する。次いで、熱処理を行うことにより、強誘電体膜を結晶化させる。その後、上部電極用の導電膜（上部電極膜）として、ＩｒＯx膜を強誘電体膜上に形成する。そして、上部電極膜、強誘電体膜及び下部電極膜の順にこれらの膜を加工することにより、ＦｅＲＡＭセルアレイを形成する予定の領域内に、複数の強誘電体キャパシタ（図示せず）を形成すると共に、昇圧回路及び平滑回路を含む周辺回路を形成する予定の領域内に、図１８Ａ及び図１８Ｂに示すように、下部電極１１５、ＰＺＴ膜１１６及び上部電極１１７を形成する。
なお、各下部電極１１５の平面形状は、短辺の長さが５０μｍ〜６０μｍ、長辺の長さが２００μｍ〜２５０μｍの長方形である。また、強誘電体メモリセルアレイに設けられる下部電極の平面形状は、短辺の長さが４．０μｍ、長辺の長さが５６０μｍの長方形である。
これらの膜の加工を行った後には、層間絶縁膜としてＴＥＯＳ酸化膜１１８を形成し、このＴＥＯＳ酸化膜１１８に対しＣＭＰ（化学機械的研磨）による平坦化を行う。次に、ＴＥＯＳ酸化膜１１８及びアルミナ膜１１１等に、下部電極１１５よりも下方に形成されている拡散層（半導体基板）等まで到達するコンタクトホール（図示せず）を形成する。次いで、図１９Ａ及び図１９Ｂに示すように、下部電極１１５まで到達するコンタクトホール１２１及び上部電極１１７まで到達するコンタクトホール１２２をＴＥＯＳ酸化膜１１８に形成する。このとき、下部電極１１７毎に複数のコンタクトホール１２１を形成する。
次いで、下部バリアメタル膜としてのＴｉＮ膜（１５０ｎｍ程度）、Ａｌ膜及び上部バリアメタル膜としてのＴｉＮ膜を全面に形成し、これらをパターニングすることにより、図２０Ａ及び図２０Ｂに示すように、全てのコンタクトホール１２１を介して下部電極１１５に接続される配線１２５、及びコンタクトホール１２２を介して上部電極１１７に接続される配線１２６を形成する。
なお、強誘電体メモリセルアレイ部でも、周辺回路部と並行して、配線の形成等を行う。
次いで、配線１２５及び１２６を覆う層間絶縁膜を形成した後、この層間絶縁膜中の水分を除くための熱処理を３５０℃のＮ2雰囲気中で６０分間行う。
その後、更に配線及び層間絶縁膜等を形成して半導体装置を完成させる。
しかし、実際に本願発明者がこのような従来の方法で製造された半導体装置の表面を観察したところ、周辺回路部の下部電極のコンタクト部の近傍に陥没のような異常が存在した。このような異常はメモリセルアレイ部では生じていなかった。本願発明者は、その異常がどのようなものであるかを特定するために断面観察及び組成分析を行った。図２１Ａ乃至図２１Ｃは、コンタクト部近傍における配線の組成分析の結果を示すグラフである。断面観察では、下部電極のコンタクト部の近傍で配線に変色が生じていた。また、図２１Ａ乃至図２１Ｃに示すように、本来はＡｌのピークが顕著に現れるはずの領域にＳｉ及びＰｔ等のピークが表れていた。これは、反応に伴ってこれらの原子が配線中に拡散してきていることを示す。
また、強誘電体キャパシタを備えた半導体装置では、強誘電体膜の特性を改善するために、上部電極を形成した後に酸素雰囲気中でのアニール処理が必須となっている。このため、電極材料としては、酸化しにくい材料、又は酸化しても導電体のままである材料が用いられている。このような材料として、主に、Ｐｔ、Ｉｒ又はＩｒＯxという白金族系金属及びその酸化物が用いられている。また、その他の配線材料としては、他の半導体装置でも、一般的に用いられているＡｌが用いられている。そして、強誘電体キャパシタには、Ａｌ配線を介して他の素子等に接続される。このとき、強誘電体膜の厚さは比較的厚く、キャパシタの鉛直方向のサイズも比較的大きなものとなっている。このため、キャパシタ電極へのコンタクトホールは深いことが多い。そして、このコンタクトホールを介してＡｌ配線が形成されている。
しかし、ＡｌとＰｔ等の白金族系金属とは、共晶反応を起こすことが知られており、特許第３０４５９２８号明細書や特許第３１６５０９３号明細書に記載されているように、ＴｉＮ膜等のバリアメタル膜をこれらの間に形成する必要がある。つまり、図２２に示すように、絶縁膜１４５上にＰｔからなる下部電極１４８を備えた強誘電体キャパシタが形成され、この強誘電体キャパシタを覆うようにして絶縁膜１４６が形成されている。そして、絶縁膜１４６に下部電極１４８まで到達するコンタクトホールが形成され、このコンタクトホール内を介して下部電極１４８に接続されるバリアメタル膜１５１及び配線１５２が絶縁膜１４６上に形成されている。バリアメタル膜１５１及び配線１５２は、夫々、ＴｉＮ、Ａｌからなる。
しかしながら、Ｐｔ及びＴｉＮの結晶は、互いに同じ方位に配向するため、ＴｉＮバリアメタル膜上にＡｌ配線を形成した後に熱処理を行うと、ＴｉＮバリアメタル膜中をＰｔが通り抜けてＡｌと反応することがある。そして、このような反応が発生すると、コンタクト不良が引き起こされるだけでなく、上方への大きな盛り上がりも発生し、さらに上層配線への影響も生じ得る。
通常、ＬＯＧＩＣ品では、Ｔｉ膜上にＴｉＮ膜を形成して積層バリアメタル膜が用いられているが、強誘電体キャパシタでは、Ｔｉ膜がコンタクト界面で電極に用いられている白金族系金属酸化物からＯ2を吸収してしまい、ＴｉＯx層が形成される。この結果、コンタクト抵抗が高くなってしまう。また、特開２００２−１００７４０号公報には、ＴｉＮ膜上にＴｉ膜が形成された積層バリアメタル膜が記載されているが、この構造では、ＴｉとＡｌとが反応してエレクトロマイグレーションが生じてしまう。
特許第３０４５９２８号明細書 特許第３１６５０９３号明細書 特開２００２−１００７４０号公報
本発明の目的は、強誘電体キャパシタの電極と配線との間の反応を抑制して良好なコンタクト部を得ることができる半導体装置及びその製造方法を提供することにある。
本願の第１及び第２の発明に係る半導体装置は、強誘電体メモリセルアレイの周辺回路に設けられ、下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、前記下部電極と前記配線との間に形成されたバリアメタル膜と、を有する半導体装置を対象とする。
そして、第１の発明は、前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの下端間において、前記下部電極に隙間が設けられており、前記バリアメタル膜は、前記下部電極と直接接する第１のＴｉＮ膜と、前記第１のＴｉＮ膜上に形成された第１のＴｉ膜と、前記第１のＴｉＮ膜上に形成された酸化イリジウム膜と、前記酸化イリジウム膜上に形成された第２のＴｉ膜と、前記第２のＴｉ膜上に形成された第２のＴｉＮ膜と、を有することを特徴とする。また、第２の発明は、前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの上端間において、前記配線に隙間が設けられており、前記バリアメタル膜は、前記下部電極と直接接する第１のＴｉＮ膜と、前記第１のＴｉＮ膜上に形成された第１のＴｉ膜と、前記第１のＴｉＮ膜上に形成された酸化イリジウム膜と、前記酸化イリジウム膜上に形成された第２のＴｉ膜と、前記第２のＴｉ膜上に形成された第２のＴｉＮ膜と、を有することを特徴とする。
本願の第３の発明に係る半導体装置は、強誘電体メモリセルアレイの周辺回路に設けられ、下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、前記下部電極と前記配線との間に形成されたバリアメタル膜と、を有する半導体装置を対象とする。そして、第３の発明は、前記バリアメタル膜は、前記下部電極と直接接する第１のＴｉＮ膜と、前記第１のＴｉＮ膜上に形成されたＴｉ膜と、前記Ｔｉ膜上に形成された第２のＴｉＮ膜と、を有することを特徴とする。
本願の第４の発明に係る半導体装置は、第１及び第２の発明と同様に、強誘電体メモリセルアレイの周辺回路に設けられ、下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、前記下部電極と前記配線との間に形成されたバリアメタル膜と、を有する半導体装置を対象とする。そして、第４の発明は、前記配線は、Ｉｒ膜又はＰｔ膜を有し、前記バリアメタル膜は、前記下部電極と直接接する第１のＴｉＮ膜と、前記第１のＴｉＮ膜上に形成された第１のＴｉ膜と、前記第１のＴｉＮ膜上に形成された酸化イリジウム膜と、前記酸化イリジウム膜上に形成された第２のＴｉ膜と、前記第２のＴｉ膜上に形成された第２のＴｉＮ膜と、を有することを特徴とする。
本発明によれば、強誘電体キャパシタの電極とこれに接続される配線とのコンタクト部における異常な反応を抑制することができる。このため、抵抗の上昇を抑制することができ、更に製造中の変形を抑制することもできる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、便宜上、以下の実施形態では、半導体装置の構造については、適宜その製造方法と共に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る半導体装置を示す模式図であり、図２Ａ及び図２Ｂ乃至図７Ａ及び図７Ｂは、本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。なお、図２Ｂ、図４Ｂ及び図６Ｂは、図２Ａ、図４Ａ及び図６Ａ中のＩ−Ｉ線に沿った断面図であり、図３Ｂ、図５Ｂ及び図７Ｂは、図３Ａ、図５Ａ及び図７Ａ中のＩＩ−ＩＩ線に沿った断面図であり、図３Ｃは、図３Ａ中のＩＩＩ−ＩＩＩ線に沿った断面図である。
第１の実施形態には、ＦｅＲＡＭセルアレイ１と周辺回路２とが設けられている。ＦｅＲＡＭセルアレイ１には、複数のＦｅＲＡＭセルが配列して設けられている。周辺回路２には、ＦｅＲＡＭセルアレイ１における情報の書き込み、読み取り及び消去等に必要な回路、例えば昇圧回路及び平滑回路等が設けられている。
このような半導体装置（強誘電体メモリ）を製造するに当たり、第１の実施形態では、先ず、半導体基板、例えばＳｉ基板上にＣＭＯＳトランジスタ等の素子を形成した後、層間絶縁膜及び配線等を形成し、図２Ａ、図２Ｂ、図３Ａ及び図３Ｂに示すように、強誘電体キャパシタの密着層（下地膜）としてアルミナ膜１１を形成する。次に、アルミナ膜１１上に、下部電極用の導電膜（下部電極膜）及び強誘電体膜を順次形成する。下部電極膜としては、例えば厚さが１５０ｎｍ程度のＰｔ膜を形成し、強誘電体膜としては、例えば厚さが１５０ｎｍ程度のＰｂ（Ｚｒ，Ｔｉ）Ｏ3膜（ＰＺＴ膜）を形成する。次いで、７５０℃程度で急速加熱処理を行うことにより、強誘電体膜を結晶化させる。その後、上部電極用の導電膜（上部電極膜）として、例えば厚さが２５０ｎｍ程度のＩｒＯx膜を強誘電体膜上に形成する。そして、上部電極膜、強誘電体膜及び下部電極膜の順にこれらの膜を加工することにより、ＦｅＲＡＭセルアレイ１を形成する予定の領域（第２の領域）内に、図２Ａ及び図２Ｂに示すように、下部電極１２、ＰＺＴ膜１３及び上部電極１４を形成すると共に、周辺回路２を形成する予定の領域（第１の領域）内に、図３Ａ及び図３Ｂに示すように、下部電極１５、ＰＺＴ膜１６及び上部電極１７を形成する。
ここで、下部電極１２、ＰＺＴ膜１３及び上部電極１４並びに下部電極１５、ＰＺＴ膜１６及び上部電極１７の形状について説明する。
第１の領域では、複数個の下部電極１５を形成する。各下部電極１５の平面形状は、概ね、短辺の長さが５０μｍ〜６０μｍ、長辺の長さが２００μｍ〜２５０μｍの長方形であるが、長手方向の一端の１０μｍの部分は、図３Ａ、図３Ｂ及び図３Ｃに示すように、長手方向に沿って延びる複数の切り欠き（隙間）が形成されて、櫛歯状に分割されている。分割されて残っている部分（櫛歯の部分）の幅は、例えば０．５μｍ程度である。ＰＺＴ膜１６は下部電極１５毎に形成し、下部電極１５に形成されている切り欠きとの間隔は１μｍ程度である。上部電極１７も下部電極１５毎に形成する。
第２の領域でも、複数個の下部電極１２を形成する。各下部電極１２の平面形状は、概ね、短辺の長さが４．０μｍ、長辺の長さが５６０μｍの長方形（短冊状）である。従って、下部電極１２は、下部電極１５と比較すると極めて小さい。ＰＺＴ膜１３は下部電極１２毎に短冊状に形成し、上部電極１４はメモリセル毎に形成する。上部電極１４の平面形状は、例えば短辺の長さが１．１５μｍ、長辺の長さが１．８μｍの長方形である。
これらの膜の加工を行った後には、層間絶縁膜として、例えば厚さが１．５μｍ程度のＴＥＯＳ酸化膜１８を形成し、このＴＥＯＳ酸化膜１８に対しＣＭＰによる平坦化を行う。次に、ＴＥＯＳ酸化膜１８及びアルミナ膜１１等に、下部電極１２及び１５よりも下方に形成されている拡散層（半導体基板）等まで到達するコンタクトホール（図示せず）を形成する。次いで、第１の領域で、図５Ａ及び図５Ｂに示すように、下部電極１５まで到達するコンタクトホール２１及び上部電極１７まで到達するコンタクトホール２２をＴＥＯＳ酸化膜１８に形成すると共に、第２の領域で、図４Ａ及び図４Ｂに示すように、下部電極１２まで到達するコンタクトホール１９及び上部電極１４まで到達するコンタクトホール２０をＴＥＯＳ酸化膜１８に形成する。このとき、第１の領域では、下部電極１５毎に、その切り欠きが形成された側の端部に複数のコンタクトホール２１を、長手方向に関して１．３μｍ程度の間隔で形成する。第２の領域では、下部電極１４毎に、１個ずつコンタクトホール１９を形成する。コンタクトホール１９及び２１の平面形状は、例えば一辺の長さが１．８μｍの正方形である。
次いで、バリアメタル膜、Ａｌ膜及びバリアメタル膜を全面に形成し、これらをパターニングすることにより、図６Ａ及び図６Ｂに示すように、コンタクトホール１９を介して下部電極１２に接続される配線部２３、及びコンタクトホール２０を介して上部電極１４に接続される配線部２４を形成すると共に、図７Ａ及び図７Ｂに示すように、全てのコンタクトホール２１を介して下部電極１５に接続される配線部２５、及びコンタクトホール２２を介して上部電極１７に接続される配線部２６を形成する。このとき、配線２４部は上部電極１４毎に形成する。なお、これらの配線部２３〜２６を構成するバリアメタル膜、Ａｌ膜（Ａｌ配線）及びバリアメタル膜としては、夫々、例えば厚さが１５０ｎｍのＴｉＮ膜、厚さが５５０ｎｍのＡｌ膜、厚さが１５０ｎｍのＴｉＮ膜を形成するが、これらに限定されるものではない。例えば、後述の実施形態のように、バリアメタル膜をＴｉＮ膜、Ｔｉ膜及びＴｉＮ膜から構成してもよい。
その後、層間絶縁膜１８からの脱水を行うために、３５０℃のＮ2雰囲気中で６０分間の熱処理を行う。そして、更に上層配線及び層間絶縁膜の形成等を行って半導体装置（強誘電体メモリ）を完成させる。
従来でも、ＦｅＲＡＭセルアレイでは、配線と下部電極との間での反応は生じておらず、不具合は発生していない。これは、平面視で下部電極とＡｌ配線とが重なり合う領域内では、コンタクトホールがほとんどの面積を占めており、反応するＰｔ及びＡｌの量が少ないためであると考えられる。本実施形態では、従来の構造と比較すると、切り欠きが形成されている分だけ、下部電極１５のコンタクトホール２１からずれた部分の面積が小さくなり、Ｐｔの反応量が減少する。この結果、下部電極１５と配線部２５中のＡｌ配線との反応は生じにくく、コンタクト抵抗の上昇、断線及び変形等の不具合を回避することができる。
従来、Ｐｔからなる下部電極と接しているのは、拡散バリア膜であるＴｉＮ膜である。従って、ＴｉＮ膜が介在しているにも拘わらず、ＰｔとＡｌとの異常反応（共晶反応）が生じるのは、ＴｉＮ膜の拡散バリア性が不十分であるからであると考えられる。また、メモリセルで共晶反応が生じていないことを考慮すると、下部電極のレイアウト、コンタクトホールの数及び配線のレイアウトが共晶反応に対して影響を及ぼしていることも考えられる。従って、周辺回路部でのＰｔとＡｌとの共晶反応を抑えるためには、ＴｉＮ膜の拡散バリア性を向上させることと、反応が生じにくいレイアウトにすることが解決策として挙げられる。
ＴｉＮ膜のバリア性を向上させるには、ＴｉＮ膜の膜質を向上させたり、膜厚を厚くしたりすればよいが、これらの対策は、強誘電体キャパシタへの影響や配線の信頼性の点で、そのまま適用することができない。これに対し、レイアウトの調整は、プロセス条件を変更する必要はないため、性能の変化は生じにくく、実行しやすい。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態では、ＦｅＲＡＭセルアレイ１については、第１の実施形態と同様の製造方法を採用するが、周辺回路２の構造及び製造方法が第１の実施形態とは異なっている。図８Ａ及び図８Ｂ乃至図１０Ａ及び図１０Ｂは、本発明の第２の実施形態に係る半導体装置の製造方法を示す図である。なお、図８Ｂ、図９Ｂ及び図１０Ｂは、図８Ａ、図９Ａ及び図１０Ａ中のＩＩ−ＩＩ線に沿った断面図である。
第２の実施形態では、先ず、第１の実施形態と同様に、半導体基板、例えばＳｉ基板上にＣＭＯＳトランジスタ等の素子を形成した後、層間絶縁膜及び配線等を形成し、図８Ａ及び図８Ｂに示すように、アルミナ膜１１を形成する。次に、アルミナ膜１１上に、下部電極膜及び強誘電体膜を順次形成する。下部電極膜としては、例えば厚さが１５０ｎｍ程度のＰｔ膜を形成し、強誘電体膜としては、例えば厚さが１５０ｎｍ程度のＰＺＴ膜を形成する。次いで、７５０℃程度で急速加熱処理を行うことにより、強誘電体膜を結晶化させる。その後、上部電極膜として、例えば厚さが２５０ｎｍ程度のＩｒＯx膜を強誘電体膜上に形成する。そして、上部電極膜、強誘電体膜及び下部電極膜の順にこれらの膜を加工することにより、ＦｅＲＡＭセルアレイ１を形成する予定の領域（第２の領域）内に、下部電極１２、ＰＺＴ膜１３及び上部電極１４（図２Ａ及び図２Ｂ参照）を形成すると共に、周辺回路２を形成する予定の領域（第１の領域）内に、図８Ａ及び図８Ｂに示すように、下部電極１５、ＰＺＴ膜１６及び上部電極１７を形成する。但し、第２の実施形態では、各下部電極１５の平面形状は、概ね、短辺の長さが５０μｍ〜６０μｍ、長辺の長さが２００μｍ〜２５０μｍの長方形とし、切り欠きは形成しない。
これらの膜の加工を行った後には、層間絶縁膜として、例えば厚さが１．５μｍ程度のＴＥＯＳ酸化膜１８を形成し、このＴＥＯＳ酸化膜１８に対しＣＭＰによる平坦化を行う。次に、ＴＥＯＳ酸化膜１８及びアルミナ膜１１等に、下部電極１２及び１５よりも下方に形成されている拡散層（半導体基板）等まで到達するコンタクトホール（図示せず）を形成する。次いで、第１の領域で、図９Ａ及び図９Ｂに示すように、下部電極１５まで到達するコンタクトホール３１及び上部電極１７まで到達するコンタクトホール２２をＴＥＯＳ酸化膜１８に形成すると共に、第２の領域で、下部電極１２まで到達するコンタクトホール１９及び上部電極１４まで到達するコンタクトホール２０をＴＥＯＳ酸化膜１８に形成する（図４Ａ及び図４Ｂ参照）。このとき、第１の領域では、下部電極１５毎に、長手方向の一端に複数のコンタクトホール３１を、長手方向に関して１．３μｍ程度の間隔で形成する。
次いで、バリアメタル膜、Ａｌ膜及びバリアメタル膜を全面に形成し、これらをパターニングすることにより、コンタクトホール１９を介して下部電極１２に接続される配線部２３、及びコンタクトホール２０を介して上部電極１４に接続される配線部２４を形成すると共に（図６Ａ及び図６Ｂ参照）、図１０Ａ及び図１０Ｂに示すように、全てのコンタクトホール３１を介して下部電極１５に接続される配線部３５、及びコンタクトホール２２を介して上部電極１７に接続される配線部２６を形成する。このとき、配線部３５には、下部電極１５の長手方向に直交する方向に櫛歯状に延びる複数の延出部３５ａを形成し、各延出部３５ａが１列のコンタクトホール３１を介して下部電極１５に接続されるようにする。なお、これらの配線部を構成するバリアメタル膜、Ａｌ膜（Ａｌ配線）及びバリアメタル膜としては、夫々、例えば厚さが１５０ｎｍのＴｉＮ膜、厚さが５５０ｎｍのＡｌ膜、厚さが１５０ｎｍのＴｉＮ膜を形成するが、これらに限定されるものではない。例えば、後述の実施形態のように、バリアメタル膜をＴｉＮ膜、Ｔｉ膜及びＴｉＮ膜から構成してもよい。
その後、層間絶縁膜１８からの脱水を行うために、３５０℃のＮ2雰囲気中で６０分間の熱処理を行う。そして、更に上層配線及び層間絶縁膜の形成等を行って半導体装置（強誘電体メモリ）を完成させる。
このような第２の実施形態では、従来の構造と比較すると、櫛歯の隙間の分だけ、配線部３５のコンタクトホール３１からずれた部分の面積が小さくなり、Ａｌの反応量が減少する。この結果、第１の実施形態と同様に、下部電極１５と配線部３５中のＡｌ配線との反応は生じにくく、コンタクト抵抗の上昇、断線及び変形等の不具合を回避することができる。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第３の実施形態は、第１の実施形態と第２の実施形態とを組み合わせたものである。図１１乃至図１３は、本発明の第３の実施形態に係る半導体装置の製造方法を示す図である。
第３の実施形態では、先ず、第１の実施形態と同様に、半導体基板、例えばＳｉ基板上にＣＭＯＳトランジスタ等の素子を形成した後、層間絶縁膜及び配線等を形成し、図８Ａ及び図８Ｂに示すように、アルミナ膜１１を形成する。次に、アルミナ膜１１上に、下部電極膜及び強誘電体膜を順次形成する。下部電極膜としては、例えば厚さが１５０ｎｍ程度のＰｔ膜を形成し、強誘電体膜としては、例えば厚さが１５０ｎｍ程度のＰＺＴ膜を形成する。次いで、７５０℃程度で急速加熱処理を行うことにより、強誘電体膜を結晶化させる。その後、上部電極膜として、例えば厚さが２５０ｎｍ程度のＩｒＯx膜を強誘電体膜上に形成する。そして、上部電極膜、強誘電体膜及び下部電極膜の順にこれらの膜を加工することにより、ＦｅＲＡＭセルアレイ１を形成する予定の領域（第２の領域）内に、下部電極１２、ＰＺＴ膜１３及び上部電極１４（図２Ａ及び図２Ｂ参照）を形成すると共に、周辺回路２を形成する予定の領域（第１の領域）内に、図１１に示すように、下部電極１５、ＰＺＴ膜１６及び上部電極１７を形成する。このとき、第１の実施形態と同様に、各下部電極１５には切り欠きを形成する。
これらの膜の加工を行った後には、層間絶縁膜として、例えば厚さが１．５μｍ程度のＴＥＯＳ酸化膜１８を形成し、このＴＥＯＳ酸化膜１８に対しＣＭＰによる平坦化を行う。次に、ＴＥＯＳ酸化膜１８及びアルミナ膜１１等に、下部電極１２及び１５よりも下方に形成されている拡散層（半導体基板）等まで到達するコンタクトホール（図示せず）を形成する。次いで、第１の領域で、図１１に示すように、下部電極１５まで到達するコンタクトホール３１及び上部電極１７まで到達するコンタクトホール２２をＴＥＯＳ酸化膜１８に形成すると共に、第２の領域で、下部電極１２まで到達するコンタクトホール１９及び上部電極１４まで到達するコンタクトホール２０をＴＥＯＳ酸化膜１８に形成する（図４Ａ及び図４Ｂ参照）。このとき、第１の領域では、下部電極１５毎に、その切り欠きが形成された側の端部に複数のコンタクトホール３１を、長手方向に関して１．３μｍ程度の間隔で形成する。
次いで、バリアメタル膜、Ａｌ膜及びバリアメタル膜を全面に形成し、これらをパターニングすることにより、コンタクトホール１９を介して下部電極１２に接続される配線部２３、及びコンタクトホール２０を介して上部電極１４に接続される配線部２４を形成すると共に（図６Ａ及び図６Ｂ参照）、図１２に示すように、全てのコンタクトホール３１を介して下部電極１５に接続される配線部３５、及びコンタクトホール２２を介して上部電極１７に接続される配線部２６を形成する。このとき、第２の実施形態と同様に、配線部３５には、下部電極１５の長手方向に直交する方向に櫛歯状に延びる複数の延出部３５ａを形成し、各延出部３５ａが１列のコンタクトホール３１を介して下部電極１５に接続されるようにする。なお、これらの配線部を構成するバリアメタル膜、Ａｌ膜（Ａｌ配線）及びバリアメタル膜としては、夫々、例えば厚さが１５０ｎｍのＴｉＮ膜、厚さが５５０ｎｍのＡｌ膜、厚さが１５０ｎｍのＴｉＮ膜を形成するが、これらに限定されるものではない。例えば、後述の実施形態のように、バリアメタル膜をＴｉＮ膜、Ｔｉ膜及びＴｉＮ膜から構成してもよい。
その後、層間絶縁膜１８からの脱水を行うために、３５０℃のＮ2雰囲気中で６０分間の熱処理を行う。そして、更に上層配線及び層間絶縁膜の形成等を行って半導体装置（強誘電体メモリ）を完成させる。
このような第３の実施形態では、第１及び第２の実施形態よりも、Ｐｔ及びＡｌの反応量が減少し、より一層不具合を回避することができる。
（第１の実験例）
ここで、実際に、本願発明者が行った第１乃至第３の実施形態についての実験について説明する。
この実験では、第１乃至第３の実施形態に係る半導体装置及び従来の半導体装置を製造し、配線部及び下部電極の境界近傍を観察した。この結果、従来の半導体装置では反応に伴う陥没が発生していたのに対し、第１乃至第３の実施形態に係る半導体装置では、そのような陥没は皆無であった。但し、第３の実施形態では、変色がなかったものの、第１及び第２の実施形態では、若干の変色が生じていた。
なお、この実験では、各半導体装置につき、表１に示すようなレイアウトを周辺回路で採用した。なお、表１中の数値は、平面視で下部電極とＡｌ配線とが重なり合う領域内で、コンタクトホール内の部分の面積を１としたときのコンタクトホール外の部分の面積の相対値を表している。また、ＦｅＲＡＭセルアレイについては、いずれの半導体装置でも、コンタクトホール内の部分の面積を１としたときのコンタクトホール外の部分の面積の相対値は０．９７とした。
Figure 0004500262
表１より、平面視で下部電極とＡｌ配線とが重なり合う領域内では、コンタクトホール内の部分の面積に対するコンタクトホール外の部分の面積の相対値は、２．０以下、特に１．９以下であることが好ましく、１．８以下であることがより好ましく、１．３以下であることがより一層好ましい。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。第４の実施形態では、バリアメタル膜として、順次形成されたＴｉＮ膜、Ｔｉ膜及びＴｉＮ膜からなるものを用いる。図１４は、本発明の第４の実施形態における下部電極と配線との接続部位を示す断面図であり、図１５は、本発明の第４の実施形態に係る半導体装置を示す断面図である。
第４の実施形態においては、Ｓｉ基板等の半導体基板４０の表面に素子分離領域４１が形成され、この素子分離領域４１により区画された素子活性領域内に拡散層４２が形成されている。拡散層４２の表面にはシリサイド層４３が形成されている。そして、素子分離領域４１及び素子活性領域を覆うようにして、Ｓｉ酸化膜等の絶縁膜４４及び４５が形成されている。絶縁膜４５上には、下部電極４８、強誘電体膜４９及び上部電極５０からなる強誘電体キャパシタが形成されている。更に、この強誘電体キャパシタを覆うようにして、Ｓｉ酸化膜等の層間絶縁膜４６が形成されている。
絶縁膜４６、４５及び４４には、シリサイド層４３まで到達するコンタクトホールが形成され、その中にＷプラグ４７が埋め込まれている。また、絶縁膜４６には、上部電極５０まで到達するコンタクトホール及び下部電極４８まで到達するコンタクトホールが形成されている。そして、絶縁膜４６上にバリアメタル膜５１及びＡｌ膜（Ａｌ配線）５２からなる配線部が形成されている。この配線部の一部は、Ｗプラグ４７に接続され、他の一部はコンタクトホールを介して下部電極４８に接続され、他の一部はコンタクトホールを介して上部電極５０に接続されている。
例えば、下部電極４８及び上部電極５０は、夫々Ｐｔ、ＩｒＯxからなる。また、バリアメタル膜５１は、図１４に示すように、例えば、厚さが７５ｎｍ程度のＴｉＮ膜５１ａ、厚さが５ｎｍ程度のＴｉ膜５１ｂ及び厚さが７５ｎｍ程度のＴｉＮ膜５１ｃから構成されている。
ここで、第４の実施形態に係る半導体装置の製造方法に関し、強誘電体キャパシタを形成する工程以降について説明する。
強誘電体キャパシタを形成するに当たり、絶縁膜４５を形成した後、絶縁膜４５の平坦化を行い、その上に下部電極膜（Ｐｔ膜）及び強誘電体膜（例えば、ＰＺＴ膜）を順次形成する。次に、酸素雰囲気中でアニールを行うことにより、強誘電体膜を結晶化させる。次いで、上部電極膜（ＩｒＯx膜）を強誘電体膜上に形成する。
その後、上部電極膜、強誘電体膜及び下部電極膜の順にこれらの膜を加工する。この加工では、先ず、レジストマスクを用いたスパッタエッチングにより上部電極膜をパターニングすることにより、上部電極５０を形成する。次に、酸素雰囲気中でのアニールを行う。次いで、他のレジストマスクを用いたスパッタエッチングにより強誘電体膜を加工することにより強誘電体膜４９を形成する。そして、更に他のレジストマスクを用いたスパッタエッチングにより下部電極膜を加工することにより、下部電極４８を形成する。
次に、全面に絶縁膜４６を形成し、絶縁膜４６の平坦化を、例えばＣＭＰにより行う。次いで、レジストマスクを用いたドライエッチングを行うことにより、シリサイド層４３まで到達するコンタクトホールを形成する。その後、バリアメタル膜としてのＴｉＮ膜（図示せず）及びＷ膜をこのコンタクトホールに埋め込むようにして形成し、これらに対してＣＭＰを行うことにより、Ｗプラグ４７を形成する。続いて、レジストマスクを用いたドライエッチングを行うことにより、上部電極５０まで到達するコンタクトホール及び下部電極４８まで到達するコンタクトホールを形成する。
次に、バリアメタル膜５１を構成するＴｉＮ膜（７５ｎｍ）、Ｔｉ膜（５ｎｍ）及びＴｉＮ膜（７５ｎｍ）を順次形成し、窒素雰囲気中でのアニールを行う。このアニールの条件は、例えば３５０℃で３０分間とする。次いで、配線５２を構成するＡｌ膜を形成する。そして、Ａｌ膜並びにＴｉＮ膜、Ｔｉ膜及びＴｉＮ膜をパターニングすることにより、ＴｉＮ膜（第１のＴｉＮ膜）５１ａ、Ｔｉ膜５１ｂ及びＴｉＮ膜（第２のＴｉＮ膜）５１ｃからなるバリアメタル膜５１並びにＡｌ膜からなる配線５２を形成する。
その後、更に層間絶縁膜及び配線等を形成して半導体装置を完成させる。
このような第４の実施形態では、Ｔｉ膜５１ｂの存在により、下部電極４８中のＰｔの配線までの拡散が防止される。また、Ｔｉ膜５１ｂと下部電極４８との間にＴｉＮ膜５１ａが形成されているため、ＴｉＯxの生成も防止される。更に、Ｔｉ膜５１ｂと配線（Ａｌ配線）５２との間にＴｉＮ膜５１ｃが形成されているため、ＴｉとＡｌとの反応及びこれに伴うエレクトロマイグレーションも防止される。
バリアメタル膜５１の厚さに関し、ＴｉＮ膜５１ａ及び５１ｃの厚さは５０ｎｍ以上であることが好ましい。これは、ＴｉＮ膜５１ａ又は５１ｃ未満であると、Ｔｉ膜５１ｂと下部電極４８又は配線５２との反応が生じやすくなるためである。また、Ｔｉ膜５１ｂの厚さは５ｎｍ以上であることが好ましい。これは、Ｔｉ膜５１ｂの厚さが５ｎｍ未満であると、下部電極４８と配線５２との反応が生じやすくなるためである。
なお、バリアメタル膜を構成するＴｉＮ膜５１ａの形成に当たっては、先ず、コンタクトホールの底部に堆積が生じやすい条件下での形成と、コンタクトホールの側壁部に堆積が生じやすい条件下での形成との２工程の形成を行うことが好ましい。従来は、コンタクトホールの底部に堆積が生じやすい条件下での形成のみを行っている。しかし、厳密には、バリアメタル膜の形成前に自然酸化膜の除去等を目的としてＲＦ前処理を行うことが多く、この結果、コンタクトホールの側壁部にＰｔが付着していることがある。このため、コンタクトホールの底部に堆積が生じやすい条件下でＴｉＮ膜を形成しただけでは、側壁部に付着しているＰｔとバリアメタル膜を構成するＴｉ膜とが反応する虞がある。これに対し、コンタクトホールの側壁部に堆積が生じやすい条件下でもＴｉＮ膜を形成しておくことにより、このような不具合を回避することができる。なお、カバレッジの観点から、先ず、コンタクトホールの底部に堆積が生じやすい条件下でのＴｉＮ膜の形成を先に行うことが好ましい。
また、コンタクトホール内にＴｉＮ膜を形成し、その上にＩｒＯx膜（酸化イリジウム膜）を形成し、これらの２つの膜からバリアメタル膜を形成してもよい。このような構成でも、ＩｒＯx膜によってＡｌの下部電極側への拡散が抑制される。なお、ＩｒＯx膜の厚さは、５０ｎｍ以上であるか、コンタクトホールの深さの１／２０以上であることが好ましい。更に、ＩｒＯx膜と配線材料であるＡｌとの反応をより抑制するために、ＩｒＯx膜上にＴｉＮ膜を形成してもよい。
また、ＴｉＮ膜とＩｒＯx膜との間の密着性を向上させるために、これらの間にＴｉ膜を形成してもよい。この場合、コンタクトホールの側壁部でのＴｉ膜とＰｔとの反応をより抑制するために、下部電極と接するＴｉＮ膜の形成に当たっては、上述のように、コンタクトホールの底部に堆積が生じやすい条件下でＴｉＮ膜の一部を形成した後に、コンタクトホールの側壁部に堆積が生じやすい条件下でＴｉＮ膜の他の部分を形成することが好ましい。
（第２の実験例）
ここで、実際に、本願発明者が行った第４の実施形態についての実験について説明する。
この実験では、第４の実施形態に係る半導体装置及び従来の半導体装置を製造し、加速試験を行ってコンタクト抵抗を測定した。なお、従来の半導体装置では、ＴｉＮからなるバリアメタル膜１５１の厚さを１５０ｎｍとした。この結果を図１６に示す。
図１６に示すように、４００℃及び４２０℃では、いずれの半導体装置でも大きなコンタクト抵抗の上昇はなかったが、４２０℃にすると、第４の実施形態ではコンタクト抵抗はほとんど上昇しなかったが、従来の半導体装置ではコンタクト抵抗が著しく上昇した。また、加速試験後には、従来の半導体装置の表面に膨張が生じていた。これらの現象は、４４０℃の加熱により、従来の半導体装置においてＰｔとＡｌとの共晶反応が生じたためであると考えられる。
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。第５の実施形態では、配線材料として、Ａｌの代わりにＩｒ又はＰｔを用いる。図１７は、本発明の第５の実施形態に係る半導体装置の製造方法を示す断面図である。
本実施形態では、Ｓｉ基板（半導体基板）６０の表面に素子分離領域６１を形成した後、この素子分離領域６０により区画された素子活性領域内に、高濃度不純物拡散層６２、低濃度不純物拡散層６３、シリサイド層６４、ゲート絶縁膜６５、ゲート電極６６、シリサイド層６７及びサイドウォール６８を備えたトランジスタ等の素子を形成する。また、例えば、ゲート電極６７のコンタクト部近傍では、ゲート電極６７と拡散層６２との間に絶縁膜６９を形成する。
その後、全面にＳｉ酸化膜等の絶縁膜７０及び７１を形成した後、絶縁膜７１の平坦化を行い、その上に下部電極膜（Ｐｔ膜）及び強誘電体膜（例えば、ＰＺＴ膜）を順次形成する。次に、酸素雰囲気中でアニールを行うことにより、強誘電体膜を結晶化させる。次いで、上部電極膜（ＩｒＯx膜）を強誘電体膜上に形成する。
その後、上部電極膜、強誘電体膜及び下部電極膜の順にこれらの膜を加工する。この加工では、先ず、レジストマスクを用いたスパッタエッチングにより上部電極膜をパターニングすることにより、上部電極７５を形成する。次に、酸素雰囲気中でのアニールを行う。次いで、他のレジストマスクを用いたスパッタエッチングにより強誘電体膜を加工することにより強誘電体膜７４を形成する。その後、全面にアルミナ膜を形成し、更に他のレジストマスクを用いたスパッタエッチングによりアルミナ膜及び下部電極膜を加工することにより、アルミナ保護膜９１及び下部電極７３を形成する。
次に、全面に層間絶縁膜７２を形成し、層間絶縁膜７２の平坦化を、例えばＣＭＰにより行う。次いで、レジストマスクを用いたドライエッチングを行うことにより、シリサイド層６４等まで到達するコンタクトホールを形成する。その後、バリアメタル膜としてのＴｉＮ膜（図示せず）及びＷ膜をこのコンタクトホールに埋め込むようにして形成し、これらに対してＣＭＰを行うことにより、Ｗプラグ７７を形成する。続いて、レジストマスクを用いたドライエッチングを行うことにより、上部電極７５まで到達するコンタクトホール及び下部電極７３まで到達するコンタクトホールを形成する。
次に、バリアメタル膜を構成するＴｉＮ膜を形成した後、配線を構成するＰｔ膜又はＩｒ膜等の金属膜を形成する。更に、金属膜上にハードマスクとしてＴｉＮ膜を形成する。次いで、レジストマスクを用いたドライエッチングを行うことにより、金属膜上のＴｉＮ膜のみをパターニングすることにより、ハードマスク７９を形成する。その後、レジストマスクをアッシング処理により除去した後、ハードマスク７９を用いたドライエッチングを行うことにより、金属膜及びその下のＴｉＮ膜をパターニングして配線７８及びバリアメタル膜（図示せず）を形成する。なお、このドライエッチングでは、例えば３００℃以上まで加熱することが可能なドライエッチング装置を使用し、エッチング条件を、例えば、温度：３００℃以上、ガス流速：ＨＢｒ／Ｏ2＝１０ｓｃｃｍ／４０ｓｃｃｍ、圧力：０．６Ｐａとする。このドライエッチングでは、エッチングガス中のハロゲンガス（Ｃｌ2、ＨＢｒ等）の割合を０．４以下とすることが好ましい。
次に、Ｓｉ酸化膜等の絶縁膜８０及び８１を形成し、これらにハードマスク７９まで到達するコンタクトホールを形成する。次いで、このコンタクトホール内にＷプラグ８２を形成した後、絶縁膜８１上にバリアメタル膜及び配線８３を形成する。なお、ハードマスク７９は、配線７８を形成するためのドライエッチングの後にも除去せずに、配線８３と配線７８との間のバリアメタル膜として用いる。ハードマスク７９は平坦部分に形成されているため、そのバリア性が高く、配線８３がＡｌ配線であっても、配線間で共晶反応が生じることはない。
続いて、Ｓｉ酸化膜等の絶縁膜８４及び８５を形成し、これらに配線８３まで到達するコンタクトホールを形成する。次に、このコンタクトホール内にＷプラグ８６を形成した後、絶縁膜８５上に配線８７を形成する。そして、キャップ膜として絶縁膜８８及び８９並びにポリイミド膜９０を形成し、これらに配線８７まで到達するパッド開口部を形成する。
このような第５の実施形態では、下部電極７３、上部電極７５に接続される配線７８がＩｒ膜又はＰｔ膜から構成されているため、配線７８と下部電極７３及び上部電極７５との間で共晶反応が生じることはない。
但し、貴金属膜の加工を行うに当たり、通常の方法では、抜き幅及び残し幅を広くとる必要があり、加工後の形状がテーパ形状となる。この結果、配線幅から期待される値よりも配線抵抗が高くなってしまう。これに対し、上述のように、３００℃以上、Ｃｌ2及び／又はＨＢｒとＯ2との混合ガス雰囲気中でエッチングを行うと、低抵抗の配線７８が得られる。なお、このような高温エッチングを行う場合には、従来のフォトレジストマスクを用いることはできないが、上述のように、ＴｉＮ膜をハードマスクとして用いることにより、高温エッチングに対応することが可能となる。また、ＴｉＮ膜は、貴金属膜をエッチングするための雰囲気（ハロゲン＋酸素）中でもほとんどエッチングされず、そのまま残存するが、そのままバリアメタル膜として用いることにより、その上に形成する配線と貴金属配線との間の共晶反応を防止することができる。
なお、第１の実施形態から第５の実施形態までの各実施形態の構成の全部又は一部を複数組み合わせることにより、種々の効果を組み合わせて得ることも可能である。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
を有する半導体装置において、
前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの下端間において、前記下部電極に隙間が設けられていることを特徴とする半導体装置。
（付記２）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
を有する半導体装置において、
前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの上端間において、前記配線に隙間が設けられていることを特徴とする半導体装置。
（付記３）
前記複数のコンタクトホールがアレイ状に配置されており、
前記隙間が縞状に形成されていることを特徴とする付記１に記載の半導体装置。
（付記４）
前記複数のコンタクトホールがアレイ状に配置されており、
前記隙間が縞状に形成されていることを特徴とする付記２に記載の半導体装置。
（付記５）
前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの上端間において、前記配線に隙間が設けられていることを特徴とする付記１に記載の半導体装置。
（付記６）
平面視で、前記配線と前記下部電極とが重なり合う領域内において、前記コンタクトホール内の部分の面積を１としたとき、前記コンタクトホール外の部分の面積が１．９以下となっていることを特徴とする付記１に記載の半導体装置。
（付記７）
平面視で、前記配線と前記下部電極とが重なり合う領域内において、前記コンタクトホール内の部分の面積を１としたとき、前記コンタクトホール外の部分の面積が１．８以下となっていることを特徴とする付記２に記載の半導体装置。
（付記８）
平面視で、前記配線と前記下部電極とが重なり合う領域内において、前記コンタクトホール内の部分の面積を１としたとき、前記コンタクトホール外の部分の面積が１．３以下となっていることを特徴とする付記５に記載の半導体装置。
（付記９）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
前記下部電極と前記配線との間に形成されたバリアメタル膜と、
を有する半導体装置において、
前記バリアメタル膜は、
前記下部電極と直接接する第１のＴｉＮ膜と、
前記第１のＴｉＮ膜上に形成されたＴｉ膜と、
前記Ｔｉ膜上に形成された第２のＴｉＮ膜と、
を有することを特徴とする半導体装置。
（付記１０）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
前記下部電極と前記配線との間に形成されたバリアメタル膜と、
を有する半導体装置において、
前記バリアメタル膜は、
前記下部電極と直接接する第１のＴｉＮ膜と、
前記第１のＴｉＮ膜上に形成された酸化イリジウム膜と、
を有することを特徴とする半導体装置。
（付記１１）
前記バリアメタル膜は、前記酸化イリジウム膜上に形成された第２のＴｉＮ膜を有することを特徴とする付記１０に記載の半導体装置。
（付記１２）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
前記下部電極と前記配線との間に形成されたバリアメタル膜と、
を有する半導体装置において、
前記バリアメタル膜は、
前記下部電極と直接接する第１のＴｉＮ膜と、
前記第１のＴｉＮ膜上に形成された第１のＴｉ膜と、
前記第１のＴｉＮ膜上に形成された酸化イリジウム膜と、
前記酸化イリジウム膜上に形成された第２のＴｉ膜と、
前記第２のＴｉ膜上に形成された第２のＴｉＮ膜と、
を有することを特徴とする半導体装置。
（付記１３）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
を有する半導体装置において、
前記配線は、Ｉｒ膜又はＰｔ膜を有することを特徴とする半導体装置。
（付記１４）
前記配線の上に形成されたＴｉＮ膜を有することを特徴とする付記１３に記載の半導体装置。
（付記１５）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成する工程と、
前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
を有する半導体装置の製造方法において、
前記下部電極を形成する際に、前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの下端間において、前記下部電極に隙間を設けることを特徴とする半導体装置の製造方法。
（付記１６）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成する工程と、
前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
を有する半導体装置の製造方法において、
前記配線を形成する際に、前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの上端間において、前記配線に隙間を設けることを特徴とする半導体装置の製造方法。
（付記１７）
前記配線を形成する際に、前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの上端間において、前記配線に隙間を設けることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１８）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成する工程と、
前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
前記コンタクトホールの底部及び側部にバリアメタル膜を形成する工程と、
前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
を有する半導体装置の製造方法において、
前記バリアメタル膜を形成する工程は、
前記下部電極と直接接する第１のＴｉＮ膜を形成する工程と、
前記第１のＴｉＮ膜上にＴｉ膜を形成する工程と、
前記Ｔｉ膜上に第２のＴｉＮ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１９）
前記第１のＴｉＮ膜を形成する工程を、第１の条件と、前記第１の条件よりも膜が前記コンタクトホールの側部に形成されやすい第２の条件との２種類の条件下で行うことを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成する工程と、
前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
前記コンタクトホールの底部及び側部にバリアメタル膜を形成する工程と、
前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
を有する半導体装置の製造方法において、
前記バリアメタル膜を形成する工程は、
前記下部電極と直接接する第１のＴｉＮ膜を形成する工程と、
前記第１のＴｉＮ膜上に酸化イリジウム膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２１）
前記バリアメタル膜を形成する工程は、前記酸化イリジウム膜上に第２のＴｉＮ膜を形成する工程を有することを特徴とする付記１９に記載の半導体装置の製造方法。
（付記２２）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成する工程と、
前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
前記コンタクトホールの底部及び側部にバリアメタル膜を形成する工程と、
前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
を有する半導体装置の製造方法において、
前記バリアメタル膜を形成する工程は、
前記下部電極と直接接する第１のＴｉＮ膜を形成する工程と、
前記第１のＴｉＮ膜上に第１のＴｉ膜を形成する工程と、
前記第１のＴｉＮ膜上に酸化イリジウム膜を形成する工程と、
前記酸化イリジウム膜上に第２のＴｉ膜を形成する工程と、
前記第２のＴｉ膜上に第２のＴｉＮ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２３）
前記第１のＴｉＮ膜を形成する工程を、第１の条件と、前記第１の条件よりも膜が前記コンタクトホールの側部に形成されやすい第２の条件との２種類の条件下で行うことを特徴とする付記２２に記載の半導体装置の製造方法。
（付記２４）
前記バリアメタル膜を形成する工程と前記配線を形成する工程との間に、アニールを行う工程を有することを特徴とする付記２２に記載の半導体装置の製造方法。
（付記２５）
下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを形成する工程と、
前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
を有する半導体装置の製造方法において、
前記配線を形成する工程は、Ｉｒ膜又はＰｔ膜を形成する工程を有することを特徴とする半導体装置の製造方法。
（付記２６）
前記配線を形成する工程は、
Ｉｒ又はＰｔからなる原料膜を形成する工程と、
前記原料膜を３００℃以上のドライエッチングによりパターニングする工程と、
を有することを特徴とする付記２５に記載の半導体装置の製造方法。
（付記２７）
前記ドライエッチングの際に、エッチングガスとして、Ｃｌ2又はＨＢｒのハロゲンガスとＯ2とを含有するガスを用い、前記エッチングガス中の前記ハロゲンガスの割合を０．４以下とすることを特徴とする付記２５に記載の半導体装置の製造方法。
（付記２８）
前記配線を形成する工程は、
Ｉｒ又はＰｔからなる原料膜を形成する工程と、
前記原料膜上にＴｉＮ膜を形成する工程と、
レジストマスクを用いて前記ＴｉＮ膜をパターニングすることにより、ハードマスクを形成する工程と、
前記レジストマスクを除去する工程と、
前記ハードマスクを用いて前記原料膜をパターニングする工程と、
を有することを特徴とする付記２５に記載の半導体装置の製造方法。
以上詳述したように、本発明によれば、強誘電体キャパシタの電極とこれに接続される配線とのコンタクト部における異常な反応を抑制することができる。このため、抵抗の上昇を抑制することができ、更に製造中の変形を抑制することもできる。
本発明の第１の実施形態に係る半導体装置を示す模式図である。 本発明の第１の実施形態に係る半導体装置の製造方法を示す図であって、ＦｅＲＡＭセルアレイ１に相当する領域を示す図である。 同じく、本発明の第１の実施形態に係る半導体装置の製造方法を示す図であって、ＦｅＲＡＭセルアレイ１に相当する領域を示す図である。 本発明の第１の実施形態に係る半導体装置の製造方法を示す図であって、周辺回路２に相当する領域を示す図である。 同じく、本発明の第１の実施形態に係る半導体装置の製造方法を示す図であって、周辺回路２に相当する領域を示す図である。 同じく、本発明の第１の実施形態に係る半導体装置の製造方法を示す図であって、周辺回路２に相当する領域を示す図である。 図２Ａ及び図２Ｂに引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。 同じく、図２Ａ及び図２Ｂに引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。 図３Ａ乃至図３Ｃに引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。 同じく、図３Ａ乃至図３Ｃに引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。 図４Ａ及び図４Ｂに引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。 同じく、図４Ａ及び図４Ｂに引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。 図５Ａ及び図５Ｂに引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。 同じく、図５Ａ及び図５Ｂに引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。 本発明の第２の実施形態に係る半導体装置の製造方法を示す図である。 同じく、本発明の第２の実施形態に係る半導体装置の製造方法を示す図である。 図８Ａ及び図８Ｂに引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を示す図である。 同じく、図８Ａ及び図８Ｂに引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を示す図である。 図９Ａ及び図９Ｂに引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を示す図である。 同じく、図９Ａ及び図９Ｂに引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を示す図である。 本発明の第３の実施形態に係る半導体装置の製造方法を示す図である。 図１１に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を示す図である。 図１２に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を示す図である。 本発明の第４の実施形態における下部電極と配線との接続部位を示す断面図である。 本発明の第４の実施形態に係る半導体装置を示す断面図である。 第２の実験例の結果を示すグラフである。 本発明の第５の実施形態に係る半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す図である。 同じく、従来の半導体装置の製造方法を示す図である。 図１８Ａ及び図１８Ｂに引き続き、従来の半導体装置の製造方法を示す図である。 同じく、図１８Ａ及び図１８Ｂに引き続き、従来の半導体装置の製造方法を示す図である。 図１９Ａ及び図１９Ｂに引き続き、従来の半導体装置の製造方法を示す図である。 同じく、図１９Ａ及び図１９Ｂに引き続き、従来の半導体装置の製造方法を示す図である。 コンタクト部近傍における配線の組成分析の結果を示すグラフである。 同じく、コンタクト部近傍における配線の組成分析の結果を示すグラフである。 同じく、コンタクト部近傍における配線の組成分析の結果を示すグラフである。 従来の半導体装置における下部電極と配線との接続部位を示す断面図である。

Claims (8)

  1. 強誘電体メモリセルアレイの周辺回路に設けられ、下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
    前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
    前記下部電極と前記配線との間に形成されたバリアメタル膜と、
    を有し、
    前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの下端間において、前記下部電極に隙間が設けられており、
    前記バリアメタル膜は、
    前記下部電極と直接接する第１のＴｉＮ膜と、
    前記第１のＴｉＮ膜上に形成された第１のＴｉ膜と、
    前記第１のＴｉＮ膜上に形成された酸化イリジウム膜と、
    前記酸化イリジウム膜上に形成された第２のＴｉ膜と、
    前記第２のＴｉ膜上に形成された第２のＴｉＮ膜と、
    を有することを特徴とする半導体装置。
  2. 強誘電体メモリセルアレイの周辺回路に設けられ、下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
    前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
    前記下部電極と前記配線との間に形成されたバリアメタル膜と、
    を有し、
    前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの上端間において、前記配線に隙間が設けられており、
    前記バリアメタル膜は、
    前記下部電極と直接接する第１のＴｉＮ膜と、
    前記第１のＴｉＮ膜上に形成された第１のＴｉ膜と、
    前記第１のＴｉＮ膜上に形成された酸化イリジウム膜と、
    前記酸化イリジウム膜上に形成された第２のＴｉ膜と、
    前記第２のＴｉ膜上に形成された第２のＴｉＮ膜と、
    を有することを特徴とする半導体装置。
  3. 強誘電体メモリセルアレイの周辺回路に設けられ、下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
    前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
    前記下部電極と前記配線との間に形成されたバリアメタル膜と、
    を有し、
    前記バリアメタル膜は、
    前記下部電極と直接接する第１のＴｉＮ膜と、
    前記第１のＴｉＮ膜上に形成された第１のＴｉ膜と、
    前記第１のＴｉＮ膜上に形成された酸化イリジウム膜と、
    前記酸化イリジウム膜上に形成された第２のＴｉ膜と、
    前記第２のＴｉ膜上に形成された第２のＴｉＮ膜と、
    を有することを特徴とする半導体装置。
  4. 強誘電体メモリセルアレイの周辺回路に設けられ、下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタと、
    前記強誘電体キャパシタ上に形成され、前記下部電極に対して複数のコンタクトホールが形成された層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記下部電極に接続された配線と、
    前記下部電極と前記配線との間に形成されたバリアメタル膜と、
    を有し、
    前記配線は、Ｉｒ膜又はＰｔ膜を有し、
    前記バリアメタル膜は、
    前記下部電極と直接接する第１のＴｉＮ膜と、
    前記第１のＴｉＮ膜上に形成された第１のＴｉ膜と、
    前記第１のＴｉＮ膜上に形成された酸化イリジウム膜と、
    前記酸化イリジウム膜上に形成された第２のＴｉ膜と、
    前記第２のＴｉ膜上に形成された第２のＴｉＮ膜と、
    を有することを特徴とする半導体装置。
  5. 下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを強誘電体メモリセルアレイの周辺回路に形成する工程と、
    前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
    前記コンタクトホールの底部及び側部にバリアメタル膜を形成する工程と、
    前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
    を有し、
    前記下部電極を形成する際に、前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの下端間において、前記下部電極に隙間を設け、
    前記バリアメタル膜を形成する工程は、
    前記下部電極と直接接する第１のＴｉＮ膜を形成する工程と、
    前記第１のＴｉＮ膜上に第１のＴｉ膜を形成する工程と、
    前記第１のＴｉＮ膜上に酸化イリジウム膜を形成する工程と、
    前記酸化イリジウム膜上に第２のＴｉ膜を形成する工程と、
    前記第２のＴｉ膜上に第２のＴｉＮ膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを強誘電体メモリセルアレイの周辺回路に形成する工程と、
    前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
    前記コンタクトホールの底部及び側部にバリアメタル膜を形成する工程と、
    前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
    を有し、
    前記配線を形成する際に、前記複数のコンタクトホールのうちの少なくとも２個のコンタクトホールの上端間において、前記配線に隙間を設け、
    前記バリアメタル膜を形成する工程は、
    前記下部電極と直接接する第１のＴｉＮ膜を形成する工程と、
    前記第１のＴｉＮ膜上に第１のＴｉ膜を形成する工程と、
    前記第１のＴｉＮ膜上に酸化イリジウム膜を形成する工程と、
    前記酸化イリジウム膜上に第２のＴｉ膜を形成する工程と、
    前記第２のＴｉ膜上に第２のＴｉＮ膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを強誘電体メモリセルアレイの周辺回路に形成する工程と、
    前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
    前記コンタクトホールの底部及び側部にバリアメタル膜を形成する工程と、
    前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
    を有し、
    前記バリアメタル膜を形成する工程は、
    前記下部電極と直接接する第１のＴｉＮ膜を形成する工程と、
    前記第１のＴｉＮ膜上に第１のＴｉ膜を形成する工程と、
    前記第１のＴｉＮ膜上に酸化イリジウム膜を形成する工程と、
    前記酸化イリジウム膜上に第２のＴｉ膜を形成する工程と、
    前記第２のＴｉ膜上に第２のＴｉＮ膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 下部電極、強誘電体膜及び上部電極を備えた強誘電体キャパシタを強誘電体メモリセルアレイの周辺回路に形成する工程と、
    前記下部電極に対して複数のコンタクトホールを備えた層間絶縁膜を前記強誘電体キャパシタ上に形成する工程と、
    前記コンタクトホールの底部及び側部にバリアメタル膜を形成する工程と、
    前記コンタクトホールを介して前記下部電極に接続される配線を前記層間絶縁膜上に形成する工程と、
    を有し、
    前記配線を形成する工程は、Ｉｒ膜又はＰｔ膜を形成する工程を有し、
    前記バリアメタル膜を形成する工程は、
    前記下部電極と直接接する第１のＴｉＮ膜を形成する工程と、
    前記第１のＴｉＮ膜上に第１のＴｉ膜を形成する工程と、
    前記第１のＴｉＮ膜上に酸化イリジウム膜を形成する工程と、
    前記酸化イリジウム膜上に第２のＴｉ膜を形成する工程と、
    前記第２のＴｉ膜上に第２のＴｉＮ膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2005508792A 2003-09-05 2003-09-05 半導体装置及びその製造方法 Expired - Fee Related JP4500262B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/011348 WO2005024950A1 (ja) 2003-09-05 2003-09-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005024950A1 JPWO2005024950A1 (ja) 2006-11-16
JP4500262B2 true JP4500262B2 (ja) 2010-07-14

Family

ID=34260137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005508792A Expired - Fee Related JP4500262B2 (ja) 2003-09-05 2003-09-05 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US7498625B2 (ja)
JP (1) JP4500262B2 (ja)
CN (2) CN100390999C (ja)
WO (1) WO2005024950A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176457B (zh) * 2006-09-27 2016-01-13 富士通半导体股份有限公司 具有电容器的半导体器件及其制造方法
WO2008038343A1 (fr) * 2006-09-27 2008-04-03 Fujitsu Microelectronics Limited Dispositif à semi-conducteur doté d'un condensateur et son procédé de fabrication
KR101172783B1 (ko) * 2007-10-03 2012-08-10 후지쯔 세미컨덕터 가부시키가이샤 용량 소자 및 반도체 장치
JP2010040704A (ja) * 2008-08-04 2010-02-18 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102299988B1 (ko) * 2018-01-16 2021-09-09 주식회사 엘지에너지솔루션 이차전지용 노칭장치 및 노칭방법
KR102306546B1 (ko) * 2018-05-23 2021-09-30 주식회사 엘지에너지솔루션 이차전지용 노칭장치 및 노칭방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028137U (ja) * 1988-06-28 1990-01-19
JPH0492428A (ja) * 1990-08-08 1992-03-25 Texas Instr Japan Ltd 半導体装置及びその製造方法
JPH08116030A (ja) * 1994-10-12 1996-05-07 Inter Nix Kk 半導体集積回路装置
JPH10302481A (ja) * 1997-04-24 1998-11-13 Nec Corp 強誘電体メモリ
JP2000252427A (ja) * 1999-02-25 2000-09-14 Nec Corp 半導体装置の製造方法
JP2001358304A (ja) * 2000-06-15 2001-12-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002252336A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2654136B2 (ja) 1988-03-02 1997-09-17 株式会社リコー 記録紙供給装置
US5350705A (en) * 1992-08-25 1994-09-27 National Semiconductor Corporation Ferroelectric memory cell arrangement having a split capacitor plate structure
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
JP3113173B2 (ja) * 1995-06-05 2000-11-27 シャープ株式会社 不揮発性ランダムアクセスメモリ及びその製造方法
JPH09205181A (ja) * 1996-01-26 1997-08-05 Nec Corp 半導体装置
JPH1068094A (ja) * 1996-06-13 1998-03-10 Samsung Electron Co Ltd 遷移金属薄膜用蝕刻ガス混合物およびこれを用いた遷移金属薄膜の蝕刻方法
JP3287392B2 (ja) * 1997-08-22 2002-06-04 日本電気株式会社 半導体装置およびその製造方法
JP3165093B2 (ja) 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US6046490A (en) * 1998-08-10 2000-04-04 Matsushita Electronics Corporation Semiconductor device having a capacitor dielectric element and wiring layers
TW434877B (en) * 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
JP2002100740A (ja) 2000-09-21 2002-04-05 Oki Electric Ind Co Ltd 半導体記憶素子及びその製造方法
JP2003060054A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 強誘電体キャパシタを有する半導体装置
JP2003100994A (ja) * 2001-09-27 2003-04-04 Oki Electric Ind Co Ltd 強誘電体メモリおよびその製造方法
JP2003133292A (ja) * 2001-10-29 2003-05-09 Applied Materials Inc エッチング方法及びキャパシタ形成方法
JP4323137B2 (ja) * 2002-06-03 2009-09-02 新光電気工業株式会社 基板埋め込み用キャパシタ、基板埋め込み用キャパシタを埋め込んだ回路基板及び基板埋め込み用キャパシタの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028137U (ja) * 1988-06-28 1990-01-19
JPH0492428A (ja) * 1990-08-08 1992-03-25 Texas Instr Japan Ltd 半導体装置及びその製造方法
JPH08116030A (ja) * 1994-10-12 1996-05-07 Inter Nix Kk 半導体集積回路装置
JPH10302481A (ja) * 1997-04-24 1998-11-13 Nec Corp 強誘電体メモリ
JP2000252427A (ja) * 1999-02-25 2000-09-14 Nec Corp 半導体装置の製造方法
JP2001358304A (ja) * 2000-06-15 2001-12-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002252336A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1788350A (zh) 2006-06-14
CN101261988A (zh) 2008-09-10
WO2005024950A1 (ja) 2005-03-17
CN100390999C (zh) 2008-05-28
US20060091438A1 (en) 2006-05-04
CN100583436C (zh) 2010-01-20
JPWO2005024950A1 (ja) 2006-11-16
US7498625B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
JP3759859B2 (ja) 半導体装置およびその製造方法
JP5251129B2 (ja) 半導体装置及びその製造方法
US20060033138A1 (en) Method for manufacturing semiconductor device, and semiconductor device
US20090068763A1 (en) Method for manufacturing semiconductor device and its manufacturing method
JP2007165350A (ja) 半導体装置の製造方法
CN100468745C (zh) 半导体器件及其制造方法
US7498625B2 (en) Semiconductor device and manufacturing method thereof
JP2002280523A (ja) 半導体記憶装置とその製造方法
JP2002190577A (ja) 半導体記憶装置及びその製造方法
JP3643091B2 (ja) 半導体記憶装置及びその製造方法
JP3793207B2 (ja) 強誘電体記憶装置及びその製造方法
JP2005057103A (ja) 半導体装置及びその製造方法
JP2002203948A (ja) 半導体装置
JP3989414B2 (ja) 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法
JP2004207681A (ja) 半導体装置及びその製造方法
JP3851910B2 (ja) 半導体装置
WO2005081317A1 (ja) 半導体装置の製造方法
JP2009071141A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
JP2006253194A (ja) 半導体装置およびその製造方法
US6982455B2 (en) Semiconductor device and method of manufacturing the same
JP2006128274A (ja) 強誘電体キャパシタおよび強誘電体メモリの製造方法
JP2007035915A (ja) 半導体装置及びその製造方法
US6812089B2 (en) Method of manufacturing ferroelectric memory device
JP4366265B2 (ja) 半導体記憶装置
JP4787152B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4500262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees