CN100468745C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100468745C CN100468745C CNB2005101369194A CN200510136919A CN100468745C CN 100468745 C CN100468745 C CN 100468745C CN B2005101369194 A CNB2005101369194 A CN B2005101369194A CN 200510136919 A CN200510136919 A CN 200510136919A CN 100468745 C CN100468745 C CN 100468745C
- Authority
- CN
- China
- Prior art keywords
- top electrode
- oxygen concentration
- semiconductor device
- electrode
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 68
- 239000001301 oxygen Substances 0.000 claims abstract description 68
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 68
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052712 strontium Inorganic materials 0.000 claims description 3
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 2
- 229910052741 iridium Inorganic materials 0.000 claims 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 abstract description 21
- 238000003475 lamination Methods 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 10
- 229910000457 iridium oxide Inorganic materials 0.000 description 10
- 239000012528 membrane Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000006872 improvement Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000011049 filling Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000007850 degeneration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其制造方法，其中该半导体器件包含具有导电氧化物上电极的电容器。铁电电容器形成在衬底上并由一叠层体制成，该叠层体由依次叠置的下电极、电容器铁电膜和上电极构成。上电极由导电氧化物制成，并且上电极的氧浓度分布为该上电极的上层区中的氧浓度低于其下层区中的氧浓度。层间绝缘膜覆盖铁电电容器。贯穿层间绝缘膜形成通孔，并且该通孔到达比上电极上表面深的位置。通孔停止的位置比上电极中氧浓度最大的位置浅。导电元件在通孔底部与上电极接触。
Description
相关申请的交叉引用
本申请基于并要求2005年6月7日申请的日本专利申请No.2005-167331的优先权，在此通过参考援引其全部内容。
技术领域
本发明涉及一种半导体器件及其制造方法，特别涉及包含铁电电容器的半导体器件及其制造方法，该铁电电容器的上电极由导电氧化物制成。
背景技术
铁电存储器作为非易失性存储器，即便在断电时也能保留所存储的数据，因而受到关注。铁电存储器由MOS晶体管和铁电电容器的组合制成，其中铁电电容器的介电膜由铁电材料制成。数据以铁电膜中自发极化的方向存储在铁电存储器中。
参照图8A至8C，说明专利文献JP-A-2001-127262中公开的铁电电容器的制造方法。
如图8A所示，在衬底100上形成层间绝缘膜，在层间绝缘膜的表面上形成铁电电容器，该铁电电容器由下电极101、电容器铁电膜102和上电极103构成。下电极101具有由从底部起依次叠置的Ti膜和Pt膜构成的双层结构。电容器铁电膜102由诸如(Pb，Zr)TiO3(以下以“PZT”表示)和(Pb，Zr)(Ti，La)O3(以下以“PLZT”表示)等铁电材料制成。上电极103由氧化铱制成，并且其下层区103A的氧浓度高于上层区103B。
例如，通过以氧和氩混合气体的等离子体溅射Ir金属靶，形成具有双层结构的上电极103。在等离子体生成DC功率为1kW时，形成氧浓度相对较高的下层区103A，并在DC功率升高为2kW时，形成氧浓度相对较低的上层区103B。通过降低上层区103B的氧浓度，能够抑制大晶粒的异常生长。
在衬底1上形成二氧化硅的层间绝缘膜105，以覆盖铁电电容器。
如图8B所示，干蚀刻层间绝缘膜105以形成通孔110和通孔111。在通孔110的底部暴露部分上电极103，而在另一通孔111的底部暴露部分下电极101。在形成通孔110和通孔111之后，在550℃于氧气气氛中执行60分钟的热处理，以去除干蚀刻过程中在电容器铁电膜102中产生的缺陷。
如图8C所示，形成TiN膜115，以覆盖通孔110和111的内壁以及层间绝缘膜105的表面。图案化TiN膜115以形成局部布线图案。
优选地，清洗如图8C所示在通孔110和111底部暴露的上电极103和下电极101的表面，以在上电极103与TiN膜115之间的界面处以及在下电极101与TiN膜115之间的界面处获得良好的电接触。例如，通过将衬底表面暴露至氩等离子体执行此清洗。
本发明人发现清洗衬底表面时，在某些情况下上电极103与TiN膜115之间的接触电阻增加。
发明内容
本发明的目的是提供一种半导体器件及其制造方法，其能够在清洗暴露的上电极表面的过程中防止上电极与在该上电极上形成的导电膜之间的接触电阻增加。
按照本发明的一个方案，提供一种半导体器件，该半导体器件包括：铁电电容器，其形成于衬底上并包含一叠层体(lamination)，该叠层体由依次叠置的下电极、电容器铁电膜和上电极构成，该上电极由导电氧化物制成，并且该上电极的氧浓度分布为该上电极上层区中的氧浓度低于其下层区中的氧浓度；层间绝缘膜，其覆盖该铁电电容器；通孔，其贯穿该层间绝缘膜，并到达比该上电极的上表面深的位置，该通孔停止的位置比该上电极中氧浓度最大的位置浅；以及导电元件，其在该通孔底部与该上电极接触。
按照本发明的另一方案，提供一种半导体器件的制造方法，该方法包括如下步骤：在衬底上形成铁电电容器，该铁电电容器包含一叠层体，该叠层体由依次叠置的下电极、电容器铁电膜和上电极构成，该上电极由导电氧化物制成，并且该上电极的氧浓度分布为该上电极上层区中的氧浓度低于其下层区中的氧浓度；使用层间绝缘膜覆盖该铁电电容器；贯穿该层间绝缘膜形成通孔，该通孔部分暴露该上电极；通过蚀刻在该通孔底部暴露的上电极，清洗该上电极的表面，所述蚀刻的深度比该上电极中氧浓度最大的深度浅；以及形成导电元件，该导电元件与在该通孔底部暴露的上电极表面接触。
由于导电元件在氧浓度相对较低的位置与上电极接触，因此能够防止导电元件被上电极中的氧所氧化。因此，能够防止由导电元件的氧化导致的接触电阻增加。
附图说明
图1为按照实施例及比较例的半导体器件的截面图。
图2A至图2F为示出按照实施例及比较例的半导体器件的铁电电容器及连接至该电容器的插塞的制造工艺的截面图。
图3为示出按照实施例及比较例的每个半导体器件的铁电电容器的上电极与连接至该上电极的插塞之间电阻变化的图示。
图4为示出按照实施例及比较例的每个半导体器件的铁电电容器的开关电荷(switching charge)量变化的图示。
图5为示出在转换蚀刻(converted etching)量为5nm、10nm和15nm的条件下制造的铁电存储器的无缺陷百分率(non-defective fraction)的图示。
图6A为按照比较例的铁电电容器和插塞的截面图，而图6B为按照实施例的铁电电容器和插塞的截面图。
图7为示出上电极中氧浓度在深度方向分布的实例的图示以及该上电极和插塞的示意截面图。
图8A至图8C为示出传统半导体器件的制造方法的中间工艺的截面图。
具体实施方式
图1为按照实施例及比较例的半导体器件的截面图。在由硅制成的半导体衬底1的部分表面层中，通过浅槽隔离(STI)形成元件隔离绝缘膜2。在由元件隔离绝缘膜2限定的有源区中形成MOS晶体管9。MOS晶体管9由栅极绝缘膜5、栅电极6、源极和漏极扩散层3和侧壁隔离层8构成。在源极和漏极扩散层3的表面上形成硅化钴(CoSi2)膜4，并在栅电极6的上表面上形成硅化钴的覆盖膜(cap film)7。
在衬底上形成氮氧化硅膜10，以覆盖MOS晶体管9。在氮氧化硅膜10上形成氧化硅的层间绝缘膜11。通过化学机械抛光(CMP)等平坦化层间绝缘膜11的表面。氮氧化硅膜10防止在形成层间绝缘膜11时水分引起栅绝缘膜5退化。
贯穿层间绝缘膜11和氮氧化硅膜10形成通孔12。在通孔12的底部暴露部分硅化物膜4。TiN等的底层13A覆盖通孔12的内壁，钨(W)等的插塞13B填充通孔12。
在层间绝缘膜11上形成氮化硅的抗氧化膜14，并在抗氧化膜14上形成氧化硅的取向改进(orientation improving)绝缘膜15。在取向改进绝缘膜15的部分表面上形成铁电电容器20。铁电电容器20具有由从衬底一侧起依次叠置的下电极21、电容器铁电膜22和上电极23构成的叠层结构。
下电极21具有由从底部起依次叠置的钛(Ti)膜和铂(Pt)膜构成的两层结构。电容器铁电膜22由诸如PZT和PLZT等铁电氧化物制成。上电极23由氧化铱制成。在取向改进绝缘膜15上形成氧化硅的第二层间绝缘膜28，以覆盖铁电电容器20。通过CMP等平坦化层间绝缘膜28的表面。
贯穿层间绝缘膜28形成通孔31、32和33。通孔31还延伸到取向改进绝缘膜15和抗氧化膜14，并到达插塞13B的上表面。通孔32到达上电极23，而通孔33经过上电极23和电容器铁电膜22，并到达下电极21。
TiN的底层25A、26A和27A分别覆盖通孔31至33的内壁，并且W的插塞25B、26B和27B分别填充通孔31至33。在层间绝缘膜28上形成布线41和42。插塞13B和25B、布线41以及插塞26B将MOS晶体管9的源极扩散层3连接至铁电电容器20的上电极23。布线42经由插塞27B连接至下电极21。
在布线41和42上形成上层结构(upper structure)50，上层结构50包括具有层间绝缘膜和布线的多层布线结构、聚酰亚胺的保护膜等。
接下来，将说明按照实施例和比较例的半导体器件的制造方法。在半导体衬底1的表面层中形成必要的p型和n型阱。通过STI形成元件隔离绝缘膜2。通过诸如光刻、蚀刻和离子注入等公知技术，在由元件隔离绝缘膜2围绕的有源区中形成MOS晶体管9。
在整个衬底表面上通过化学气相沉积(CVD)形成厚度为200nm的氮氧化硅膜10，该氮氧化硅膜覆盖MOS晶体管9。在该氮氧化硅膜上形成厚度约为1000nm的氧化硅膜，并通过CMP平坦化其表面。沉积在栅电极6上的氮氧化硅膜10起到CMP停止层的作用。以所述方式，形成具有平坦化表面的第一层间绝缘膜11。
贯穿层间绝缘膜11和氮氧化硅膜10形成通孔12。按顺序形成Ti层和TiN层，以覆盖通孔的内壁和层间绝缘膜11的上表面。在TiN层上沉积W层以填充通孔12。通过CMP去除多余的W、TiN和Ti层，以保留底层13A和插塞13B，底层13A由Ti层和TiN层制成，而插塞13B由W制成。
通过CVD在层间绝缘膜11上形成厚度为100nm的抗氧化膜14，该抗氧化膜14由氮化硅制成。通过CVD在抗氧化膜14上形成厚度为130nm的取向改进绝缘膜15，该取向改进绝缘膜15由氧化硅制成。
参照图2A至2F，说明铁电电容器20以及插塞25B、26B和27B的形成方法。
如图2A所示，通过溅射在取向改进绝缘膜15上形成构成下电极21的两层，即厚度为20nm的Ti层和厚度为175nm的Pt层。取向改进绝缘膜15的功能是改进Ti膜和Pt膜的取向。通过溅射在该Pt层上形成构成电容器铁电膜22的铁电氧化膜，该铁电氧化膜的厚度为200nm，并由PZT、PLZT等制成。在形成铁电氧化膜之后，在725℃于氧气气氛中执行20秒的快速热退火。所述热处理晶使PZT、PLZT等结晶，以补偿损失的氧。
在铁电氧化膜上形成构成上电极23的氧化铱膜。以下将说明氧化铱膜的形成方法。在室压(chamber pressure)为0.8Pa、氧气流量为100sccm、氩气流量为100sccm、DC功率为1kW和衬底温度为室温的条件下，溅射Ir金属靶，以形成厚度为75nm的氧化铱膜。然后，在DC功率升高为2kW时，形成厚度为125nm的氧化铱膜。
在DC功率为1kW时形成的氧化铱膜的Ir和O之间的成分比(composition ratio)约为1:2。在DC功率升高为2kW时形成的氧化铱膜的Ir和O之间的成分比约为1:1.4。上电极23具有由氧浓度相对较高的氧化铱膜和氧浓度相对较低的氧化铱膜构成的双层结构。
通过在成膜过程中提高DC功率，可以形成上层区的氧浓度低于下层区的氧浓度的氧化铱膜。通过在成膜过程中降低氧浓度，能够抑制大晶粒的异常生长。
通过图案化氧化铱膜、铁电氧化膜、Pt膜和Ti膜，可以形成铁电电容器20，该铁电电容器20由上电极23、电容器铁电膜22和下电极21构成。
如图2B所示，在取向改进绝缘膜15上形成氧化硅层的间绝缘膜28，以覆盖铁电电容器20。例如，可使用原硅酸四乙酯(TEOS)和臭氧(O3)，通过常压化学气相沉积(常压CVD)形成层间绝缘膜28。
如图2C所示，在层间绝缘膜28上形成抗蚀膜29。曝光并显影该抗蚀膜，以形成与通孔32和33相对应的开口。利用抗蚀膜29作为蚀刻掩模，蚀刻层间绝缘膜28，以形成到达上电极23表面的通孔32和到达下电极21表面的通孔33。同时也形成图1所示的另一通孔31。例如，在蚀刻层间绝缘膜28时，可采用使用含氟气体的干蚀刻。
如图2D所示，在去除抗蚀膜29之后，将衬底表面暴露于氩等离子体，以清洗暴露于通孔32底部的上电极23表面以及暴露于通孔33底部的下电极21表面。例如，在氩气流量为18sccm、RF功率为300kW、室压为59mPa(0.44mTorr)和衬底温度为室温的条件下，执行所述清洗。所述清洗工艺部分蚀刻暴露于通孔32底部的上电极23，在覆盖有层间绝缘膜28的上电极区与暴露在通孔32底部的上电极区之间形成台阶(step)。类似地，在下电极21的上表面上形成台阶。
如图2E所示，通过长抛溅射(long throw sputtering)形成TiN膜34，以覆盖通孔32和33的内壁以及层间绝缘膜28的上表面。通过CVD在整个衬底表面上形成W膜35，以完全填充通孔32和33。
如图2F所示，通过CMP去除TiN膜34和W膜35的多余部分，以保留覆盖通孔32内壁的TiN底层26A和填充通孔32的W塞26B。类似地，底层27A和插塞27B留在通孔33中。
将再参照附图1说明。在层间绝缘膜28上形成布线41和42。通过交替重复层间绝缘膜形成步骤和布线形成步骤，形成多层布线结构。在形成多层布线结构之后，执行热处理以稳定晶体管特性。例如，在400℃于氮气和氢气的混合气体(氢气浓度为3％)中执行30分钟的热处理。在多层布线结构上形成聚酰亚胺的保护膜。例如，在380℃于大气中执行60分钟的热处理，以固化聚酰亚胺。
通过改变如图2D所示的清洗步骤的处理时间而形成多个样品，其中该清洗步骤利用氩等离子体并在形成通孔32和33之后执行。测量铁电电容器20的上电极23与W塞26B之间的电阻，并测量铁电电容器20的开关电荷量(QsW)。
图3示出电阻值的测量结果。图3的横坐标以任意单位表示上电极23与W塞26B之间的电阻，而纵坐标以“％”为单位表示累积概率。图3所示的圆形符号、方形符号和菱形符号分别表示以不同氩等离子体暴露时间形成的样品的累积概率，所述暴露时间分别与蚀刻热氧化硅膜5nm、10nm和15nm所需的时间相同。所述清洗条件分别称为5nm转换蚀刻量条件、10nm转换蚀刻量条件和15nm转换蚀刻量条件。
可以理解，在10nm转换蚀刻量条件下和15nm转换蚀刻量条件下形成的样品表现出20％至30％通孔的电阻高于其它通孔的电阻。相反，在5nm转换蚀刻量条件下形成的样品表现出较小的电阻变化，并且没有电阻非常高的样品。
图4示出铁电电容器20的QsW的测量结果。横坐标以任意单位表示QsW，而纵坐标以“％”为单位表示累积概率。可以理解，随着转换蚀刻量增大，QsW减小。
图5示出转换蚀刻量分别为5nm、10nm和15nm的三种非易失性存储器样品的无缺陷百分率。可以理解，随着转换蚀刻量增大，无缺陷百分率减小。
根据图3至图5所示的结果，可以理解优选将转换蚀刻量设定为约5nm，而不是10nm至15nm。
以下将说明上电极23与W塞26B之间的电阻随转换蚀刻量增大而增大的原因。
图6A为示出铁电电容器20的上电极23与W塞26B之间的连接区的放大截面图。上电极23可分为下层区23A和上层区23B，其中下层区23A具有相对较高的氧浓度，而上层区23B具有相对较低的氧浓度。随着转换蚀刻量增加，通孔32的底部到达下层区23A。因而，TiN的底层26A直接接触下层区23A。由于下层区23A具有相对较高的氧浓度，可以认为在恢复晶体管特性的热处理过程中以及在固化聚酰亚胺的热处理过程中，将在底层26A与下层区23A之间的界面处发生氧化反应，并使底层26A与下层区23A之间的电阻升高。
如图6B所示，如果转换蚀刻量约为5nm，则通孔32的底部停止于上电极23的上层区23B，而不会到达下层区23A。由于上层区23B具有相对较低的氧浓度，在底层26A与上层区23B之间的界面处难以发生氧化反应。因此可以认为即使在随后的热处理工艺之后，也可以保持底层26A与上层区23B之间的的电阻较低。
如上所述，在上电极23包括两层的情况下，下层区23A具有相对较高的氧浓度，而上层区23B具有相对较低的氧浓度，优选采用如下结构：通孔32中的底层26A接触上层区23B。当上层区23B的氧浓度为下层区23A的氧浓度的0.8倍或更低时，可以预期保持低电阻的效果极为显著。
接下来，将说明QsW随转换蚀刻量增大而减小的原因。随着转换蚀刻量增大，通孔32的底部与电容器铁电膜22的上表面之间的距离变短，因此可以认为在形成通孔32时，电容器铁电膜22的退化程度增大，从而使QsW减小。在上电极23的上层区23B内停止形成通孔32的蚀刻工艺，还可以提供抑制电容器铁电膜22退化的效果。
在上述实施例中，尽管将上电极23清楚地分为下层区23A和上层区23B，但下层区和上层区之间的边界可能并不清楚。
图7示出上电极23中氧浓度在深度方向分布的实例。将x轴设定为上电极23的深度方向，并将上电极23上表面的x坐标设定为0。在x＝0的位置处的氧浓度约为1.0，并且随着深度变深，氧浓度连续升高。在靠近上电极23与电容器铁电膜22之间界面的深度xp处，氧浓度取其最大值2.0。可以通过将等离子体生成DC功率从1kW起逐渐升高，获得所述氧浓度分布。
通孔32到达比深度xp浅的深度xb，其中在深度xp处氧浓度最大。在深度xb处底层26A接触上电极23。在以下情况下，即上电极23中氧浓度的分布为上层区中的氧浓度低于下层区中的氧浓度，通孔32停止于深度xp(在深度xp处氧浓度最大)浅的深度xb，因此能够防止底层26A与上电极23之间的接触电阻增加。为获得防止接触电阻增加的最大效果，优选采用如下结构：深度xb处的氧浓度为深度xp处的氧浓度的0.8倍或更低。
在上述实施例中，尽管上电极23有氧化铱制成，但其可由其它含锶、钌或镧的导电氧化物材料制成。
在上述实施例中，经管与上电极23接触的底层26A由TiN制成，但底层26A可由其它在氧化时电阻率增加的导电材料制成，所述导电材料具有抑制上电极与底层之间的接触电阻增加的预期效果。不限于在氧化时电阻率增加的导电材料，也可以使用其它具有抑制电容器铁电膜22退化效果的导电材料。
以上联系优选实施例对本发明作了说明。本发明并不仅限于上述实施例。本领域的技术人员应该清楚可对本发明做出其它修改、改进、组合等。
Claims (15)
1.一种半导体器件，包括：
铁电电容器，其形成于衬底上并包含一叠层体，该叠层体由依次叠置的下电极、电容器铁电膜和上电极构成，该上电极由导电氧化物制成，并且该上电极的氧浓度分布为该上电极上层区中的氧浓度低于其下层区中的氧浓度；
层间绝缘膜，其覆盖该铁电电容器；
通孔，其贯穿该层间绝缘膜，并到达比该上电极的上表面深的位置，该通孔停止的位置比该上电极中氧浓度最大的位置浅；以及
导电元件，其在该通孔底部与该上电极接触。
2.根据权利要求1所述的半导体器件，其中该导电元件由在氧化时电阻率增加的导电材料制成。
3.根据权利要求1所述的半导体器件，其中该上电极中在与该导电元件接触的位置处的氧浓度为氧浓度最大的位置处的氧浓度的0.8倍或更低。
4.根据权利要求1所述的半导体器件，其中该上电极具有两层，包括该上层区和该下层区，并且该导电元件与该上层区接触。
5.根据权利要求4所述的半导体器件，其中该上层区中的氧浓度为该下层区中的氧浓度的0.8倍或更低。
6.根据权利要求1所述的半导体器件，其中该上电极包含一种元素，该元素选自由铱、锶、钌和镧构成的组。
7.根据权利要求1所述的半导体器件，其中该导电元件由氮化钛制成。
8.一种半导体器件的制造方法，包括如下步骤：
在衬底上形成铁电电容器，该铁电电容器包含一叠层体，该叠层体由依次叠置的下电极、电容器铁电膜和上电极构成，该上电极由导电氧化物制成，并且该上电极的氧浓度分布为该上电极上层区中的氧浓度低于其下层区中的氧浓度；
使用层间绝缘膜覆盖该铁电电容器；
贯穿该层间绝缘膜形成通孔，该通孔部分暴露该上电极；
通过蚀刻在该通孔底部暴露的上电极，清洗该上电极的表面，使得所述通孔的底部所在的位置比该上电极中氧浓度最大的位置浅；以及
形成导电元件，该导电元件与在该通孔底部暴露的上电极表面接触。
9.根据权利要求8所述的半导体器件的制造方法，其中该导电元件由在氧化时电阻率增加的导电材料制成。
10.根据权利要求8所述的半导体器件的制造方法，其中在清洗步骤中，将衬底表面暴露于氩等离子体，以蚀刻在该通孔底部暴露的上电极。
11.根据权利要求8所述的半导体器件的制造方法，其中在清洗步骤中，在该上电极中氧浓度为最大氧浓度的0.8倍或更低的深度处，停止蚀刻该上电极。
12.根据权利要求8所述的半导体器件的制造方法，其中形成该铁电电容器上电极的步骤包含形成下层区的步骤和形成上层区的步骤，其中该下层区的氧浓度相对较高，而该上层区的氧浓度相对较低，并且在清洗步骤中，在暴露该上电极的下层区之前，停止蚀刻该上电极。
13.根据权利要求12所述的半导体器件的制造方法，其中该上电极上层区中的氧浓度为该下层区中的氧浓度的0.8倍或更低。
14.根据权利要求8所述的半导体器件的制造方法，其中该上电极包含一种元素，该元素选自由铱、锶、钌和镧所构成的组。
15.根据权利要求8所述的半导体器件的制造方法，其中该导电元件由氮化钛制成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005167331 | 2005-06-07 | ||
| JP2005167331A JP2006344684A (ja) | 2005-06-07 | 2005-06-07 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1877842A CN1877842A (zh) | 2006-12-13 |
| CN100468745C true CN100468745C (zh) | 2009-03-11 |
Family
ID=37493309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101369194A Expired - Fee Related CN100468745C (zh) | 2005-06-07 | 2005-12-20 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7462898B2 (zh) |
| JP (1) | JP2006344684A (zh) |
| KR (1) | KR100684705B1 (zh) |
| CN (1) | CN100468745C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5028829B2 (ja) * | 2006-03-09 | 2012-09-19 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
| KR101101566B1 (ko) | 2006-03-30 | 2012-01-02 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7385258B2 (en) * | 2006-04-25 | 2008-06-10 | International Business Machines Corporation | Transistors having v-shape source/drain metal contacts |
| JP2008270596A (ja) * | 2007-04-23 | 2008-11-06 | Toshiba Corp | 強誘電体メモリおよび強誘電体メモリの製造方法 |
| JP2009094200A (ja) * | 2007-10-05 | 2009-04-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2009130207A (ja) * | 2007-11-26 | 2009-06-11 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP5440493B2 (ja) * | 2008-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法 |
| WO2012036103A1 (en) * | 2010-09-15 | 2012-03-22 | Ricoh Company, Ltd. | Electromechanical transducing device and manufacturing method thereof, and liquid droplet discharging head and liquid droplet discharging apparatus |
| US10930751B2 (en) * | 2017-12-15 | 2021-02-23 | Micron Technology, Inc. | Ferroelectric assemblies |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107145A (ja) * | 1994-09-30 | 1996-04-23 | Sony Corp | 半導体装置の製造方法 |
| KR100218728B1 (ko) | 1995-11-01 | 1999-09-01 | 김영환 | 반도체 소자의 금속 배선 제조방법 |
| JP2000091539A (ja) * | 1998-07-16 | 2000-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100329774B1 (ko) | 1998-12-22 | 2002-05-09 | 박종섭 | 강유전체 기억소자의 캐패시터 형성 방법 |
| KR100329773B1 (ko) | 1998-12-30 | 2002-05-09 | 박종섭 | 에프램 소자 제조 방법 |
| JP2000235978A (ja) | 1999-02-15 | 2000-08-29 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| JP2000332105A (ja) | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 半導体装置の製造方法 |
| JP3545279B2 (ja) * | 1999-10-26 | 2004-07-21 | 富士通株式会社 | 強誘電体キャパシタ、その製造方法、および半導体装置 |
| JP2004022551A (ja) * | 2002-06-12 | 2004-01-22 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| KR100798270B1 (ko) * | 2002-07-30 | 2008-01-24 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP4252537B2 (ja) * | 2002-12-25 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN100559592C (zh) * | 2003-04-15 | 2009-11-11 | 富士通微电子株式会社 | 半导体器件的制造方法 |
-
2005
- 2005-06-07 JP JP2005167331A patent/JP2006344684A/ja active Pending
- 2005-12-07 KR KR1020050118695A patent/KR100684705B1/ko not_active IP Right Cessation
- 2005-12-08 US US11/296,459 patent/US7462898B2/en not_active Expired - Fee Related
- 2005-12-20 CN CNB2005101369194A patent/CN100468745C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1877842A (zh) | 2006-12-13 |
| JP2006344684A (ja) | 2006-12-21 |
| US7462898B2 (en) | 2008-12-09 |
| KR100684705B1 (ko) | 2007-02-20 |
| US20060273368A1 (en) | 2006-12-07 |
| KR20060127729A (ko) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100468745C (zh) | 半导体器件及其制造方法 | |
| US7531863B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4785030B2 (ja) | 半導体装置とその製造方法 | |
| JP4090766B2 (ja) | 半導体装置の製造方法 | |
| US7232764B1 (en) | Semiconductor device fabrication method | |
| JP2005183842A (ja) | 半導体装置の製造方法 | |
| WO2006134664A1 (ja) | 半導体装置及びその製造方法 | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| JP4500262B2 (ja) | 半導体装置及びその製造方法 | |
| JP3851909B2 (ja) | 強誘電体記憶装置の製造方法 | |
| KR100333667B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
| JP2000349249A (ja) | 半導体記憶装置の製造方法 | |
| JP2006203252A (ja) | 半導体装置 | |
| JP4445445B2 (ja) | 半導体装置およびその製造方法 | |
| JP3797413B2 (ja) | 半導体装置およびその製造方法 | |
| JP3767675B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010278184A (ja) | 半導体装置の製造方法 | |
| JP4920855B2 (ja) | 半導体装置及びその製造方法 | |
| KR100949107B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100698866B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4787152B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006135127A (ja) | 配線の形成方法、配線プラグの形成方法、強誘電体メモリの製造方法、及び強誘電体メモリ | |
| WO2008004297A1 (fr) | Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer | |
| JP2004281935A (ja) | 半導体装置及びその製造方法 | |
| JP2007042705A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20081107 Address after: Tokyo, Japan Applicant after: FUJITSU MICROELECTRONICS Ltd. Address before: Kanagawa Applicant before: Fujitsu Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090311 Termination date: 20101220 |