JPH0944810A - Ｍｒヘッド用信号再生回路 - Google Patents
Ｍｒヘッド用信号再生回路Info
- Publication number
- JPH0944810A JPH0944810A JP7187263A JP18726395A JPH0944810A JP H0944810 A JPH0944810 A JP H0944810A JP 7187263 A JP7187263 A JP 7187263A JP 18726395 A JP18726395 A JP 18726395A JP H0944810 A JPH0944810 A JP H0944810A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- head
- circuit
- level
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Magnetic Heads (AREA)
Abstract
(57)【要約】
【課題】 ＭＲヘッドがディスクと接触することによっ
て生じる外乱信号を簡単な回路で抑圧し、さらに、再生
信号のリップルを完全に除去できるＭＲヘッド用信号再
生回路を提供する。 【解決手段】 本発明のＭＲヘッド用信号再生回路は、
入力信号と基準電圧とを比較する比較器と、比較器の出
力パルスを伸長する波形伸長回路と、入力信号の周波数
を制限するハイパスフィルタと、ハイパスフィルタの特
性を切り換えるスイッチとから構成される。
て生じる外乱信号を簡単な回路で抑圧し、さらに、再生
信号のリップルを完全に除去できるＭＲヘッド用信号再
生回路を提供する。 【解決手段】 本発明のＭＲヘッド用信号再生回路は、
入力信号と基準電圧とを比較する比較器と、比較器の出
力パルスを伸長する波形伸長回路と、入力信号の周波数
を制限するハイパスフィルタと、ハイパスフィルタの特
性を切り換えるスイッチとから構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、ハードディスクド
ライブに関し、特にヘッドが磁気抵抗効果素子で構成さ
れるヘッド（以後、ＭＲヘッドと称する）をドライブす
るリードアンプに主に使用され、簡単な回路構成でＭＲ
ヘッドの熱外乱による影響を抑圧するＭＲヘッド用信号
再生回路に関するものである。
ライブに関し、特にヘッドが磁気抵抗効果素子で構成さ
れるヘッド（以後、ＭＲヘッドと称する）をドライブす
るリードアンプに主に使用され、簡単な回路構成でＭＲ
ヘッドの熱外乱による影響を抑圧するＭＲヘッド用信号
再生回路に関するものである。
【０００２】
【従来の技術】図１４はハードディスクドライブの一般
的なブロック構成を示す図である。図１４において、デ
ィスク５８に記録されたデータはＭＲヘッド６２によっ
て読み出される。このＭＲヘッド６２によって読み出さ
れた信号はリード／ライト（Ｒ／Ｗ）アンプ５６を介し
てリードチャネル５４、ハードディスクコントローラ
（ＨＤＣ）５２を経由してパソコン５０に送られ処理さ
れる。一方、ＭＲヘッド６２の位置制御は、リードチャ
ネル５４からＣＰＵ７２、ＶＣＭドライバ６８、ＶＣＭ
モータ６６を介して行われる。また、ディスク５８の回
転制御は、リードチャネル５４からＣＰＵ７２、ＳＰＭ
ドライバ７０、ＳＰＭモータ６４を介して行われる。な
お、ディスク５８へのデータの記録は、パソコン５０か
らの指示に基づきＨＤＣ５２、リードチャネル５４およ
びＲ／Ｗアンプ５６を介して書込みヘッド６０にデータ
信号が送られ、書込み用ヘッド６０によってディスク５
８にデータが書込まれる。
的なブロック構成を示す図である。図１４において、デ
ィスク５８に記録されたデータはＭＲヘッド６２によっ
て読み出される。このＭＲヘッド６２によって読み出さ
れた信号はリード／ライト（Ｒ／Ｗ）アンプ５６を介し
てリードチャネル５４、ハードディスクコントローラ
（ＨＤＣ）５２を経由してパソコン５０に送られ処理さ
れる。一方、ＭＲヘッド６２の位置制御は、リードチャ
ネル５４からＣＰＵ７２、ＶＣＭドライバ６８、ＶＣＭ
モータ６６を介して行われる。また、ディスク５８の回
転制御は、リードチャネル５４からＣＰＵ７２、ＳＰＭ
ドライバ７０、ＳＰＭモータ６４を介して行われる。な
お、ディスク５８へのデータの記録は、パソコン５０か
らの指示に基づきＨＤＣ５２、リードチャネル５４およ
びＲ／Ｗアンプ５６を介して書込みヘッド６０にデータ
信号が送られ、書込み用ヘッド６０によってディスク５
８にデータが書込まれる。
【０００３】通常、ＭＲヘッド６２はハードディスクド
ライブのディスク５８面に対して浮いた状態で使用され
る。何らかの要因でＭＲヘッド６２がディスク５８面と
接触した場合、ＭＲヘッド６２は瞬時に高熱になり、Ｍ
Ｒヘッド６２の抵抗値が上がる。たいていの場合接触は
一瞬で、すぐにＭＲヘッド６２はディスク５８面と離れ
るが、ＭＲヘッド６２で発生した熱はゆっくり放熱し、
その結果、図１６（ｂ）に示すような周期の長い外乱信
号が発生する。この外乱信号（ｂ）と図１６（ａ）に示
すディスク５８から読み出されたデータ信号がＭＲヘッ
ド６２で重畳され、図１６（ｃ）に示すような合成され
たデータ信号がＭＲヘッド６２から出力される。このよ
うにＭＲヘッド６２が高熱になりその抵抗値が上がるた
めに生じる外乱信号がデータ信号に重畳される現象をサ
ーマル・アスペリティ（ThermalAsperity）と呼ぶ。
ライブのディスク５８面に対して浮いた状態で使用され
る。何らかの要因でＭＲヘッド６２がディスク５８面と
接触した場合、ＭＲヘッド６２は瞬時に高熱になり、Ｍ
Ｒヘッド６２の抵抗値が上がる。たいていの場合接触は
一瞬で、すぐにＭＲヘッド６２はディスク５８面と離れ
るが、ＭＲヘッド６２で発生した熱はゆっくり放熱し、
その結果、図１６（ｂ）に示すような周期の長い外乱信
号が発生する。この外乱信号（ｂ）と図１６（ａ）に示
すディスク５８から読み出されたデータ信号がＭＲヘッ
ド６２で重畳され、図１６（ｃ）に示すような合成され
たデータ信号がＭＲヘッド６２から出力される。このよ
うにＭＲヘッド６２が高熱になりその抵抗値が上がるた
めに生じる外乱信号がデータ信号に重畳される現象をサ
ーマル・アスペリティ（ThermalAsperity）と呼ぶ。
【０００４】図１５は、図１４に示したリード／ライト
（Ｒ／Ｗ）アンプの従来例を示す図である。図１５にお
いて、ＭＲヘッド６２でディスク５８から読み出された
信号はアンプ８０で増幅され、外乱信号抑圧回路８２で
ＭＲヘッド６２による熱外乱が除去され出力端子２００
に出力される。
（Ｒ／Ｗ）アンプの従来例を示す図である。図１５にお
いて、ＭＲヘッド６２でディスク５８から読み出された
信号はアンプ８０で増幅され、外乱信号抑圧回路８２で
ＭＲヘッド６２による熱外乱が除去され出力端子２００
に出力される。
【０００５】図１６は、外乱がデータ信号に与える影響
を示した波形図である。図１６において、（ａ）はＭＲ
ヘッド６２で読み出された信号、（ｂ）は、ＭＲヘッド
６２がディスク５８のディスク面と接触した場合のＭＲ
素子の抵抗値の変化、（ｃ）は、ＭＲヘッドが高熱にな
りその抵抗値が上がるために生じる外乱信号がデータ信
号に重畳した信号を示す図である。
を示した波形図である。図１６において、（ａ）はＭＲ
ヘッド６２で読み出された信号、（ｂ）は、ＭＲヘッド
６２がディスク５８のディスク面と接触した場合のＭＲ
素子の抵抗値の変化、（ｃ）は、ＭＲヘッドが高熱にな
りその抵抗値が上がるために生じる外乱信号がデータ信
号に重畳した信号を示す図である。
【０００６】図１７は、図１５に示した外乱信号抑圧回
路８２の具体的回路の一例示すシステム図である。図１
７において、１００は入力端子、２は遅延回路、３及び
４は外乱のエンベロープを抽出するための回路、５はバ
ッファ、６及び９は加算回路、７はローパスフィルタ、
８はアッテネータ、２００は出力端子を示す。
路８２の具体的回路の一例示すシステム図である。図１
７において、１００は入力端子、２は遅延回路、３及び
４は外乱のエンベロープを抽出するための回路、５はバ
ッファ、６及び９は加算回路、７はローパスフィルタ、
８はアッテネータ、２００は出力端子を示す。
【０００７】図１８は、図１６の（ｃ）に示すような外
乱信号とデータ信号が重畳された信号が外乱信号抑圧回
路８２の入力端子１００に入力したとき、外乱信号抑圧
回路８２の各部の信号波形を示す図であり、（ｉ）は遅
延回路２の出力波形、（ｅ）は加算回路６の出力波形、
（ｇ）は、加算回路９の出力波形、つまり外乱信号抑圧
回路８２の出力端子２００から出力される外乱信号が抑
圧されたデータ信号の波形を示す。
乱信号とデータ信号が重畳された信号が外乱信号抑圧回
路８２の入力端子１００に入力したとき、外乱信号抑圧
回路８２の各部の信号波形を示す図であり、（ｉ）は遅
延回路２の出力波形、（ｅ）は加算回路６の出力波形、
（ｇ）は、加算回路９の出力波形、つまり外乱信号抑圧
回路８２の出力端子２００から出力される外乱信号が抑
圧されたデータ信号の波形を示す。
【０００８】以下に図１７に示す回路の動作を説明す
る。図１７においては、図１８の（ｃ）の波形の上側及
び下側のエンベロープをそれぞれエンベロープ抽出回路
３、４によって抽出し、加算し、ローパスフィルタ７を
通し、その信号振幅をアッテネータ８によって調整す
る。そのアッテネータ８を通過した信号と入力端子１０
０に入力した外乱信号とを反転して加算することによっ
て、図１８の（ｇ）のような外乱波形を抑圧した信号を
得ることができる。
る。図１７においては、図１８の（ｃ）の波形の上側及
び下側のエンベロープをそれぞれエンベロープ抽出回路
３、４によって抽出し、加算し、ローパスフィルタ７を
通し、その信号振幅をアッテネータ８によって調整す
る。そのアッテネータ８を通過した信号と入力端子１０
０に入力した外乱信号とを反転して加算することによっ
て、図１８の（ｇ）のような外乱波形を抑圧した信号を
得ることができる。
【０００９】つまり、入力端子１００に入力したデータ
信号（図１８の（ｃ））から外乱信号をエンベロープ抽
出回路３、４、バッファ５、および加算回路６にて抽出
（図１８の（ｅ））し、この抽出された外乱信号をロー
パスフィルタ７およびアッテネータ８にて調整して、入
力端子１００に入力され、遅延時間を遅延回路によって
合成されたデータ信号に加算回路９にて加える（減算）
することによって、入力端子１００に入力されたデータ
信号に重畳された外乱信号を除去しようとする考え方に
基づくものである。
信号（図１８の（ｃ））から外乱信号をエンベロープ抽
出回路３、４、バッファ５、および加算回路６にて抽出
（図１８の（ｅ））し、この抽出された外乱信号をロー
パスフィルタ７およびアッテネータ８にて調整して、入
力端子１００に入力され、遅延時間を遅延回路によって
合成されたデータ信号に加算回路９にて加える（減算）
することによって、入力端子１００に入力されたデータ
信号に重畳された外乱信号を除去しようとする考え方に
基づくものである。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された外乱信号抑圧回路８２は、回路が複雑で
あるとともに、回路を構成する素子の特性を精度よく形
成することが必要であり、再生信号における外乱信号に
よるリップルが割に多く残り易いものであった。
うに構成された外乱信号抑圧回路８２は、回路が複雑で
あるとともに、回路を構成する素子の特性を精度よく形
成することが必要であり、再生信号における外乱信号に
よるリップルが割に多く残り易いものであった。
【００１１】この発明は上記の点に鑑みてなされたもの
でり、回路構成が簡単であり、かつ、外乱信号による影
響が極力抑えられた再生信号が得られるＭＲヘッド用信
号再生回路をえることを目的とするものである。
でり、回路構成が簡単であり、かつ、外乱信号による影
響が極力抑えられた再生信号が得られるＭＲヘッド用信
号再生回路をえることを目的とするものである。
【００１２】
【課題を解決するための手段】本発明の第１の発明のＭ
Ｒヘッド用信号再生回路は、入力されるデータ信号から
外乱信号に基づいたスイッチング信号を生成する第１の
回路と、第１のカットオフ周波数と第２のカットオフ周
波数を有し、データ信号及びスイッチング信号を受け、
受けたスイッチング信号に基づいて第１または第２のカ
ットオフ周波数のいづれか一方のカットオフ周波数を有
したフィルタとして機能してデータ信号を出力する第２
の回路とから構成される。
Ｒヘッド用信号再生回路は、入力されるデータ信号から
外乱信号に基づいたスイッチング信号を生成する第１の
回路と、第１のカットオフ周波数と第２のカットオフ周
波数を有し、データ信号及びスイッチング信号を受け、
受けたスイッチング信号に基づいて第１または第２のカ
ットオフ周波数のいづれか一方のカットオフ周波数を有
したフィルタとして機能してデータ信号を出力する第２
の回路とから構成される。
【００１３】さらに、本発明の第１の発明のＭＲヘッド
用信号再生回路において、第１の回路は、データ信号と
第１の基準電位とを比較し、データ信号が第１の基準電
位より低い場合は第１のレベルの比較信号を出力し、デ
ータ信号が第１の基準電位より高い場合は第２のレベル
の比較信号を出力する比較器と、この比較器からの比較
出力を受け、この比較出力を第２の基準電位に基づいて
伸長しスイッチング信号を出力する波形伸長回路とを有
するように構成される。
用信号再生回路において、第１の回路は、データ信号と
第１の基準電位とを比較し、データ信号が第１の基準電
位より低い場合は第１のレベルの比較信号を出力し、デ
ータ信号が第１の基準電位より高い場合は第２のレベル
の比較信号を出力する比較器と、この比較器からの比較
出力を受け、この比較出力を第２の基準電位に基づいて
伸長しスイッチング信号を出力する波形伸長回路とを有
するように構成される。
【００１４】さらに、本発明の第１の発明のＭＲヘッド
用信号再生回路において、第１の回路は、データ信号と
第１の基準電位とを比較し、データ信号が基準電位より
低い場合は第１のレベルのスイッチング信号を出力し、
データ信号が基準電位より高い場合は第２のレベルのス
イッチング信号を出力する比較器を有するように構成さ
れる。
用信号再生回路において、第１の回路は、データ信号と
第１の基準電位とを比較し、データ信号が基準電位より
低い場合は第１のレベルのスイッチング信号を出力し、
データ信号が基準電位より高い場合は第２のレベルのス
イッチング信号を出力する比較器を有するように構成さ
れる。
【００１５】さらに、本発明のＭＲヘッド用信号再生回
路においては、第２の回路はハイパスフィルタとして機
能するように構成される。
路においては、第２の回路はハイパスフィルタとして機
能するように構成される。
【００１６】さらに、本発明の第１の発明のＭＲヘッド
用信号再生回路においては、第２の回路はバンドパスフ
ィルタとして機能するように構成される。
用信号再生回路においては、第２の回路はバンドパスフ
ィルタとして機能するように構成される。
【００１７】さらに、本発明のＭＲヘッド用信号再生回
路は、ＭＲヘッドで読み出された信号に基づいたデータ
信号が入力する入力端子と、出力端子と、その入出力端
子間に接続され、スイッチング信号によりカットオフ周
波数が制御されるハイパスフィルタと、第１の入力ノー
ドが入力端子に接続され、第２の入力ノードが基準電位
に接続され、入力端子に現れた電位が基準電位より高い
場合は第２のレベルの比較出力を出力し、低い場合は第
１のレベルの比較出力を出力する比較器と、この比較器
からの比較出力を受け、この比較出力を第２の基準電位
に基づいて伸長しスイッチング信号を出力する波形伸長
回路とから構成される。
路は、ＭＲヘッドで読み出された信号に基づいたデータ
信号が入力する入力端子と、出力端子と、その入出力端
子間に接続され、スイッチング信号によりカットオフ周
波数が制御されるハイパスフィルタと、第１の入力ノー
ドが入力端子に接続され、第２の入力ノードが基準電位
に接続され、入力端子に現れた電位が基準電位より高い
場合は第２のレベルの比較出力を出力し、低い場合は第
１のレベルの比較出力を出力する比較器と、この比較器
からの比較出力を受け、この比較出力を第２の基準電位
に基づいて伸長しスイッチング信号を出力する波形伸長
回路とから構成される。
【００１８】さらに、本発明のＭＲヘッド用信号再生回
路は、ＭＲヘッドで読み出された信号に基づいたデータ
信号が入力する入力端子と、出力端子と、その入出力端
子間に接続され、スイッチング信号により低い方のカッ
トオフ周波数が制御されるバンドパスフィルタと、第１
の入力ノードが入力端子に接続され、第２の入力ノード
が基準電位に接続され、入力端子に現れた電位が基準電
位より高い場合は第２のレベルの比較出力を出力し、低
い場合は第１のレベルの比較出力を出力する比較器と、
この比較器からの比較出力を受け、この比較出力を第２
の基準電位に基づいて伸長しスイッチング信号を出力す
る波形伸長回路とから構成される。
路は、ＭＲヘッドで読み出された信号に基づいたデータ
信号が入力する入力端子と、出力端子と、その入出力端
子間に接続され、スイッチング信号により低い方のカッ
トオフ周波数が制御されるバンドパスフィルタと、第１
の入力ノードが入力端子に接続され、第２の入力ノード
が基準電位に接続され、入力端子に現れた電位が基準電
位より高い場合は第２のレベルの比較出力を出力し、低
い場合は第１のレベルの比較出力を出力する比較器と、
この比較器からの比較出力を受け、この比較出力を第２
の基準電位に基づいて伸長しスイッチング信号を出力す
る波形伸長回路とから構成される。
【００１９】さらに、本発明のＭＲヘッド用信号再生回
路は、ＭＲヘッドで読み出された信号に基づいたデータ
信号が入力する入力端子と、出力端子と、その入出力端
子間に接続され、スイッチング信号によりカットオフ周
波数が制御されるフィルタと、第１の入力ノードが入力
端子に接続され、第２の入力ノードが基準電位に接続さ
れ、データ信号と第１の基準電位とを比較し、データ信
号が基準電位より低い場合は第１のレベルのスイッチン
グ信号を出力し、データ信号が基準電位より高い場合は
第２のレベルのスイッチング信号を出力する比較器とか
ら構成される。
路は、ＭＲヘッドで読み出された信号に基づいたデータ
信号が入力する入力端子と、出力端子と、その入出力端
子間に接続され、スイッチング信号によりカットオフ周
波数が制御されるフィルタと、第１の入力ノードが入力
端子に接続され、第２の入力ノードが基準電位に接続さ
れ、データ信号と第１の基準電位とを比較し、データ信
号が基準電位より低い場合は第１のレベルのスイッチン
グ信号を出力し、データ信号が基準電位より高い場合は
第２のレベルのスイッチング信号を出力する比較器とか
ら構成される。
【００２０】さらに、本発明のＭＲヘッド用信号再生回
路は、ＭＲヘッドで読み出された信号に基づいたデータ
信号が入力する入力端子と、出力端子と、その入出力端
子間に接続されたハイパスフィルタを備えるように構成
される。
路は、ＭＲヘッドで読み出された信号に基づいたデータ
信号が入力する入力端子と、出力端子と、その入出力端
子間に接続されたハイパスフィルタを備えるように構成
される。
【００２１】
実施の形態１．図１および図２は、本発明の実施の形態
による外乱波形を抑圧するための外乱信号抑圧回路８２
を示す図である。なお、この外乱信号抑圧回路８２は、
図１４に示したＲ／Ｗアンプ５６に組込まれるものであ
り、図抵抗１５に示した従来の外乱信号抑圧回路８２に
代わるものでる。
による外乱波形を抑圧するための外乱信号抑圧回路８２
を示す図である。なお、この外乱信号抑圧回路８２は、
図１４に示したＲ／Ｗアンプ５６に組込まれるものであ
り、図抵抗１５に示した従来の外乱信号抑圧回路８２に
代わるものでる。
【００２２】図１において、１００はＭＲヘッド６２に
てディスク５８から読み出されたデータ信号をアンプ８
０にて増幅されたデータ信号が入力する外乱信号抑圧回
路８２の入力端子である。この入力端子１００には、Ｍ
Ｒヘッド６２がディスク５８に瞬間的に接触した場合、
たとえば図４の（ｃ）に示すデータ信号が入力する。２
００は外乱信号抑圧回路８２の出力端子であり、外乱信
号が抑圧されたデータ信号、たとえば、図４の（ｇ）が
出力されるものである。
てディスク５８から読み出されたデータ信号をアンプ８
０にて増幅されたデータ信号が入力する外乱信号抑圧回
路８２の入力端子である。この入力端子１００には、Ｍ
Ｒヘッド６２がディスク５８に瞬間的に接触した場合、
たとえば図４の（ｃ）に示すデータ信号が入力する。２
００は外乱信号抑圧回路８２の出力端子であり、外乱信
号が抑圧されたデータ信号、たとえば、図４の（ｇ）が
出力されるものである。
【００２３】１１は上記入力端子に入力されたデータ信
号を受け、スイッチング信号に基づき、図３に示す周波
数特性を有するカットオフ周波数が低いＬモード（たと
えば、約１００ｋＨｚのカットオフ周波数）とカットオ
フ周波数が高いＨモード（たとえば、略５００ｋＨｚ〜
１ＭＨｚのカットオフ周波数）のいづれか一方のモード
で受信データ信号のカットオフ周波数以下の周波数をカ
ットして出力するハイパスフィルタである。ＬおよびＨ
モードのフィルタ部１４とスイッチング信号に基づきフ
ィルタ部１４のモードを切り換えるためのスイッチ１５
とを有し、その具体的一例を図２に示す。
号を受け、スイッチング信号に基づき、図３に示す周波
数特性を有するカットオフ周波数が低いＬモード（たと
えば、約１００ｋＨｚのカットオフ周波数）とカットオ
フ周波数が高いＨモード（たとえば、略５００ｋＨｚ〜
１ＭＨｚのカットオフ周波数）のいづれか一方のモード
で受信データ信号のカットオフ周波数以下の周波数をカ
ットして出力するハイパスフィルタである。ＬおよびＨ
モードのフィルタ部１４とスイッチング信号に基づきフ
ィルタ部１４のモードを切り換えるためのスイッチ１５
とを有し、その具体的一例を図２に示す。
【００２４】図２において、１４ａは、上記入力端子１
００と上記出力端子２００との間に接続された容量性素
子、１４ｂは一端がこの容量性素子の出力端子側の電極
に接続された第１の抵抗性素子で、他端が接地されると
上記容量性素子１４ａとでカットオフ周波数が高いＨモ
ードのハイパスフィルタを構成するものである。１４ｃ
は、一端が上記容量性素子１４ａの出力端子側に接続さ
れた第２の抵抗性素子で、他端が接地されると上記容量
性素子１４ａとで周波数が低いＬモードのハイパスフィ
ルタを構成し、上記容量性素子１４ａ及び上記第１の抵
抗性素子１４ｂとでフィルタ部１４を構成する。
００と上記出力端子２００との間に接続された容量性素
子、１４ｂは一端がこの容量性素子の出力端子側の電極
に接続された第１の抵抗性素子で、他端が接地されると
上記容量性素子１４ａとでカットオフ周波数が高いＨモ
ードのハイパスフィルタを構成するものである。１４ｃ
は、一端が上記容量性素子１４ａの出力端子側に接続さ
れた第２の抵抗性素子で、他端が接地されると上記容量
性素子１４ａとで周波数が低いＬモードのハイパスフィ
ルタを構成し、上記容量性素子１４ａ及び上記第１の抵
抗性素子１４ｂとでフィルタ部１４を構成する。
【００２５】１５ａは上記第１の抵抗性素子１４ｂの他
端と接地ノードとの間に接続され、図４の（ｆ）に示す
スイッチング信号を制御電極に受けるＮ型ＭＯＳトラン
ジスタからなる第１のスイッチング素子、１５ｂは上記
第２の抵抗性素子１４ｃの他端と接地ノードとの間に接
続され、図１の（ｆ）に示すスイッチング信号の反転信
号を制御電極に受けるＮ型ＭＯＳトランジスタからなる
第２のスイッチング素子、１５ｃは図４の（ｆ）に示す
スイッチング信号を受け、その信号を反転して上記第２
のスイッチング素子の制御電極に与えるインバータで、
上記第１及び第２のスイッチング素子１５ａ及び１５ｂ
とでスイッチ部１５を構成しているものであり、たとえ
ば、電源ノードと接地ノードとの間に直列接続されたＰ
型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタからな
るＣＭＯＳインバータによって構成されているものであ
る。
端と接地ノードとの間に接続され、図４の（ｆ）に示す
スイッチング信号を制御電極に受けるＮ型ＭＯＳトラン
ジスタからなる第１のスイッチング素子、１５ｂは上記
第２の抵抗性素子１４ｃの他端と接地ノードとの間に接
続され、図１の（ｆ）に示すスイッチング信号の反転信
号を制御電極に受けるＮ型ＭＯＳトランジスタからなる
第２のスイッチング素子、１５ｃは図４の（ｆ）に示す
スイッチング信号を受け、その信号を反転して上記第２
のスイッチング素子の制御電極に与えるインバータで、
上記第１及び第２のスイッチング素子１５ａ及び１５ｂ
とでスイッチ部１５を構成しているものであり、たとえ
ば、電源ノードと接地ノードとの間に直列接続されたＰ
型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタからな
るＣＭＯＳインバータによって構成されているものであ
る。
【００２６】図１に戻って、１２は上記入力端子１００
に入力されたデータ信号と所定の基準電位Ｖth1からな
る基準電位とを比較し、図４の（ｄ）に示すように、デ
ータ信号が基準電位より低い場合いはＬレベルである第
１のレベルを出力し、データ信号が基準電位より高い場
合には、Ｈレベルである第２のレベルを出力する比較器
で、その具体的一例を図２に示す。
に入力されたデータ信号と所定の基準電位Ｖth1からな
る基準電位とを比較し、図４の（ｄ）に示すように、デ
ータ信号が基準電位より低い場合いはＬレベルである第
１のレベルを出力し、データ信号が基準電位より高い場
合には、Ｈレベルである第２のレベルを出力する比較器
で、その具体的一例を図２に示す。
【００２７】図２において１２ａは電源電位Ｖｃｃが印
加される電源電位ノードにコレクタ電極が接続され、入
力端子１００にベース電極が接続される第１のＮＰＮバ
イポーラトランジスタである。１２ｂは上記電源電位ノ
ードに抵抗性素子１２ｃを介してコレクタ電源が接続さ
れると共に上記第１のＮＰＮバイポーラトランジスタ１
２ａのエミッタ電極にそのエミッタ電極が接続され、基
準電位Ｖth1を与えるための定電圧基準電源１７にベー
スが接続され、上記第１のＮＰＮバイポーラトランジス
タ１２ａと差動対を構成する第２のＮＰＮバイポーラト
ランジスタである。１２ｄはこれら第１及び第２のＮＰ
Ｎバイポーラトランジスタ１２ａ及び１２ｂの共通接続
エミッタ電極から定電流を引き込むための定電流源で、
上記第１及び第２のＮＰＮバイポーラトランジスタ１２
ａ及び１２ｂと抵抗性素子１２ｃとで比較器１２を構成
しているものである。
加される電源電位ノードにコレクタ電極が接続され、入
力端子１００にベース電極が接続される第１のＮＰＮバ
イポーラトランジスタである。１２ｂは上記電源電位ノ
ードに抵抗性素子１２ｃを介してコレクタ電源が接続さ
れると共に上記第１のＮＰＮバイポーラトランジスタ１
２ａのエミッタ電極にそのエミッタ電極が接続され、基
準電位Ｖth1を与えるための定電圧基準電源１７にベー
スが接続され、上記第１のＮＰＮバイポーラトランジス
タ１２ａと差動対を構成する第２のＮＰＮバイポーラト
ランジスタである。１２ｄはこれら第１及び第２のＮＰ
Ｎバイポーラトランジスタ１２ａ及び１２ｂの共通接続
エミッタ電極から定電流を引き込むための定電流源で、
上記第１及び第２のＮＰＮバイポーラトランジスタ１２
ａ及び１２ｂと抵抗性素子１２ｃとで比較器１２を構成
しているものである。
【００２８】再び図１に戻って、１３は上記比較器１２
からの出力信号（図４の（ｄ））を受け、その出力信号
を第２の基準電圧Ｖth2を用いてパルス幅を伸長した図
４の（ｆ）に示すスイッチング信号を上記ハイパスフィ
ルタ１１のスイッチ部１５に出力する波形伸長回路で、
その具体的一例を図２に示す。
からの出力信号（図４の（ｄ））を受け、その出力信号
を第２の基準電圧Ｖth2を用いてパルス幅を伸長した図
４の（ｆ）に示すスイッチング信号を上記ハイパスフィ
ルタ１１のスイッチ部１５に出力する波形伸長回路で、
その具体的一例を図２に示す。
【００２９】図２において、１３ａは上記電源電位ノー
ドにコレクタ電極が接続されると共に抵抗性素子１３ｂ
を介して接地電位ノードに接続され、上記比較器１２の
出力ノードにベース電極が接続される第３のＮＰＮバイ
ポーラトランジスタである。１３ｃはこの第３のＮＰＮ
バイポーラトランジスタのエミッタ電極と接地との間に
接続された容量性素子で、上記第３のＮＰＮバイポーラ
トランジスタ１３ａが導通状態の時に充電され、この充
電された電荷は上記第３のＮＰＮバイポーラトランジス
タ１３ａが非導通状態になると上記抵抗性素子１３ｂを
介して放電されるものである。上記第３のＮＰＮバイポ
ーラトランジスタ１３ａ及び抵抗性素子１３ｂとで、上
記比較器１２からの出力信号の第２のレベルから第１の
レベルへの立ち下がり時に所定の時定数を持って立ち下
がる信号（図４の（ｅ））を上記第３のＮＰＮバイポー
ラトランジスタ１３ａのエミッタ電極と上記抵抗性素子
１３ｂとの接続点に出力させる回路を構成するものであ
る。
ドにコレクタ電極が接続されると共に抵抗性素子１３ｂ
を介して接地電位ノードに接続され、上記比較器１２の
出力ノードにベース電極が接続される第３のＮＰＮバイ
ポーラトランジスタである。１３ｃはこの第３のＮＰＮ
バイポーラトランジスタのエミッタ電極と接地との間に
接続された容量性素子で、上記第３のＮＰＮバイポーラ
トランジスタ１３ａが導通状態の時に充電され、この充
電された電荷は上記第３のＮＰＮバイポーラトランジス
タ１３ａが非導通状態になると上記抵抗性素子１３ｂを
介して放電されるものである。上記第３のＮＰＮバイポ
ーラトランジスタ１３ａ及び抵抗性素子１３ｂとで、上
記比較器１２からの出力信号の第２のレベルから第１の
レベルへの立ち下がり時に所定の時定数を持って立ち下
がる信号（図４の（ｅ））を上記第３のＮＰＮバイポー
ラトランジスタ１３ａのエミッタ電極と上記抵抗性素子
１３ｂとの接続点に出力させる回路を構成するものであ
る。
【００３０】１３ｄは上記電源電位ノードにコレクタ電
極が接続され、上記第３のＮＰＮバイポーラトランジス
タ１３ａのエミッタ電極と上記抵抗性素子１３ｂとの接
続点にベース電極が接続される第４のＮＰＮバイポーラ
トランジスタ、１３ｅは上記電源電位ノードに抵抗性素
子１３ｆを介してコレクタ電極が接続されると共に上記
第４ののＮＰＮバイポーラトランジスタ１３ｄのエミッ
タ電極にそのエミッタ電極が共通接続され、基準電位Ｖ
th2を与えるための定電圧１３ｇにベース電極が接続さ
れ、上記第３のＮＰＮバイポーラトランジスタ１３ｄと
差動対を構成する第５のＮＰＮバイポーラトランジスタ
である。１３ｈはこれら第４及び第５のＮＰＮバイポー
ラトランジスタ１３ｄ及び１３ｅの共通接続エミッタ電
極から定電流を引き込むための定電流源で、上記第３な
いし第５のＮＰＮバイポーラトランジスタ１３ａ、１３
ｄ及び１３ｅと抵抗性素子１３ｂ及び１３ｆと容量性素
子１３ｃとで波形伸長回路１３を構成しているものであ
る。
極が接続され、上記第３のＮＰＮバイポーラトランジス
タ１３ａのエミッタ電極と上記抵抗性素子１３ｂとの接
続点にベース電極が接続される第４のＮＰＮバイポーラ
トランジスタ、１３ｅは上記電源電位ノードに抵抗性素
子１３ｆを介してコレクタ電極が接続されると共に上記
第４ののＮＰＮバイポーラトランジスタ１３ｄのエミッ
タ電極にそのエミッタ電極が共通接続され、基準電位Ｖ
th2を与えるための定電圧１３ｇにベース電極が接続さ
れ、上記第３のＮＰＮバイポーラトランジスタ１３ｄと
差動対を構成する第５のＮＰＮバイポーラトランジスタ
である。１３ｈはこれら第４及び第５のＮＰＮバイポー
ラトランジスタ１３ｄ及び１３ｅの共通接続エミッタ電
極から定電流を引き込むための定電流源で、上記第３な
いし第５のＮＰＮバイポーラトランジスタ１３ａ、１３
ｄ及び１３ｅと抵抗性素子１３ｂ及び１３ｆと容量性素
子１３ｃとで波形伸長回路１３を構成しているものであ
る。
【００３１】なお、この外乱信号抑圧回路８２を含んだ
リード／ライトアンプ５６（図１５を参照）は１つの半
導体基板に形成される半導体集積回路として製造される
ものである。
リード／ライトアンプ５６（図１５を参照）は１つの半
導体基板に形成される半導体集積回路として製造される
ものである。
【００３２】次に、このように構成された外乱信号抑圧
回路８２の動作について説明する。今、ＭＲヘッド６２
にてディスク５８から読み出された周波数ｆｄ（たとえ
ば、５ＭＨｚ〜１００ＭＨｚ）のデータ信号に外乱信号
（一般に、２５０ｋＨｚ以下の周波数）が重畳され、そ
の重畳されたデータ信号をアンプ８０（図面１５参照）
にて増幅されたデータ信号（図４の（ｃ））が入力端子
１００に入力したとする。外乱信号が重畳されていない
部分、つまりデータ信号のみの場合は、このデータ信号
の電圧は定電圧源１７の比較電圧Ｖth1（たとえば、１
００ｍＶ〜３００ｍＶ）より低いため、比較器１２から
の出力は第１のレベルとなり、また波形伸長回路１３か
らの出力も第１のレベルとなり、ハイパスフィルタ１１
はＬレベルのモードになる。
回路８２の動作について説明する。今、ＭＲヘッド６２
にてディスク５８から読み出された周波数ｆｄ（たとえ
ば、５ＭＨｚ〜１００ＭＨｚ）のデータ信号に外乱信号
（一般に、２５０ｋＨｚ以下の周波数）が重畳され、そ
の重畳されたデータ信号をアンプ８０（図面１５参照）
にて増幅されたデータ信号（図４の（ｃ））が入力端子
１００に入力したとする。外乱信号が重畳されていない
部分、つまりデータ信号のみの場合は、このデータ信号
の電圧は定電圧源１７の比較電圧Ｖth1（たとえば、１
００ｍＶ〜３００ｍＶ）より低いため、比較器１２から
の出力は第１のレベルとなり、また波形伸長回路１３か
らの出力も第１のレベルとなり、ハイパスフィルタ１１
はＬレベルのモードになる。
【００３３】従って、ハイパスフィルタ１１に入力され
るデータ信号は、カットオフ周波数が低いＬレベルのモ
ードのハイパスフィルタを通過するため、データ信号は
何等影響を受けずに出力端子２００に出力されることに
なる。
るデータ信号は、カットオフ周波数が低いＬレベルのモ
ードのハイパスフィルタを通過するため、データ信号は
何等影響を受けずに出力端子２００に出力されることに
なる。
【００３４】次に、外乱信号が重畳された部分が入力さ
れると、外乱信号によりデータ信号が定電圧源１７の比
較電圧Ｖth1を超えるため、比較器１２の出力は第１レ
ベルから第２レベルに立ち上がる。時間の経過に伴い外
乱信号の電圧レベルが下がり、データ信号が定電圧源１
７の比較電圧Ｖth1より低くなると、比較器１２の出力
は第２レベルから第１レベルに立ち下がる。つまり、デ
ータ信号が比較電圧Ｖth1を超えると第１のＮＰＮトラ
ンジスタ１２ａが導通状態になり、第２のＮＰＮトラン
ジスタ１２ｂが非導通状態になり、第２のＮＰＮバイポ
ーラトランジスタ１２ｂのコレクタ電位は第２のレベル
から第１のレベルになる。そして、データ信号が比較電
圧Ｖth1より低くなると、第１のＮＰＮトランジスタ１
２ａが非導通状態になり、第２のＮＰＮトランジスタ１
２ｂが導通状態になり、第２のＮＰＮバイポーラトラン
ジスタ１２ｂのコレクタ電位は第２のレベルから第１の
レベルになり、図４の（ｄ）に示す信号が比較器１２か
ら出力されることになる。
れると、外乱信号によりデータ信号が定電圧源１７の比
較電圧Ｖth1を超えるため、比較器１２の出力は第１レ
ベルから第２レベルに立ち上がる。時間の経過に伴い外
乱信号の電圧レベルが下がり、データ信号が定電圧源１
７の比較電圧Ｖth1より低くなると、比較器１２の出力
は第２レベルから第１レベルに立ち下がる。つまり、デ
ータ信号が比較電圧Ｖth1を超えると第１のＮＰＮトラ
ンジスタ１２ａが導通状態になり、第２のＮＰＮトラン
ジスタ１２ｂが非導通状態になり、第２のＮＰＮバイポ
ーラトランジスタ１２ｂのコレクタ電位は第２のレベル
から第１のレベルになる。そして、データ信号が比較電
圧Ｖth1より低くなると、第１のＮＰＮトランジスタ１
２ａが非導通状態になり、第２のＮＰＮトランジスタ１
２ｂが導通状態になり、第２のＮＰＮバイポーラトラン
ジスタ１２ｂのコレクタ電位は第２のレベルから第１の
レベルになり、図４の（ｄ）に示す信号が比較器１２か
ら出力されることになる。
【００３５】この図４の（ｄ）に示した信号を受けた波
形伸長回路１３は、第２のレベルの期間ｔ１を所定期間
伸長した第２のレベルの期間ｔ２を有する信号（図４の
（ｆ））を出力する。
形伸長回路１３は、第２のレベルの期間ｔ１を所定期間
伸長した第２のレベルの期間ｔ２を有する信号（図４の
（ｆ））を出力する。
【００３６】つまり、第３のトランジスタ１３ａは比較
器１２の出力信号が第２のレベルになると導通状態にな
り、第３のトランジスタ１３ａと抵抗性素子１３ｂとの
接続点には、第１のレベルの電位が現れることになると
ともに、容量性素子１３ｃは充電されることになる。そ
して、比較器１２の出力信号が第２のレベルから第１の
レベルに立ち下がると導通状態から非導通状態になるも
のの、容量性素子１３ｃに充電された電荷が抵抗性素子
１３ｂを介して放電されることになり、所定の時定数を
もって第３のトランジスタ１３ａと抵抗性素子１３ｂと
の接続点の電位は第２のレベルに低下し、図４の（ｅ）
に示す信号が第４のＮＰＮバイポーラトランジスタ１３
ｄのベース電極に入力されることになる。
器１２の出力信号が第２のレベルになると導通状態にな
り、第３のトランジスタ１３ａと抵抗性素子１３ｂとの
接続点には、第１のレベルの電位が現れることになると
ともに、容量性素子１３ｃは充電されることになる。そ
して、比較器１２の出力信号が第２のレベルから第１の
レベルに立ち下がると導通状態から非導通状態になるも
のの、容量性素子１３ｃに充電された電荷が抵抗性素子
１３ｂを介して放電されることになり、所定の時定数を
もって第３のトランジスタ１３ａと抵抗性素子１３ｂと
の接続点の電位は第２のレベルに低下し、図４の（ｅ）
に示す信号が第４のＮＰＮバイポーラトランジスタ１３
ｄのベース電極に入力されることになる。
【００３７】そして、差動対を構成する第４及び第５の
ＮＰＮバイポーラトランジスタ１３ｄ及び１３ｅは、第
４のＮＰＮバイポーラトランジスタ１３ｄのベース電極
に入力された図４の（ｅ）に示す信号によって次のよう
に動作する。つまり、図４の（ｅ）に示す信号が定電圧
源１３ｇの定電圧Ｖth2より高い期間、第４のＮＰＮバ
イポーラトランジスタ１３ｄは導通状態、第５のＮＰＮ
バイポーラトランジスタ１３ｅは非導通状態になり、第
５のＮＰＮバイポーラトランジスタ１３ｅのコレクタ電
位は第２のレベルになり、図４の（ｅ）に示す信号が定
電圧源１３ｇの定電圧Ｖth2より低いと、第４のＮＰＮ
バイポーラトランジスタ１３ｄは非導通状態、第５のＮ
ＰＮバイポーラトランジスタ１３ｅは導通状態になり、
第５のＮＰＮバイポーラトランジスタ１３ｅのコレクタ
電位は第１のレベルになり、図４の（ｆ）に示す信号が
波形伸長回路１３から出力されることになる。
ＮＰＮバイポーラトランジスタ１３ｄ及び１３ｅは、第
４のＮＰＮバイポーラトランジスタ１３ｄのベース電極
に入力された図４の（ｅ）に示す信号によって次のよう
に動作する。つまり、図４の（ｅ）に示す信号が定電圧
源１３ｇの定電圧Ｖth2より高い期間、第４のＮＰＮバ
イポーラトランジスタ１３ｄは導通状態、第５のＮＰＮ
バイポーラトランジスタ１３ｅは非導通状態になり、第
５のＮＰＮバイポーラトランジスタ１３ｅのコレクタ電
位は第２のレベルになり、図４の（ｅ）に示す信号が定
電圧源１３ｇの定電圧Ｖth2より低いと、第４のＮＰＮ
バイポーラトランジスタ１３ｄは非導通状態、第５のＮ
ＰＮバイポーラトランジスタ１３ｅは導通状態になり、
第５のＮＰＮバイポーラトランジスタ１３ｅのコレクタ
電位は第１のレベルになり、図４の（ｆ）に示す信号が
波形伸長回路１３から出力されることになる。
【００３８】なお、この波形伸長回路１３は、時間の経
過とともに外乱信号の電圧が比較器１２における比較電
圧Ｖth1以下に低下しても、その低下した外乱信号によ
る影響を極力抑えるために設けたものである。低下した
外乱信号による影響をおさえるために、比較器１２にお
ける比較電圧Ｖth1を低く設定することも考えられる
が、余り低く設定すると、外乱信号が重畳されていない
ときも、比較器１２から第２のレベルの信号が出力され
る可能性が高くなり、データ信号を出力端子２００に伝
達する際にＨレベルのモードのハイパスフィルタ１１の
影響を受けてしまう。
過とともに外乱信号の電圧が比較器１２における比較電
圧Ｖth1以下に低下しても、その低下した外乱信号によ
る影響を極力抑えるために設けたものである。低下した
外乱信号による影響をおさえるために、比較器１２にお
ける比較電圧Ｖth1を低く設定することも考えられる
が、余り低く設定すると、外乱信号が重畳されていない
ときも、比較器１２から第２のレベルの信号が出力され
る可能性が高くなり、データ信号を出力端子２００に伝
達する際にＨレベルのモードのハイパスフィルタ１１の
影響を受けてしまう。
【００３９】このようにして、波形伸長回路１３から出
力された図１の（ｆ）に示す信号は、スイッチング信号
としてハイパスフィルタ１１に入力することになる。ハ
イパスフィルタ１１ではスイッチング信号が第２のレベ
ルの期間ｔ２、Ｈレベルのモードのハイパスフィルタと
して機能し、たとえば、５ＭＨｚ〜１００ＭＨｚのデー
タ信号を通過させ、たとえば、２５０ｋＨｚ以下の外乱
信号を阻止する。一方、スイッチング信号が第１のレベ
ルであると、Ｌレベルのモードのハイパスフィルタとし
て機能し、低い周波数も含めてデータ信号を通過させ
る。
力された図１の（ｆ）に示す信号は、スイッチング信号
としてハイパスフィルタ１１に入力することになる。ハ
イパスフィルタ１１ではスイッチング信号が第２のレベ
ルの期間ｔ２、Ｈレベルのモードのハイパスフィルタと
して機能し、たとえば、５ＭＨｚ〜１００ＭＨｚのデー
タ信号を通過させ、たとえば、２５０ｋＨｚ以下の外乱
信号を阻止する。一方、スイッチング信号が第１のレベ
ルであると、Ｌレベルのモードのハイパスフィルタとし
て機能し、低い周波数も含めてデータ信号を通過させ
る。
【００４０】すなわち、ハイパスフィルタ１１はスイッ
チング信号が第２のレベルの期間ｔ２、第１のスイッチ
ング素子１５は導通状態となり、スイッチング信号の反
転信号を受けた第２のスイッチング素子１５ｂは非導通
状態となるため、第１の抵抗性素子１４ｂが接地ノード
に接続されて、第１の抵抗性素子１４ｂと容量性素子１
４ａとでＨレベルのモードのハイパスフィルタを構成す
ることとなる。一方、スイッチング信号が第１のレベル
であると、第１のスイッチング素子１５ａは非導通状態
となり、スイッチング信号の反転信号を受けた第２のス
イッチング素子１５ｂは導通状態となるため、第２の抵
抗性素子１４ｂが接地ノードに接続されて、第２の抵抗
性素子１４ｂと容量性素子１４ａとでＬレベルのモード
のハイパスフィルタを構成することになる。
チング信号が第２のレベルの期間ｔ２、第１のスイッチ
ング素子１５は導通状態となり、スイッチング信号の反
転信号を受けた第２のスイッチング素子１５ｂは非導通
状態となるため、第１の抵抗性素子１４ｂが接地ノード
に接続されて、第１の抵抗性素子１４ｂと容量性素子１
４ａとでＨレベルのモードのハイパスフィルタを構成す
ることとなる。一方、スイッチング信号が第１のレベル
であると、第１のスイッチング素子１５ａは非導通状態
となり、スイッチング信号の反転信号を受けた第２のス
イッチング素子１５ｂは導通状態となるため、第２の抵
抗性素子１４ｂが接地ノードに接続されて、第２の抵抗
性素子１４ｂと容量性素子１４ａとでＬレベルのモード
のハイパスフィルタを構成することになる。
【００４１】その結果として、図４の（ｅ）に示すデー
タ信号を受けて図４の（ｇ）に示すデータ信号が外乱信
号抑圧回路８２の出力端子２００から出力されることに
なる。このようにして得られた外乱信号抑圧回路８２か
らのデータ信号は、図４の（ｈ）に示すように非常に短
い期間ｔ３に抑圧された外乱成分を有するものである。
この期間ｔ３はデータ信号の数バイト程度であり、デー
タの再生において特に問題ないものである。
タ信号を受けて図４の（ｇ）に示すデータ信号が外乱信
号抑圧回路８２の出力端子２００から出力されることに
なる。このようにして得られた外乱信号抑圧回路８２か
らのデータ信号は、図４の（ｈ）に示すように非常に短
い期間ｔ３に抑圧された外乱成分を有するものである。
この期間ｔ３はデータ信号の数バイト程度であり、デー
タの再生において特に問題ないものである。
【００４２】要するに、上記に示した外乱信号抑圧回路
８２は、入力されるデータ信号から外乱信号を抜き出
し、外乱信号に基づいたスイッチング信号を生成して、
このスイッチング信号によりＨレベルまたはＬレベルの
モードのいづれか一方のモードにされたハイパスフィル
タに、データ信号を通過させ、外乱信号の抑圧されたデ
ータ信号を出力するものである。
８２は、入力されるデータ信号から外乱信号を抜き出
し、外乱信号に基づいたスイッチング信号を生成して、
このスイッチング信号によりＨレベルまたはＬレベルの
モードのいづれか一方のモードにされたハイパスフィル
タに、データ信号を通過させ、外乱信号の抑圧されたデ
ータ信号を出力するものである。
【００４３】従って、このように構成された外乱信号抑
圧回路８２においては、外乱信号が重畳されていないデ
ータ信号が入力された場合は、ハイパスフィルタ１１は
Ｌレベルのモードのハイパスフィルタとして機能し、デ
ータ信号に対して周波数制限の影響をほとんど与えず
に、出力端子２００に出力させる。一方、外乱信号が重
畳されると、ハイパスフィルタ１１はＬレベルのモード
のハイパスフィルタとして機能し、外乱信号を抑圧し、
信号波形の歪みの少ないデータ信号を出力するという効
果を有するものである。 実施の形態２．図５および図６は、本発明の実施の形態
２による外乱波形を抑圧するための外乱信号抑圧回路８
２を示すものであり、上記の実施の形態１においては、
ＨレベルのモードとＬレベルのモードとをスイッチング
信号に基づいて切り換え可能にしたハイパスフィルタ１
１を用いたものであるのに対して、実施の形態２におい
ては、ＨレベルのモードとＬレベルのモードとをスイッ
チング信号に基づいて切り換え可能にしたバンドパスフ
ィルタ２０を用いたものである点で相違するだけであ
り、その他の点については上記した実施の形態１と同一
又は同様のものである。
圧回路８２においては、外乱信号が重畳されていないデ
ータ信号が入力された場合は、ハイパスフィルタ１１は
Ｌレベルのモードのハイパスフィルタとして機能し、デ
ータ信号に対して周波数制限の影響をほとんど与えず
に、出力端子２００に出力させる。一方、外乱信号が重
畳されると、ハイパスフィルタ１１はＬレベルのモード
のハイパスフィルタとして機能し、外乱信号を抑圧し、
信号波形の歪みの少ないデータ信号を出力するという効
果を有するものである。 実施の形態２．図５および図６は、本発明の実施の形態
２による外乱波形を抑圧するための外乱信号抑圧回路８
２を示すものであり、上記の実施の形態１においては、
ＨレベルのモードとＬレベルのモードとをスイッチング
信号に基づいて切り換え可能にしたハイパスフィルタ１
１を用いたものであるのに対して、実施の形態２におい
ては、ＨレベルのモードとＬレベルのモードとをスイッ
チング信号に基づいて切り換え可能にしたバンドパスフ
ィルタ２０を用いたものである点で相違するだけであ
り、その他の点については上記した実施の形態１と同一
又は同様のものである。
【００４４】すなわち、図５において２０は入力端子１
００に入力されたデータ信号を受け、スイッチング信号
に基づき、図７に示す周波数特性を有する低域側のカッ
トオフ周波数が低いＬモード（たとえば、約１００ｋＨ
ｚのカットオフ周波数）と低域側のカットオフ周波数が
高いＨモード（たとえば、約５００ｋＨｚ〜１ＭＨｚの
カットオフ周波数）のいづれか一方のモードにて受けた
データ信号の低域側のカットオフ周波数以下の周波数及
び高域側のカットオフ周波数（たとえば、２５０ＭＨ
ｚ）以上の周波数をカットして出力するバンドパスフィ
ルタで、Ｌ及びＨモードのフィルタ部１４とスイッチン
グ信号に基づきフィルタ部１４のモードを切り換えるた
めのスイッチ部１５とを有し、その具体的一例を図６に
示す。
００に入力されたデータ信号を受け、スイッチング信号
に基づき、図７に示す周波数特性を有する低域側のカッ
トオフ周波数が低いＬモード（たとえば、約１００ｋＨ
ｚのカットオフ周波数）と低域側のカットオフ周波数が
高いＨモード（たとえば、約５００ｋＨｚ〜１ＭＨｚの
カットオフ周波数）のいづれか一方のモードにて受けた
データ信号の低域側のカットオフ周波数以下の周波数及
び高域側のカットオフ周波数（たとえば、２５０ＭＨ
ｚ）以上の周波数をカットして出力するバンドパスフィ
ルタで、Ｌ及びＨモードのフィルタ部１４とスイッチン
グ信号に基づきフィルタ部１４のモードを切り換えるた
めのスイッチ部１５とを有し、その具体的一例を図６に
示す。
【００４５】図６において、１４ａは上記入力端子１０
０に一方の電極が接続された容量性素子、１４ｄはこの
容量性素子の他方の電極と上記出力端子２００との間に
接続された第３の抵抗性素子、１４ｂは一端が上記容量
性素子の他方の電極に接続された第１の抵抗性素子で、
他端が接地されると上記容量性素子１４ａ及び第３の抵
抗性素子とで低域側のカットオフ周波数が高いＨモード
のバンドパスフィルタを構成するものである。
０に一方の電極が接続された容量性素子、１４ｄはこの
容量性素子の他方の電極と上記出力端子２００との間に
接続された第３の抵抗性素子、１４ｂは一端が上記容量
性素子の他方の電極に接続された第１の抵抗性素子で、
他端が接地されると上記容量性素子１４ａ及び第３の抵
抗性素子とで低域側のカットオフ周波数が高いＨモード
のバンドパスフィルタを構成するものである。
【００４６】１４ｃは一端が上記容量性素子１４ａの他
方の電極に接続された第２の抵抗性素子で、他端が接地
されると上記容量性素子１４ａ及び第３の抵抗性素子と
で低側のカットオフ周波数が低いＬモードのバンドパス
フィルタを構成し、上記容量性素子１４ａ、上記第３の
抵抗性素子１４ｄ及び上記第１の抵抗性素子１４ｂとで
フィルタ部１４を構成しているものである。
方の電極に接続された第２の抵抗性素子で、他端が接地
されると上記容量性素子１４ａ及び第３の抵抗性素子と
で低側のカットオフ周波数が低いＬモードのバンドパス
フィルタを構成し、上記容量性素子１４ａ、上記第３の
抵抗性素子１４ｄ及び上記第１の抵抗性素子１４ｂとで
フィルタ部１４を構成しているものである。
【００４７】１５ａは上記第１の抵抗性素子１４ｂの他
端と接地ノードとの間に接続され、図４の（ｆ）に示す
スイッチング信号を制御電極に受けるＮ型ＭＯＳトラン
ジスタからなる第１のスイッチング素子、１５ｂは上記
第２の抵抗性素子１４ｃの他端と接地ノードとの間に接
続され、図４の（ｆ）に示すスイッチング信号の反転信
号を制御電極に受けるＮ型ＭＯＳトランジスタからなる
第２のスイッチング素子である。
端と接地ノードとの間に接続され、図４の（ｆ）に示す
スイッチング信号を制御電極に受けるＮ型ＭＯＳトラン
ジスタからなる第１のスイッチング素子、１５ｂは上記
第２の抵抗性素子１４ｃの他端と接地ノードとの間に接
続され、図４の（ｆ）に示すスイッチング信号の反転信
号を制御電極に受けるＮ型ＭＯＳトランジスタからなる
第２のスイッチング素子である。
【００４８】１５ｃは図４の（ｆ）に示すスイッチング
信号を受け、その信号を反転して上記第２のスイッチン
グ素子の制御電極に与えるインバータで、上記第１及び
第２のスイッチング素子１５ａ及び１５ｂとでスイッチ
部１５を構成しているものであり、たとえば、電源ノー
ドと接地ノードとの間に直列接続されたＰ型ＭＯＳトラ
ンジスタとＮ型ＭＯＳトランジスタからなるＣＭＯＳイ
ンバータによって構成されているものである。なお、図
５及び図６において、図１及び図２に示した符号と同一
符号は同一または相当部分を示しているものである。
信号を受け、その信号を反転して上記第２のスイッチン
グ素子の制御電極に与えるインバータで、上記第１及び
第２のスイッチング素子１５ａ及び１５ｂとでスイッチ
部１５を構成しているものであり、たとえば、電源ノー
ドと接地ノードとの間に直列接続されたＰ型ＭＯＳトラ
ンジスタとＮ型ＭＯＳトランジスタからなるＣＭＯＳイ
ンバータによって構成されているものである。なお、図
５及び図６において、図１及び図２に示した符号と同一
符号は同一または相当部分を示しているものである。
【００４９】実施の形態３．図８及び図９は、本発明の
実施の形態３による外乱波形を抑圧するための外乱信号
抑圧回路８２を示すものであり、上記した実施の形態１
のものにあいして、上記した実施の形態１における波形
伸長回路１３を削除したものであり、その他の点につい
ては上記した実施の形態１と同一または同様のものであ
る。
実施の形態３による外乱波形を抑圧するための外乱信号
抑圧回路８２を示すものであり、上記した実施の形態１
のものにあいして、上記した実施の形態１における波形
伸長回路１３を削除したものであり、その他の点につい
ては上記した実施の形態１と同一または同様のものであ
る。
【００５０】外乱信号が入力端子１００に入力したとき
の外乱信号抑圧回路８２の動作は実施の形態１と同じで
あるので、動作の詳細な説明は省略する。
の外乱信号抑圧回路８２の動作は実施の形態１と同じで
あるので、動作の詳細な説明は省略する。
【００５１】実施の形態４．図１１は、本発明による外
乱波形を抑圧するための外乱信号抑圧回路８２をハイパ
スフィルタ２１のみで構成した実施の形態４を示す図で
ある。図１２は、図１１の外乱信号抑圧回路８２の具体
的回路の一例を示す図である。図１３は、この実施の形
態４のハイパスフィルタ２１の周波数特性を示す図であ
る。
乱波形を抑圧するための外乱信号抑圧回路８２をハイパ
スフィルタ２１のみで構成した実施の形態４を示す図で
ある。図１２は、図１１の外乱信号抑圧回路８２の具体
的回路の一例を示す図である。図１３は、この実施の形
態４のハイパスフィルタ２１の周波数特性を示す図であ
る。
【００５２】このハイパスフィルタ２１は、コンデンサ
２１ａおよび抵抗２１ｂとで構成され、図１におけるハ
イパスフィルタ１１のＨモードの周波数特性と同様の特
性を有するハイパスフィルタである。この実施の形態４
においては，非常に簡単な回路構成で外乱信号抑圧回路
８２を実現できる。
２１ａおよび抵抗２１ｂとで構成され、図１におけるハ
イパスフィルタ１１のＨモードの周波数特性と同様の特
性を有するハイパスフィルタである。この実施の形態４
においては，非常に簡単な回路構成で外乱信号抑圧回路
８２を実現できる。
【００５３】以下に、実施の形態４の動作について述べ
る。ＭＲヘッドがディスクに接触し、図１６（ｂ）のよ
うな外乱が発生したときは、入力信号は外乱信号と重畳
され図１６（ｃ）のような信号波形が図１１の外乱信号
抑圧回路８２の入力端子１００に入力する。この回路に
おいては、図１３のような特性を有するハイパスフィル
タが常時接続されているので、外乱信号は常に阻止され
るので、出力端子２００に現れる出力信号は図４（ｇ）
に示される信号と同じになる。
る。ＭＲヘッドがディスクに接触し、図１６（ｂ）のよ
うな外乱が発生したときは、入力信号は外乱信号と重畳
され図１６（ｃ）のような信号波形が図１１の外乱信号
抑圧回路８２の入力端子１００に入力する。この回路に
おいては、図１３のような特性を有するハイパスフィル
タが常時接続されているので、外乱信号は常に阻止され
るので、出力端子２００に現れる出力信号は図４（ｇ）
に示される信号と同じになる。
【００５４】この実施の形態４においては、ハイパスフ
ィルタ２１のカットオフ周波数を外乱信号の周波数であ
る２５０ＫＨｚ程度に設定すると、５〜１００ＭＨｚ程
度のデータ信号はほとんど歪みが生じることはない。
ィルタ２１のカットオフ周波数を外乱信号の周波数であ
る２５０ＫＨｚ程度に設定すると、５〜１００ＭＨｚ程
度のデータ信号はほとんど歪みが生じることはない。
【００５５】
【発明の効果】以上述べたように、本発明によれば、入
力されるデータ信号から外乱信号に基づいたスイッチン
グ信号を生成する第１の回路と、第１のカットオフ周波
数と第２のカットオフ周波数を切り換えるフィルタを含
む第２の回路を有するように構成されるので、簡単な回
路構成で読み取りデータに重畳した外乱を抑圧できる。
力されるデータ信号から外乱信号に基づいたスイッチン
グ信号を生成する第１の回路と、第１のカットオフ周波
数と第２のカットオフ周波数を切り換えるフィルタを含
む第２の回路を有するように構成されるので、簡単な回
路構成で読み取りデータに重畳した外乱を抑圧できる。
【００５６】さらに、本発明によれば、第１の回路は、
データ信号と第１の基準電位とを比較し比較信号を出力
する比較器と、この比較器からの比較出力を伸長しスイ
ッチング信号を出力する波形伸長回路とを有するように
構成されるので、簡単な回路構成で読み取りデータに重
畳した外乱を抑圧できる。
データ信号と第１の基準電位とを比較し比較信号を出力
する比較器と、この比較器からの比較出力を伸長しスイ
ッチング信号を出力する波形伸長回路とを有するように
構成されるので、簡単な回路構成で読み取りデータに重
畳した外乱を抑圧できる。
【００５７】さらに、本発明によれば、第１の回路は、
データ信号と第１の基準電位とを比較し、スイッチング
信号を出力する比較器を有するように構成される。
データ信号と第１の基準電位とを比較し、スイッチング
信号を出力する比較器を有するように構成される。
【００５８】さらに、本発明によれば、本発明のＭＲヘ
ッド用信号再生回路においては、第２の回路はハイパス
フィルタとして機能するように構成されるので、簡単な
回路構成で読み取りデータに重畳した外乱を抑圧でき
る。
ッド用信号再生回路においては、第２の回路はハイパス
フィルタとして機能するように構成されるので、簡単な
回路構成で読み取りデータに重畳した外乱を抑圧でき
る。
【００５９】さらに、本発明によれば、第２の回路はバ
ンドパスフィルタとして機能するように構成されるの
で、簡単な回路構成で読み取りデータに重畳した外乱を
抑圧できる。
ンドパスフィルタとして機能するように構成されるの
で、簡単な回路構成で読み取りデータに重畳した外乱を
抑圧できる。
【００６０】さらに、本発明によれば、入出力端子間に
接続され、スイッチング信号によりカットオフ周波数が
制御されるハイパスフィルタと、入力端子に現れた電位
が基準電位より高い場合は比較出力を出力する比較器
と、この比較出力を伸長しスイッチング信号を出力する
波形伸長回路とから構成されるので、簡単な回路構成で
読み取りデータに重畳した外乱を抑圧できる。
接続され、スイッチング信号によりカットオフ周波数が
制御されるハイパスフィルタと、入力端子に現れた電位
が基準電位より高い場合は比較出力を出力する比較器
と、この比較出力を伸長しスイッチング信号を出力する
波形伸長回路とから構成されるので、簡単な回路構成で
読み取りデータに重畳した外乱を抑圧できる。
【００６１】さらに、本発明は、入出力端子間に接続さ
れ、スイッチング信号により低い方のカットオフ周波数
が制御されるバンドパスフィルタと、入力端子に現れた
電位が基準電位より高い場合は比較出力を出力する比較
器と、この比較出力を伸長しスイッチング信号を出力す
る波形伸長回路とから構成されるので、簡単な回路構成
で読み取りデータに重畳した外乱を抑圧できる。
れ、スイッチング信号により低い方のカットオフ周波数
が制御されるバンドパスフィルタと、入力端子に現れた
電位が基準電位より高い場合は比較出力を出力する比較
器と、この比較出力を伸長しスイッチング信号を出力す
る波形伸長回路とから構成されるので、簡単な回路構成
で読み取りデータに重畳した外乱を抑圧できる。
【００６２】さらに、本発明は、入出力端子間に接続さ
れ、スイッチング信号によりカットオフ周波数が制御さ
れるフィルタと、入力端子に現れた電位が基準電位より
高い場合はスイッチング信号を出力する比較器とから構
成されるので、簡単な回路構成で読み取りデータに重畳
した外乱を抑圧できる。
れ、スイッチング信号によりカットオフ周波数が制御さ
れるフィルタと、入力端子に現れた電位が基準電位より
高い場合はスイッチング信号を出力する比較器とから構
成されるので、簡単な回路構成で読み取りデータに重畳
した外乱を抑圧できる。
【００６３】さらに、本発明は、入出力端子間に接続さ
れたハイパスフィルタを備えるように構成されるので、
簡単な回路構成で読み取りデータに重畳した外乱を抑圧
できる。
れたハイパスフィルタを備えるように構成されるので、
簡単な回路構成で読み取りデータに重畳した外乱を抑圧
できる。
【図１】 本発明の実施の形態１による読み取りデータ
の外乱を抑圧するシステムを示す図である。
の外乱を抑圧するシステムを示す図である。
【図２】 本発明の実施の形態１の外乱信号抑圧回路の
具体的回路の一例を示す図である。
具体的回路の一例を示す図である。
【図３】 図１のシステムのハイパスフィルタの周波数
特性を示すグラフである。
特性を示すグラフである。
【図４】 図４は、図２の各部における信号波形を示す
図である。
図である。
【図５】 本発明の実施の形態２の外乱信号抑圧回路の
具体的回路の一例を示す図である。
具体的回路の一例を示す図である。
【図６】 図５の外乱信号抑圧回路の具体的回路の一例
を示す図である。
を示す図である。
【図７】 本発明の実施の形態２のフィルタの特性を示
す図である。
す図である。
【図８】 本発明の実施の形態３の外乱信号抑圧回路の
一例を示す図である。
一例を示す図である。
【図９】 図８の外乱信号抑圧回路の具体的回路の一例
を示す図である。
を示す図である。
【図１０】 この実施の形態３の詳細回路の各部の信号
波形（ｃ，ｄ，ｇ）を示す図である。
波形（ｃ，ｄ，ｇ）を示す図である。
【図１１】 本発明の実施の形態４の外乱信号抑圧回路
の一例を示す図である。
の一例を示す図である。
【図１２】 図１１の外乱信号抑圧回路の具体的回路の
一例を示す図である。
一例を示す図である。
【図１３】 実施の形態４のハイパスフィルタの周波数
特性を示す図である。
特性を示す図である。
【図１４】 ハードディスクドライブの一般的なブロッ
ク構成を示す図である。
ク構成を示す図である。
【図１５】 従来例のリード／ライト（Ｒ／Ｗ）アンプ
を示す図である。
を示す図である。
【図１６】 外乱がデータ信号に与える影響を示した波
形図である。
形図である。
【図１７】 従来の読み取りデータの外乱信号を抑圧す
る外乱信号抑圧回路を示す図である。
る外乱信号抑圧回路を示す図である。
【図１８】 従来の外乱信号抑圧回路の各部の信号波形
を示す図である。
を示す図である。
１１ ハイパスフィルタ １２ 比較器 １３ 波形伸長回路 １４ フィルタ部 １４ａ コンデンサ １４ａ〜１４ｃ 抵抗 １５ スイッチ １５ａ，１５ｂ ＣＭＯＳトランジスタ １５ｃ インバータ １７ 定電圧源 ２０ バンドパスフィルタ ２１ ハイパスフィルタ ２１ａ コンデンサ ２１ｂ 抵抗 ８２ 外乱信号抑圧回路 １００ 入力端子 ２００ 出力端子
Claims (9)
- 【請求項１】 入力されるデータ信号から外乱信号に基
づいたスイッチング信号を生成する第１の回路と、 第１のカットオフ周波数と第２のカットオフ周波数を有
し、前記データ信号及びスイッチング信号を受け、受け
たスイッチング信号に基づいて第１または第２のカット
オフ周波数のいづれか一方のカットオフ周波数を有した
フィルタとして機能して前記データ信号を出力する第２
の回路と、を備えたことを特徴とするＭＲヘッド用信号
再生回路。 - 【請求項２】 請求項１記載のＭＲヘッド用信号再生回
路において、 前記第１の回路は、 データ信号と第１の基準電位とを比較し、データ信号が
第１の基準電位より低い場合は第１のレベルの比較信号
を出力し、データ信号が第１の基準電位より高い場合は
第２のレベルの比較信号を出力する比較器と、 この比較器からの比較出力を受け、この比較出力を第２
の基準電位に基づいて伸長しスイッチング信号を出力す
る波形伸長回路と、を有したことを特徴とするＭＲヘッ
ド用信号再生回路。 - 【請求項３】 請求項１記載のＭＲヘッド用信号再生回
路において、 前記第１の回路は、データ信号と第１の基準電位とを比
較し、データ信号が基準電位より低い場合は第１のレベ
ルのスイッチング信号を出力し、データ信号が基準電位
より高い場合は第２のレベルのスイッチング信号を出力
する比較器を有することを特徴とするＭＲヘッド用信号
再生回路。 - 【請求項４】 請求項１から３のいづれかに記載のＭＲ
ヘッド用信号再生回路において、 前記第２の回路はハイパスフィルタとして機能すること
を特徴とすることを特徴とするＭＲヘッド用信号再生回
路。 - 【請求項５】 請求項１から３のいづれかに記載のＭＲ
ヘッド用信号再生回路において、 前記第２の回路はバンドパスフィルタとして機能するこ
とを特徴とすることを特徴とするＭＲヘッド用信号再生
回路。 - 【請求項６】 ＭＲヘッドで読み出された信号に基づい
たデータ信号が入力する入力端子と、 出力端子と、 前記入力端子と前記出力端子との間に接続され、スイッ
チング信号によりカットオフ周波数が制御されるハイパ
スフィルタと、 第１の入力ノードが前記入力端子に接続され、第２の入
力ノードが基準電位に接続され、前記入力端子に現れた
電位が前記基準電位より高い場合は第２のレベルの比較
出力を出力し、低い場合は第１のレベルの比較出力を出
力する比較器と、 この比較器からの比較出力を受け、この比較出力を第２
の基準電位に基づいて伸長しスイッチング信号を出力す
る波形伸長回路と、を備えたことを特徴とするＭＲヘッ
ド用信号再生回路。 - 【請求項７】 ＭＲヘッドで読み出された信号に基づい
たデータ信号が入力する入力端子と、 出力端子と、 前記入力端子と前記出力端子との間に接続され、スイッ
チング信号により低い方のカットオフ周波数が制御され
るバンドパスフィルタと、 第１の入力ノードが前記入力端子に接続され、第２の入
力ノードが基準電位に接続され、前記入力端子に現れた
電位が前記基準電位より高い場合は第２のレベルの比較
出力を出力し、低い場合は第１のレベルの比較出力を出
力する比較器と、 この比較器からの比較出力を受け、この比較出力を第２
の基準電位に基づいて伸長しスイッチング信号を出力す
る波形伸長回路と、を備えたことを特徴とするＭＲヘッ
ド用信号再生回路。 - 【請求項８】 ＭＲヘッドで読み出された信号に基づい
たデータ信号が入力する入力端子と、 出力端子と、 前記入力端子と前記出力端子との間に接続され、スイッ
チング信号によりカットオフ周波数が制御されるフィル
タと、 第１の入力ノードが前記入力端子に接続され、第２の入
力ノードが基準電位に接続され、前記データ信号と第１
の基準電位とを比較し、データ信号が基準電位より低い
場合は第１のレベルのスイッチング信号を出力し、デー
タ信号が基準電位より高い場合は第２のレベルのスイッ
チング信号を出力する比較器と、を有することを特徴と
するＭＲヘッド用信号再生回路。 - 【請求項９】 ＭＲヘッドで読み出された信号に基づい
たデータ信号が入力する入力端子と、 出力端子と、 前記入力端子と前記出力端子との間に接続されたハイパ
スフィルタを備えたことを特徴とするＭＲヘッド用信号
再生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7187263A JPH0944810A (ja) | 1995-07-24 | 1995-07-24 | Ｍｒヘッド用信号再生回路 |
| US08/886,472 US5834969A (en) | 1995-07-24 | 1997-07-01 | Circuit for processing signals from a magneto-resistive head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7187263A JPH0944810A (ja) | 1995-07-24 | 1995-07-24 | Ｍｒヘッド用信号再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0944810A true JPH0944810A (ja) | 1997-02-14 |
Family
ID=16202923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7187263A Pending JPH0944810A (ja) | 1995-07-24 | 1995-07-24 | Ｍｒヘッド用信号再生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5834969A (ja) |
| JP (1) | JPH0944810A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201651B1 (en) | 1998-01-13 | 2001-03-13 | Nec Corporation | Circuit for reproducing data and apparatus for reading data out of a magnetic disc based on calculated frequency cut off |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG55343A1 (en) * | 1996-07-11 | 1998-12-21 | Texas Instruments Inc | Offet free thermal asperity t/a detector |
| US6118829A (en) * | 1997-10-01 | 2000-09-12 | Integration Associates, Inc. | Apparatus and method for automatic mode selection in a communications receiver |
| US6359743B1 (en) | 1998-11-20 | 2002-03-19 | Stmicroelectronics, Inc. | Apparatus and method for reducing thermal interference in MR heads in disk drives |
| JP3273502B2 (ja) * | 1998-11-26 | 2002-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスクドライブ装置、ディスクドライブ装置のエラー回復処理方法及びディスクドライブ制御装置 |
| US6522495B1 (en) | 1999-04-16 | 2003-02-18 | International Business Machines Corporation | System, method and program for determining the magnetic center shift within a disk drive system |
| US6404578B1 (en) * | 1999-09-28 | 2002-06-11 | Koninklijke Philips Electronics N.V. | Circuit for reduction and optimization of write-to-read settling times in magnetic medium storage devices |
| US6940670B2 (en) * | 1999-12-29 | 2005-09-06 | Koninklijke Philips Electronics N.V. | Method of reading magnetic information which is immunized against thermal asperities |
| US6469485B2 (en) | 2000-07-07 | 2002-10-22 | Honeywell International Inc. | Active filter and method for suppressing current harmonics |
| US6654191B2 (en) | 2001-07-12 | 2003-11-25 | International Business Machines Corporation | Restoration of hard disk drive readback signal in the presence of thermal modulation |
| US8317973B2 (en) * | 2009-11-11 | 2012-11-27 | Kemira Chemical, Inc. | Polyester surfactants for deinking |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3678416A (en) * | 1971-07-26 | 1972-07-18 | Richard S Burwen | Dynamic noise filter having means for varying cutoff point |
| CA959946A (en) * | 1971-08-06 | 1974-12-24 | Daniel I. Pomerantz | Timing means with long time constants |
| US4207543A (en) * | 1978-07-18 | 1980-06-10 | Izakson Ilya S | Adaptive filter network |
| US4914398A (en) * | 1988-08-01 | 1990-04-03 | International Business Machines Corporation | Method and circuitry to suppress additive disturbances in data channels containing MR sensors |
| US5220220A (en) * | 1989-09-20 | 1993-06-15 | Gennum Corporation | Noise suppression system |
| US5270875A (en) * | 1990-11-13 | 1993-12-14 | Colorado Memory Systems, Inc. | Programmable filter/equalizer for duel speed and density magnetic recording devices |
| JPH04328976A (ja) * | 1991-04-27 | 1992-11-17 | Rohm Co Ltd | アクティブフィルタの特性切り換え回路 |
| JP2723417B2 (ja) * | 1992-03-24 | 1998-03-09 | 株式会社東芝 | アクティブフィルタ回路 |
| US5428314A (en) * | 1994-05-09 | 1995-06-27 | Tacan Corporation | Odd/even order distortion generator and distortion cancellation circuit |
| US5648738A (en) * | 1994-11-01 | 1997-07-15 | Cirrus Logic, Inc. | Read channel having auto-zeroing and offset compensation, and power-down between servo fields |
-
1995
- 1995-07-24 JP JP7187263A patent/JPH0944810A/ja active Pending
-
1997
- 1997-07-01 US US08/886,472 patent/US5834969A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201651B1 (en) | 1998-01-13 | 2001-03-13 | Nec Corporation | Circuit for reproducing data and apparatus for reading data out of a magnetic disc based on calculated frequency cut off |
Also Published As
| Publication number | Publication date |
|---|---|
| US5834969A (en) | 1998-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0944810A (ja) | Ｍｒヘッド用信号再生回路 | |
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| JPH09147304A (ja) | Ｍｒヘッド用増幅器 | |
| US6268756B1 (en) | Fast high side switch for hard disk drive preamplifiers | |
| US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
| JPS643363B2 (ja) | ||
| JPS58177502A (ja) | 電子的スイッチング回路 | |
| JP3157461B2 (ja) | 平滑回路 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| US2938963A (en) | Signal amplifier circuits | |
| JP3033696B2 (ja) | 記録アンプ回路 | |
| JPH0135532B2 (ja) | ||
| JP2541992B2 (ja) | Ｖｔｒコントロ−ルヘツドアンプ | |
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| JPH0629764Y2 (ja) | 高域補償回路 | |
| JPH0311717B2 (ja) | ||
| JP3344001B2 (ja) | ディジタル記録再生装置 | |
| JPH0447362B2 (ja) | ||
| JPH0334602B2 (ja) | ||
| JPS63300410A (ja) | 半導体集積回路装置 | |
| JPS6243870A (ja) | フイルタの切換回路 | |
| JPS6328125A (ja) | 信号切換装置 | |
| JPH0760484B2 (ja) | 録音再生回路 | |
| JPS63127403A (ja) | 磁気記録再生回路 | |
| JPH01211201A (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |