JPH01211201A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH01211201A JPH01211201A JP3590488A JP3590488A JPH01211201A JP H01211201 A JPH01211201 A JP H01211201A JP 3590488 A JP3590488 A JP 3590488A JP 3590488 A JP3590488 A JP 3590488A JP H01211201 A JPH01211201 A JP H01211201A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- circuit
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001771 impaired effect Effects 0.000 abstract 2
- 230000005236 sound signal Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/04—Preventing, inhibiting, or warning against accidental erasing or double recording
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高耐圧ヘッドスイッチ回路に関し、特にＶＴ
Ｒ等の音声録音再生装置のへ、ド切換に用いられる高耐
圧ヘッドスイッチ回路に関する。
Ｒ等の音声録音再生装置のへ、ド切換に用いられる高耐
圧ヘッドスイッチ回路に関する。
まず、高耐圧へッドスイ、チ回路が音声録音再生装置の
ヘッド切換にどの様に用いられるかを第３図を用いて説
明する。第３図は、音声信号録音再生回路（以下録再回
路と略す）の基本ブ四ツク図であり一転鎖線内に示すブ
ロックは、半導体集積回路として同一チップ上に形成さ
れる。この録再回路は、コントロール端子ｍ及びＣに印
加される電圧に応じて録再モード切換制御回路により集
積化スイッチ回路（以下スイッチと略す）ＳＷ２〜ＳＷ
４及び高耐圧ヘッドスイッチ切換制御回路によりスイッ
チＳＷＩを開閉して録音モードと再生モード切換えを行
う。第３図に示す各スイッチの状態は録音モニドであり
まずこのモードでの音声信号の流れを説明すると、ライ
ン入力端子ｊか−ら入力されたチューナやマイクからの
音声信号は、オートレベルコントロール回路ＡＬＣによ
ってレベル制御を受け、ＳＷ４を介してラインアンプＡ
２に伝達され、Ａ２により電圧増幅され、ライン出、力
端子ｋからモニター回路等の他ブロックに供給されると
共にコンデンサＣ３，録音アンプ入力祷子Ａ、ＳＷ３を
介して録音アンプＡ３に入力されＡ、により電圧増幅さ
れ、録音アンプ出力端子ｅ、コンデンサＣＩ、抵抗ＲＩ
Ｏを介してバイアス発振回路ｏＳＣからの交流バイアス
と共に録再ヘッドＨの一端Ｎ１に供給される。録再ヘッ
ドの残る一端Ｎ２はＳＷ２によって接地される。以上の
過程をもって録再ヘッドＨに記録電流が流れ°磁気テー
プに音声信号が記録される。次に再星モードでの信号の
流れを説明する。再生モードでは、録再モード切換制御
回路及び高耐圧ヘッドスイッチ切換制御回路は、スイッ
チＳＷ１〜ＳＷ４を第４図に示す状態の逆に切換る。再
生モードにおいて、録再ヘッドＨの一端Ｎ１はＳＷＩに
よって接地され残る一端Ｎ２に磁気テープから音声信号
電圧が誘起されイコライザ７ンプＡ１に入力される。こ
の音声信号はＡ１により周波数応答補正と、電圧増幅が
行なわれた後コンデンサＣ２ボリュームＶＲ，ＳＷ４を
介してラインアンプＡ２に供給空れＡ２によりさらに電
圧増幅され、ライン出力端子に−から電力増幅装置等の
外部回路に送られる。このとき、バイアス発振回路Ｏ８
Ｃは動作を停止している。以上の説明のとおりスイッチ
ＳＷ１とＳＷ２は録再へ、ドの両端を各モードに応じて
交互に接地する役割をなしでいるがここでＳＷＩについ
てさらに詳しく説明する。録音モードにおいて開放状態
にあるＳＷＩには、バイアス発振回路Ｏ８Ｃから約８０
Ｖ、−、の交流電圧が印加される。このためＳＷｌは、
±８０Ｖの直流電圧の耐圧を有することが必要で特別な
回路構成がなされ、これを特に高耐圧ヘッドスイッチ回
路と呼ぶ。第２図に従来からの高耐圧スィッチの回路構
成を示す。ａはスイッチとしての開閉端子、ｂは電源端
子であり、コントロール端子Ｃに再生及び録音モードで
ないモード（以下ＰＢモードとする）に相当するコント
ロール電位が与えられたとき、高耐圧ヘッドスイッチ切
換制御回路ＲＦＣ／ＦＢがトランジスタＱ６のベースに
定電圧を供給すると、トランジスタＱ６．抵抗Ｒ６は定
電流源として働き、トランジスタＱ３〜Ｑ５．抵抗Ｒ３
〜Ｒ５からなるカレントミラー回路を介してトランジス
タＱｌ、Ｑ２のベースに駆動電流を供給する。このとき
Ｑｌ、Ｑ２のコレクターエミッタ間はローインピーダン
スとなり、開閉端ａは等測的に接地された状態となる。
ヘッド切換にどの様に用いられるかを第３図を用いて説
明する。第３図は、音声信号録音再生回路（以下録再回
路と略す）の基本ブ四ツク図であり一転鎖線内に示すブ
ロックは、半導体集積回路として同一チップ上に形成さ
れる。この録再回路は、コントロール端子ｍ及びＣに印
加される電圧に応じて録再モード切換制御回路により集
積化スイッチ回路（以下スイッチと略す）ＳＷ２〜ＳＷ
４及び高耐圧ヘッドスイッチ切換制御回路によりスイッ
チＳＷＩを開閉して録音モードと再生モード切換えを行
う。第３図に示す各スイッチの状態は録音モニドであり
まずこのモードでの音声信号の流れを説明すると、ライ
ン入力端子ｊか−ら入力されたチューナやマイクからの
音声信号は、オートレベルコントロール回路ＡＬＣによ
ってレベル制御を受け、ＳＷ４を介してラインアンプＡ
２に伝達され、Ａ２により電圧増幅され、ライン出、力
端子ｋからモニター回路等の他ブロックに供給されると
共にコンデンサＣ３，録音アンプ入力祷子Ａ、ＳＷ３を
介して録音アンプＡ３に入力されＡ、により電圧増幅さ
れ、録音アンプ出力端子ｅ、コンデンサＣＩ、抵抗ＲＩ
Ｏを介してバイアス発振回路ｏＳＣからの交流バイアス
と共に録再ヘッドＨの一端Ｎ１に供給される。録再ヘッ
ドの残る一端Ｎ２はＳＷ２によって接地される。以上の
過程をもって録再ヘッドＨに記録電流が流れ°磁気テー
プに音声信号が記録される。次に再星モードでの信号の
流れを説明する。再生モードでは、録再モード切換制御
回路及び高耐圧ヘッドスイッチ切換制御回路は、スイッ
チＳＷ１〜ＳＷ４を第４図に示す状態の逆に切換る。再
生モードにおいて、録再ヘッドＨの一端Ｎ１はＳＷＩに
よって接地され残る一端Ｎ２に磁気テープから音声信号
電圧が誘起されイコライザ７ンプＡ１に入力される。こ
の音声信号はＡ１により周波数応答補正と、電圧増幅が
行なわれた後コンデンサＣ２ボリュームＶＲ，ＳＷ４を
介してラインアンプＡ２に供給空れＡ２によりさらに電
圧増幅され、ライン出力端子に−から電力増幅装置等の
外部回路に送られる。このとき、バイアス発振回路Ｏ８
Ｃは動作を停止している。以上の説明のとおりスイッチ
ＳＷ１とＳＷ２は録再へ、ドの両端を各モードに応じて
交互に接地する役割をなしでいるがここでＳＷＩについ
てさらに詳しく説明する。録音モードにおいて開放状態
にあるＳＷＩには、バイアス発振回路Ｏ８Ｃから約８０
Ｖ、−、の交流電圧が印加される。このためＳＷｌは、
±８０Ｖの直流電圧の耐圧を有することが必要で特別な
回路構成がなされ、これを特に高耐圧ヘッドスイッチ回
路と呼ぶ。第２図に従来からの高耐圧スィッチの回路構
成を示す。ａはスイッチとしての開閉端子、ｂは電源端
子であり、コントロール端子Ｃに再生及び録音モードで
ないモード（以下ＰＢモードとする）に相当するコント
ロール電位が与えられたとき、高耐圧ヘッドスイッチ切
換制御回路ＲＦＣ／ＦＢがトランジスタＱ６のベースに
定電圧を供給すると、トランジスタＱ６．抵抗Ｒ６は定
電流源として働き、トランジスタＱ３〜Ｑ５．抵抗Ｒ３
〜Ｒ５からなるカレントミラー回路を介してトランジス
タＱｌ、Ｑ２のベースに駆動電流を供給する。このとき
Ｑｌ、Ｑ２のコレクターエミッタ間はローインピーダン
スとなり、開閉端ａは等測的に接地された状態となる。
；ン・トロール端子Ｃに録音モードに相当するコントロ
ール電位が与えられると、Ｑ６のベースにはほぼ０電位
が与えられ、Ｑｌ、Ｑ２のベース入の駆動電流はカット
されＱｌ、Ｑ２のコレクタ・エミッタ間は、ハイインピ
ーダンスとなり開閉端ａは開放状態となる。
ール電位が与えられると、Ｑ６のベースにはほぼ０電位
が与えられ、Ｑｌ、Ｑ２のベース入の駆動電流はカット
されＱｌ、Ｑ２のコレクタ・エミッタ間は、ハイインピ
ーダンスとなり開閉端ａは開放状態となる。
開閉端ａと接地間の耐圧は±８．Ｏｖ以上の直流電圧の
耐圧を必要とするととは前述の通りであるが、一般的な
Ｐ形すブストレースとＮ形エピタキシャル層の構造をも
つ、バイポーラ集積回路でも接地から開閉端ａに向う順
方向接合が形成されないようＱｌ、Ｑ２のコレクタを共
通接続とし、Ｑｌはエミッタを開閉端ａに接続してＱｌ
、Ｑ２はそれぞれａにプラス電圧印加時逆方向トランジ
スタと順方向トランジスタａにマイナス電圧印加時、順
方向トランジスタと逆方向トランジスタとして働くよう
に用いられている。ａの耐圧は、ａにプラス電圧印加時
にＱ２の０８間耐圧、マイナス電圧印加時にＱｌの０８
間耐圧によって決定される様になる。さらにＬ Ｖ ｃ
ａｎ ＞ Ｌ Ｖ ａｍ。であることからＱｌ、Ｑ２の
ベース・エミッタ間に各々Ｒ１゜Ｒ２が押入され、開閉
端ａには、必要な耐圧が与えられる。
耐圧を必要とするととは前述の通りであるが、一般的な
Ｐ形すブストレースとＮ形エピタキシャル層の構造をも
つ、バイポーラ集積回路でも接地から開閉端ａに向う順
方向接合が形成されないようＱｌ、Ｑ２のコレクタを共
通接続とし、Ｑｌはエミッタを開閉端ａに接続してＱｌ
、Ｑ２はそれぞれａにプラス電圧印加時逆方向トランジ
スタと順方向トランジスタａにマイナス電圧印加時、順
方向トランジスタと逆方向トランジスタとして働くよう
に用いられている。ａの耐圧は、ａにプラス電圧印加時
にＱ２の０８間耐圧、マイナス電圧印加時にＱｌの０８
間耐圧によって決定される様になる。さらにＬ Ｖ ｃ
ａｎ ＞ Ｌ Ｖ ａｍ。であることからＱｌ、Ｑ２の
ベース・エミッタ間に各々Ｒ１゜Ｒ２が押入され、開閉
端ａには、必要な耐圧が与えられる。
上述した従来の高耐圧５ツドスイツチ回路は、録再ヘッ
ドがテープに常に接線するタイプのＶＴＲセットにおい
て、電源ＯＦＦ時に電源の立下りの過程で、高耐圧ヘッ
ドスイッチの開閉端ａに直流電圧が発生し、これによる
、電流がヘッドに流れ磁気テープに記録された内容に損
傷を与える欠点がある。この現象を第２図、第４図を用
いて説明する。第４図は第２図での電源ＯＦＦ時の動作
チャートである。通常、高耐圧ヘッドスイッチ回路は電
源ＯＦＦ時に丁百モードの状態にある。第４図において
、１は電源端子すの電位、２はＱ６のベース電位、３は
Ｑ３．Ｑ４のコレクタ電流、４は開閉端ａの電位である
。いま、ｔｌにおいてＳＷＯをＯＦＦにし電源を切断す
ると００が放電を始め、電源端子すの電位１は降下を始
める。ｔ２においてｂの電位がＲＥＣ／Ｐ百の動作限界
値以下になるとＱ６のベース電位２が降下をはじめ、こ
れに伴いＱ３．Ｑ４のコレクタ電流３が減少をはじめる
。ｔ３においてＱ４コレクタ電流がＶＢｇ。２／Ｒ２〔
Ａ〕（但しＶＢ、。２はＱ２ｆ７）ベース−ｚ ミッタ
間順方向電圧）以下となると、Ｑ２ベース電流は０とな
りＱ２はカットオフ状態となる。Ｑ２ベース電流４はυ
となりＱ２はカットオフ状態となる。そしてＱ１ベース
→Ｑ１エミッタ→Ｑ２コレクタ→ＧＮＤに流れていたＱ
３コレクタ電流３の径路が断たれＱ３のコレクタ電位は
電源端すの電位近くまで上昇して、これが抵抗Ｒ１を介
して開閉端ａの電位４として現れる。ｔ４においてＱ６
のベース電位２が０になるとＱ３．Ｑ４はカットオフと
なり開閉端ａの電位５も０にもどる。以上ｔ３からｔ４
の間に開閉端ａに直流電圧が発生する。
ドがテープに常に接線するタイプのＶＴＲセットにおい
て、電源ＯＦＦ時に電源の立下りの過程で、高耐圧ヘッ
ドスイッチの開閉端ａに直流電圧が発生し、これによる
、電流がヘッドに流れ磁気テープに記録された内容に損
傷を与える欠点がある。この現象を第２図、第４図を用
いて説明する。第４図は第２図での電源ＯＦＦ時の動作
チャートである。通常、高耐圧ヘッドスイッチ回路は電
源ＯＦＦ時に丁百モードの状態にある。第４図において
、１は電源端子すの電位、２はＱ６のベース電位、３は
Ｑ３．Ｑ４のコレクタ電流、４は開閉端ａの電位である
。いま、ｔｌにおいてＳＷＯをＯＦＦにし電源を切断す
ると００が放電を始め、電源端子すの電位１は降下を始
める。ｔ２においてｂの電位がＲＥＣ／Ｐ百の動作限界
値以下になるとＱ６のベース電位２が降下をはじめ、こ
れに伴いＱ３．Ｑ４のコレクタ電流３が減少をはじめる
。ｔ３においてＱ４コレクタ電流がＶＢｇ。２／Ｒ２〔
Ａ〕（但しＶＢ、。２はＱ２ｆ７）ベース−ｚ ミッタ
間順方向電圧）以下となると、Ｑ２ベース電流は０とな
りＱ２はカットオフ状態となる。Ｑ２ベース電流４はυ
となりＱ２はカットオフ状態となる。そしてＱ１ベース
→Ｑ１エミッタ→Ｑ２コレクタ→ＧＮＤに流れていたＱ
３コレクタ電流３の径路が断たれＱ３のコレクタ電位は
電源端すの電位近くまで上昇して、これが抵抗Ｒ１を介
して開閉端ａの電位４として現れる。ｔ４においてＱ６
のベース電位２が０になるとＱ３．Ｑ４はカットオフと
なり開閉端ａの電位５も０にもどる。以上ｔ３からｔ４
の間に開閉端ａに直流電圧が発生する。
本発明の高耐圧ヘッドスイッチ回路は、エミッタ端子が
接地された第１のトランジスタとこのトランジスタのコ
レクタ端子にコレクタ端子が接続された第２のトランジ
スタと、第１．第２のトランジスタのそれぞれのベース
端子へ定電流源からの電流を供給するカレントミラー構
成からなる第３、第４．第５のトランジスタ及び抵抗と
、定電流源を構成する第６のトランジスタ及び抵抗と、
第３． 第４のトランジスタのベース端子及び第５のト
ランジスタのコレクタ・ベース端子と第６のトランジス
タのコレクタ端子間に直列に接続された少なくとも３個
以上のダイオードと、制御信号に応じて定電流源のオン
、オフを同時に制御する制御回路とを備え、制御信号に
応じて第２のトランジスタのエミッタ端子と接地間の開
閉を行っている。
接地された第１のトランジスタとこのトランジスタのコ
レクタ端子にコレクタ端子が接続された第２のトランジ
スタと、第１．第２のトランジスタのそれぞれのベース
端子へ定電流源からの電流を供給するカレントミラー構
成からなる第３、第４．第５のトランジスタ及び抵抗と
、定電流源を構成する第６のトランジスタ及び抵抗と、
第３． 第４のトランジスタのベース端子及び第５のト
ランジスタのコレクタ・ベース端子と第６のトランジス
タのコレクタ端子間に直列に接続された少なくとも３個
以上のダイオードと、制御信号に応じて定電流源のオン
、オフを同時に制御する制御回路とを備え、制御信号に
応じて第２のトランジスタのエミッタ端子と接地間の開
閉を行っている。
次に本発明の実施例について図面を参照して説明する。
第１図は、本発明の一実施例を示すものであり従来例を
示す第２図と同等部分は同一符号をもって示す。図にお
いて、トランジスタＱ５のベースとコレクタ及びトラン
ジスタＱ３．Ｑ４のベース端子と、トランジスタＱ６の
コレクタ間にダイオードＤ１〜Ｄ３が接続されている。
示す第２図と同等部分は同一符号をもって示す。図にお
いて、トランジスタＱ５のベースとコレクタ及びトラン
ジスタＱ３．Ｑ４のベース端子と、トランジスタＱ６の
コレクタ間にダイオードＤ１〜Ｄ３が接続されている。
他の回路構成は第２図のそれと同等であり省略する。本
実施例において、コントロール端子Ｃに丁百モードに相
当するコントロール電圧が与えられたとき、高耐圧ヘッ
ドスイッチ切換制御回路ＲＦＣ／丁百がトランジスタＱ
６のベースに定電圧を供給するとトランジスタＱ６．抵
抗Ｒ６＆−Ａ定電流源として働きダイオードＤ１〜Ｄ３
．トランジスタＱ３〜Ｑ５゜抵抗Ｒ３〜Ｒ５から成るカ
レントミラー回路を介してトランジスタＱｌ、Ｑ２のベ
ースに駆動電流を供給する。このときＱｌ、Ｑ２のコレ
クターエミッタ間はローインピーダンスとなり開閉端ａ
は等測的に接地された状態となる。コントロール端子Ｃ
に録音モードに相当するコントロール電位が与えられる
とＱ６のベースにはほぼ０電位が与えられ、Ｑｌ、Ｑ２
のベースへの駆動電流はカットされ、Ｑｌ、Ｑ２のコレ
クタ・エミッタ間は、ハイインピーダンスとなり、開閉
端ａは開放状態となる。
実施例において、コントロール端子Ｃに丁百モードに相
当するコントロール電圧が与えられたとき、高耐圧ヘッ
ドスイッチ切換制御回路ＲＦＣ／丁百がトランジスタＱ
６のベースに定電圧を供給するとトランジスタＱ６．抵
抗Ｒ６＆−Ａ定電流源として働きダイオードＤ１〜Ｄ３
．トランジスタＱ３〜Ｑ５゜抵抗Ｒ３〜Ｒ５から成るカ
レントミラー回路を介してトランジスタＱｌ、Ｑ２のベ
ースに駆動電流を供給する。このときＱｌ、Ｑ２のコレ
クターエミッタ間はローインピーダンスとなり開閉端ａ
は等測的に接地された状態となる。コントロール端子Ｃ
に録音モードに相当するコントロール電位が与えられる
とＱ６のベースにはほぼ０電位が与えられ、Ｑｌ、Ｑ２
のベースへの駆動電流はカットされ、Ｑｌ、Ｑ２のコレ
クタ・エミッタ間は、ハイインピーダンスとなり、開閉
端ａは開放状態となる。
次に、電源ＯＦＦ時の動作チャートを第５図を持って説
明する。第５図は、第１図実施例における電源ＯＦＦ時
の動作チャートで１は電源端子すの電位、２はＱ６のベ
ース電位、３はＱ３．Ｑ４のコレクタ電流、４は開閉端
ａの電位である。いま、ｔｌにおいてＳＷＯをＯＦＦに
し電源を切断すると００が放電を始め電源端子すの電位
１は降下を始める。ｔ２において、Ｑ４のＶ□、ＤＩ〜
Ｄ３の順方向電圧ＶアによってＱ６のコレクタ・エミッ
タ間電圧Ｖ。ゆかなくなるとＱ６のコレクタ電流つまり
は、Ｑ３．Ｑ４のコレクタ電流３がオフとなる。ｔ３は
ＲＥＣ／ＦＢの動作限界値の点であり、これ以降すが下
がるとＱ６のベース電位２も下がる。ここで、従来例に
おいては、Ｑ３．Ｑ４のコレクタ電流はＱ６のベース電
位２に追従してぃた為に、開閉端ａに直流電圧を発生し
ていたが、第６図に示す様に本実施例ではダイオードＤ
ｉ〜Ｄ３を挿入する事によってＣ３，Ｃ４のコレクタ電
流３のオフを、ＲＥＣ／ＰＢの動作に追従しない電源電
圧に設定出来、開閉端ａの電位５には直流電圧は発生し
ない。
明する。第５図は、第１図実施例における電源ＯＦＦ時
の動作チャートで１は電源端子すの電位、２はＱ６のベ
ース電位、３はＱ３．Ｑ４のコレクタ電流、４は開閉端
ａの電位である。いま、ｔｌにおいてＳＷＯをＯＦＦに
し電源を切断すると００が放電を始め電源端子すの電位
１は降下を始める。ｔ２において、Ｑ４のＶ□、ＤＩ〜
Ｄ３の順方向電圧ＶアによってＱ６のコレクタ・エミッ
タ間電圧Ｖ。ゆかなくなるとＱ６のコレクタ電流つまり
は、Ｑ３．Ｑ４のコレクタ電流３がオフとなる。ｔ３は
ＲＥＣ／ＦＢの動作限界値の点であり、これ以降すが下
がるとＱ６のベース電位２も下がる。ここで、従来例に
おいては、Ｑ３．Ｑ４のコレクタ電流はＱ６のベース電
位２に追従してぃた為に、開閉端ａに直流電圧を発生し
ていたが、第６図に示す様に本実施例ではダイオードＤ
ｉ〜Ｄ３を挿入する事によってＣ３，Ｃ４のコレクタ電
流３のオフを、ＲＥＣ／ＰＢの動作に追従しない電源電
圧に設定出来、開閉端ａの電位５には直流電圧は発生し
ない。
以上説明したように本発明は、高耐圧ヘッドスイッチ回
路において電源ＯＦＦ時にトランジスタＱ３．Ｑ４のコ
レクタ電流のオフをダイオードＤｌ〜Ｄ３の挿入により
ＲＥＣ／ＰＢの減電圧特性の影響を受けない、様にする
事により開閉端ａの直流電圧の発生を防止出来るので、
録再ヘッドが常に接触するタイプのＶＴＲセットにおい
て電源ＯＦＦ時に、磁気テープの記録内容に損傷を与え
ないという効果がある。
路において電源ＯＦＦ時にトランジスタＱ３．Ｑ４のコ
レクタ電流のオフをダイオードＤｌ〜Ｄ３の挿入により
ＲＥＣ／ＰＢの減電圧特性の影響を受けない、様にする
事により開閉端ａの直流電圧の発生を防止出来るので、
録再ヘッドが常に接触するタイプのＶＴＲセットにおい
て電源ＯＦＦ時に、磁気テープの記録内容に損傷を与え
ないという効果がある。
第１図は本発明の一実施例の回路図、第２図は従来の回
路図、第３図は音声、信号録音再生回路のブロック図、
第４図は第２図の回路における電源ＯＦＦ時の動作チャ
ート図、第５図は第１図の回路における動作チャート図
である。 Ｑ１〜Ｑ６・・・・・・トランジスタ、Ｄ１〜Ｄ３・・
・・・・ダイオード、Ｒ１−Ｒ６，ＲＩＯ・・・・・・
抵抗、Ｃ０〜Ｃ１・・・・・・コンデンサ、ＳＷ、・・
・・・・電源スィッチ、ＳＷＩ〜ＳＷ４・・・・・・集
積化スイッチ回路、Ｖｃｃ・・・・・・電源、ＲＥＣ／
π百・・・・・・高耐圧ヘッドスイッチ切換制御回路、
丁百／ＲＢ・・・・・・録再モード切換制御回路、Ａ１
・・・・・・イコライザアンプ％Ａ２・・・・・・ライ
ンアンプ、Ａ３・・・・・・録音アンプ、ＡＬＣ！・・
・・・・オートレベルコントロール回路、Ｈ・・・・・
・録再ヘッド、Ｏ２０・・・・・・バイアス発振回路、
Ｎ、、、Ｎ２・・・・・・ノード、ＶＲ・・・・・・ポ
リウム、ａ・・・・・・開閉端、ｂ・・・・・・電源端
子、Ｃ・・・・・・ＲＥＣ／丁百コントロール端子、ｅ
・・・・・・録音アンプ出力端子、ｆ・・・・・・イコ
ライザアンプ入力端子、ｇ・・・・・・イコライザアン
プ出力端子、１ｔＪ・・・・・・ライン入出力端子、ｋ
・・・・・・ライン出力端子、ｌ・・・・・・録音アン
プ入力端子、ｍ・・・・・・ＰＢ／ＰＢコントロール端
子。 代理人 弁理士 内 原 音 ：ｌＦ３ ＠
路図、第３図は音声、信号録音再生回路のブロック図、
第４図は第２図の回路における電源ＯＦＦ時の動作チャ
ート図、第５図は第１図の回路における動作チャート図
である。 Ｑ１〜Ｑ６・・・・・・トランジスタ、Ｄ１〜Ｄ３・・
・・・・ダイオード、Ｒ１−Ｒ６，ＲＩＯ・・・・・・
抵抗、Ｃ０〜Ｃ１・・・・・・コンデンサ、ＳＷ、・・
・・・・電源スィッチ、ＳＷＩ〜ＳＷ４・・・・・・集
積化スイッチ回路、Ｖｃｃ・・・・・・電源、ＲＥＣ／
π百・・・・・・高耐圧ヘッドスイッチ切換制御回路、
丁百／ＲＢ・・・・・・録再モード切換制御回路、Ａ１
・・・・・・イコライザアンプ％Ａ２・・・・・・ライ
ンアンプ、Ａ３・・・・・・録音アンプ、ＡＬＣ！・・
・・・・オートレベルコントロール回路、Ｈ・・・・・
・録再ヘッド、Ｏ２０・・・・・・バイアス発振回路、
Ｎ、、、Ｎ２・・・・・・ノード、ＶＲ・・・・・・ポ
リウム、ａ・・・・・・開閉端、ｂ・・・・・・電源端
子、Ｃ・・・・・・ＲＥＣ／丁百コントロール端子、ｅ
・・・・・・録音アンプ出力端子、ｆ・・・・・・イコ
ライザアンプ入力端子、ｇ・・・・・・イコライザアン
プ出力端子、１ｔＪ・・・・・・ライン入出力端子、ｋ
・・・・・・ライン出力端子、ｌ・・・・・・録音アン
プ入力端子、ｍ・・・・・・ＰＢ／ＰＢコントロール端
子。 代理人 弁理士 内 原 音 ：ｌＦ３ ＠
Claims (1)
- エミッタ端子が接地された第１のトランジスタと、前記
第１のトランジスタのコレクタにコレクタが接続されス
イッチ端子にエミッタが接続された第２のトランジスタ
と、前記第１および第２のトランジスタのそれぞれのベ
ースに動作電流を供給するための二つの出力端子を有す
るカレントミラー回路と、制御信号に応答してオン、オ
フとなる電流源と、この電流源と前記カレントミラー回
路の入力端子との間に直列接続された複数のダイオード
とを備えるスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590488A JPH0748649B2 (ja) | 1988-02-17 | 1988-02-17 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590488A JPH0748649B2 (ja) | 1988-02-17 | 1988-02-17 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01211201A true JPH01211201A (ja) | 1989-08-24 |
| JPH0748649B2 JPH0748649B2 (ja) | 1995-05-24 |
Family
ID=12455015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3590488A Expired - Fee Related JPH0748649B2 (ja) | 1988-02-17 | 1988-02-17 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748649B2 (ja) |
-
1988
- 1988-02-17 JP JP3590488A patent/JPH0748649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0748649B2 (ja) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644375B2 (ja) | ||
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| US4631419A (en) | Transistor switch and driver circuit | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| JPS6038043B2 (ja) | スイツチ回路 | |
| JPH01211201A (ja) | スイッチ回路 | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| US4580177A (en) | Switching circuit for AC bias signal | |
| JPH0223501A (ja) | 高耐圧ヘッドスイッチ回路 | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JPH06291559A (ja) | 電力増幅器 | |
| JPH0223089B2 (ja) | ||
| JPS643363B2 (ja) | ||
| JPH087561Y2 (ja) | 切換増幅回路 | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPH0223716A (ja) | 集積化高耐圧スイッチ回路 | |
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| JPS6127927B2 (ja) | ||
| JPH0743807Y2 (ja) | テーププレーヤ | |
| JP4075112B2 (ja) | ベース電流補償回路 | |
| JPH0334682B2 (ja) | ||
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPS5837131Y2 (ja) | 増幅器の電源供給回路 | |
| JP3826463B2 (ja) | サンプルホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |