JPH0223501A - 高耐圧ヘッドスイッチ回路 - Google Patents
高耐圧ヘッドスイッチ回路Info
- Publication number
- JPH0223501A JPH0223501A JP63173203A JP17320388A JPH0223501A JP H0223501 A JPH0223501 A JP H0223501A JP 63173203 A JP63173203 A JP 63173203A JP 17320388 A JP17320388 A JP 17320388A JP H0223501 A JPH0223501 A JP H0223501A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- terminal
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000005236 sound signal Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/04—Preventing, inhibiting, or warning against accidental erasing or double recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/12—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams
- G11B15/125—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams conditioned by the operating function of the apparatus
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高耐圧ヘッドスイッチ回路に関し、特にＶＴＲ
等の音声録音再生装置のヘッド切換に用いられる高耐圧
ヘッドスイッチ回路に関する。
等の音声録音再生装置のヘッド切換に用いられる高耐圧
ヘッドスイッチ回路に関する。
従来、ＶＴＲ等の音声録音再生装置にはヘッドの切換を
行うための高耐圧ヘッドスイッチが用いられている。
行うための高耐圧ヘッドスイッチが用いられている。
第３図は従来の音声信号録音再生回路（以下、録再回路
と称す）のブロック図である。
と称す）のブロック図である。
第３図に示すように、かかる録再回路において、−点鎖
線内に示すブロックは半導体集積回路として同一チップ
上に形成される。この録再回路は録再モード切換制御回
路ＰＢ／ＰＢのコントロール端子ｍおよび高耐圧ヘッド
スイッチ切換制御回路ＲＥＣ／ＰＢのコントロール端子
Ｃに印加される電圧に応じ、録再モード切換制御回路Ｐ
Ｂ／ＰＢにより集積化スイッチ回路（以下、スイッチと
略す）ＳＷ２〜ＳＷ４を開閉し、また高耐圧ヘッドスイ
ッチ切換制御回路ＲＦＣ／ＰＢによりスイッチＳＷ１を
開閉して録音モードと再生モードとの切換えを行う。こ
の録再回路に示す各スイッチのＳＷ１〜ＳＷ４状態は録
音モードであり、この録音モードでの音声信号の流れを
説明する。
線内に示すブロックは半導体集積回路として同一チップ
上に形成される。この録再回路は録再モード切換制御回
路ＰＢ／ＰＢのコントロール端子ｍおよび高耐圧ヘッド
スイッチ切換制御回路ＲＥＣ／ＰＢのコントロール端子
Ｃに印加される電圧に応じ、録再モード切換制御回路Ｐ
Ｂ／ＰＢにより集積化スイッチ回路（以下、スイッチと
略す）ＳＷ２〜ＳＷ４を開閉し、また高耐圧ヘッドスイ
ッチ切換制御回路ＲＦＣ／ＰＢによりスイッチＳＷ１を
開閉して録音モードと再生モードとの切換えを行う。こ
の録再回路に示す各スイッチのＳＷ１〜ＳＷ４状態は録
音モードであり、この録音モードでの音声信号の流れを
説明する。
まず、ライン入力端子ｊから入力されたチューナやマイ
クからの音声信号はオートレベルコントロール回路ＡＬ
Ｃによって入力レベルの制御を受け、スイッチＳＷ４を
介してラインアンプＡ２に伝達される。このラインアン
プＡ°２により電圧増幅された信号はライン出力端子ｋ
からモニター回路等の他ブロックに供給されると共に、
コンデンサＣ３，録音アンプ入力端子！、スイッチＳＷ
３を介して録音アンプＡ３に入力される。さらに、この
信号は録音アンプＡ３により電圧増幅され、録音アンプ
出力端子ｅ、コンデンサＣＩ、抵抗Ｒ１０を介して、バ
イアス発振回路ｏＳＣからの交流バイアス信号と共に録
再ヘッドＨの一端Ｎ１に供給される。録再ヘッドＨの他
の一端Ｎ２はスイッチＳＷ２によって接地されている。
クからの音声信号はオートレベルコントロール回路ＡＬ
Ｃによって入力レベルの制御を受け、スイッチＳＷ４を
介してラインアンプＡ２に伝達される。このラインアン
プＡ°２により電圧増幅された信号はライン出力端子ｋ
からモニター回路等の他ブロックに供給されると共に、
コンデンサＣ３，録音アンプ入力端子！、スイッチＳＷ
３を介して録音アンプＡ３に入力される。さらに、この
信号は録音アンプＡ３により電圧増幅され、録音アンプ
出力端子ｅ、コンデンサＣＩ、抵抗Ｒ１０を介して、バ
イアス発振回路ｏＳＣからの交流バイアス信号と共に録
再ヘッドＨの一端Ｎ１に供給される。録再ヘッドＨの他
の一端Ｎ２はスイッチＳＷ２によって接地されている。
以上の過程を経て録再ヘッドＨに記録電流が流れ、磁気
テープに音声信号が記録される。
テープに音声信号が記録される。
次に、再生モードでの信号の流れを説明する。
再生モードでは、録再モード切換制御回路ＰＢ／ＰＢお
よび高耐圧ヘッドスイッチ切換制御回路ＲＥＣ／ＰＢは
スイッチＳＷ１〜ＳＷ４を第３図に示す状態の逆の状態
に切換える。この再生モードにおいて、録再ヘッドＨの
一端Ｎ１はスイッチＳＷＩによって接地されており、他
の一端Ｎ２に磁気テープからの音声信号電圧が誘起され
、イコライザアンプ入力端子５に接続されているイコラ
イザアンプＡ１に入力される。この音声信号はアンプＡ
１により周波数応答補正と電圧増幅が行なわれた後、イ
コライザアンプ出力端子ｇからコンデンサＣ２，ボリュ
ームＶＲ，ライン入力端子ｉ、スイッチＳＷ４を介して
ラインアンプＡ２に供給される。さらに、この音声信号
はラインアンプＡ２により電圧増幅され、ライン出力端
子ｋから電力増幅装置等の外部回路に送出される。この
とき、バイアス発振回路Ｏ８Ｃは動作を停止している。
よび高耐圧ヘッドスイッチ切換制御回路ＲＥＣ／ＰＢは
スイッチＳＷ１〜ＳＷ４を第３図に示す状態の逆の状態
に切換える。この再生モードにおいて、録再ヘッドＨの
一端Ｎ１はスイッチＳＷＩによって接地されており、他
の一端Ｎ２に磁気テープからの音声信号電圧が誘起され
、イコライザアンプ入力端子５に接続されているイコラ
イザアンプＡ１に入力される。この音声信号はアンプＡ
１により周波数応答補正と電圧増幅が行なわれた後、イ
コライザアンプ出力端子ｇからコンデンサＣ２，ボリュ
ームＶＲ，ライン入力端子ｉ、スイッチＳＷ４を介して
ラインアンプＡ２に供給される。さらに、この音声信号
はラインアンプＡ２により電圧増幅され、ライン出力端
子ｋから電力増幅装置等の外部回路に送出される。この
とき、バイアス発振回路Ｏ８Ｃは動作を停止している。
以上の説明のとおり、スイッチＳＷ１とＳＷ２は録再ヘ
ッドＨの両端Ｎ１．Ｎ２を各モードに応じて交互に接地
する役割をなしているが、ここでスイッチＳＷＩについ
て少し詳しく説明する。録音モードにおいて開放状態に
あるスイッチＳＷ１には、バイアス発振回路Ｏ８Ｃから
約８０Ｖｐ−ｐ（ビーク間電圧）の交流電圧が印加され
る。このなめスイッチＳＷＩは±８０Ｖの直流電圧の耐
圧を有することが必要である。従つ゛て、特別な回路構
成がなされ、これを特に高耐圧ヘッドスイッチ回路と呼
んでいる。
ッドＨの両端Ｎ１．Ｎ２を各モードに応じて交互に接地
する役割をなしているが、ここでスイッチＳＷＩについ
て少し詳しく説明する。録音モードにおいて開放状態に
あるスイッチＳＷ１には、バイアス発振回路Ｏ８Ｃから
約８０Ｖｐ−ｐ（ビーク間電圧）の交流電圧が印加され
る。このなめスイッチＳＷＩは±８０Ｖの直流電圧の耐
圧を有することが必要である。従つ゛て、特別な回路構
成がなされ、これを特に高耐圧ヘッドスイッチ回路と呼
んでいる。
第４図は従来からの高耐圧ヘッドスイッチ（ＳＷｌ）の
回路構成図である。
回路構成図である。
第４図に示すように、ａはスイッチとしての開閉端子、
ｂは電源端子、Ｃはコントロール端子である。このコン
トロール端子Ｃに再生および録音モードでないモード（
以下、丁１モードとする）に相当するコントロール電圧
が与えられ、高耐圧ヘッドスイッチ切換制御回路ＲＥＣ
／ＰＢからトランジスタＱ６のベースに定電圧が供給さ
れると、トランジスタＱ６．抵抗Ｒ６は定電流源として
働き、トランジスタＱ３〜Ｑ５および抵抗Ｒ３〜Ｒ５か
らなるカレントミラー回路を介してトランジスタＱ１．
Ｑ２のベースに駆動電流を供給する。このとき、トラン
ジスタＱｌ、Ｑ２のコレクタ・エミッタ間は低インピー
ダンスとなるので、開閉端ａは等測的に接地された状態
になる。また、コントロール端子Ｃに録音モードに相当
するコントロール電圧が与えられると、トランジスタＱ
６のベースはほぼＯ電位になり、トランジスタＱｌ、Ｑ
２のベースへの駆動電流がカットされ、トランジスタＱ
ｌ、Ｑ２のコレクタ・エミッタ間は高インピーダンスに
なるので、開閉端ａは開放状態になる。
ｂは電源端子、Ｃはコントロール端子である。このコン
トロール端子Ｃに再生および録音モードでないモード（
以下、丁１モードとする）に相当するコントロール電圧
が与えられ、高耐圧ヘッドスイッチ切換制御回路ＲＥＣ
／ＰＢからトランジスタＱ６のベースに定電圧が供給さ
れると、トランジスタＱ６．抵抗Ｒ６は定電流源として
働き、トランジスタＱ３〜Ｑ５および抵抗Ｒ３〜Ｒ５か
らなるカレントミラー回路を介してトランジスタＱ１．
Ｑ２のベースに駆動電流を供給する。このとき、トラン
ジスタＱｌ、Ｑ２のコレクタ・エミッタ間は低インピー
ダンスとなるので、開閉端ａは等測的に接地された状態
になる。また、コントロール端子Ｃに録音モードに相当
するコントロール電圧が与えられると、トランジスタＱ
６のベースはほぼＯ電位になり、トランジスタＱｌ、Ｑ
２のベースへの駆動電流がカットされ、トランジスタＱ
ｌ、Ｑ２のコレクタ・エミッタ間は高インピーダンスに
なるので、開閉端ａは開放状態になる。
上述した開閉端ａと接地間の耐圧が±８０Ｖ以上の直流
電圧の耐圧を必要とすることは前述の通りであるが、一
般的なｐ形基板とｎ形エピタキシャル層の構造を有する
バイポーラ集積回路では、接地から開閉端ａに向う順方
向接合が形成されないようにトランジスタＱｌ、Ｑ２の
コレクタを共通接続し且つトランジスタＱ２のエミッタ
を開閉端ａに接続してトランジスタＱｌ、Ｑ２がそれぞ
れ開閉端ａにプラスの電圧を印加した時、逆方向トラン
ジスタと順方向トランジスタとして働き、また開閉端ａ
にマイナスの電圧を印加した時、順方向トランジスタと
逆方向トランジスタとして働くように用いられている。
電圧の耐圧を必要とすることは前述の通りであるが、一
般的なｐ形基板とｎ形エピタキシャル層の構造を有する
バイポーラ集積回路では、接地から開閉端ａに向う順方
向接合が形成されないようにトランジスタＱｌ、Ｑ２の
コレクタを共通接続し且つトランジスタＱ２のエミッタ
を開閉端ａに接続してトランジスタＱｌ、Ｑ２がそれぞ
れ開閉端ａにプラスの電圧を印加した時、逆方向トラン
ジスタと順方向トランジスタとして働き、また開閉端ａ
にマイナスの電圧を印加した時、順方向トランジスタと
逆方向トランジスタとして働くように用いられている。
この開閉端ａの耐圧はプラス電圧印加時にトランジスタ
Ｑ１のＣＥ間耐圧により、またマイナス電圧印加時にト
ランジスタＱ１のＣＥ間耐圧によって決定されるように
なる。さらに、Ｌ Ｖ ＣＵＲ＞ Ｌ Ｖ ｃｗｏであ
ることからトランジスタＱｌ、Ｑ２のベース・エミッタ
間に各々抵抗Ｒ１，Ｒ２が接続され、開閉端ａには必要
な耐圧が与えられる。
Ｑ１のＣＥ間耐圧により、またマイナス電圧印加時にト
ランジスタＱ１のＣＥ間耐圧によって決定されるように
なる。さらに、Ｌ Ｖ ＣＵＲ＞ Ｌ Ｖ ｃｗｏであ
ることからトランジスタＱｌ、Ｑ２のベース・エミッタ
間に各々抵抗Ｒ１，Ｒ２が接続され、開閉端ａには必要
な耐圧が与えられる。
上述した従来の高耐圧ヘッドスイッチ回路は、特に録再
ヘッドがテープに常に接触するタイプのＶＴＲセットに
おいて、電源ＯＦＦ時に電源の立下りの過程で高耐圧ヘ
ッドスイッチの開閉端ａに直流電圧が発生し、これによ
る電流がヘッドに流れて磁気テープに記録された内容に
損傷を与えるという欠点がある。この現象を第４図およ
び第５図を用いて説明する。
ヘッドがテープに常に接触するタイプのＶＴＲセットに
おいて、電源ＯＦＦ時に電源の立下りの過程で高耐圧ヘ
ッドスイッチの開閉端ａに直流電圧が発生し、これによ
る電流がヘッドに流れて磁気テープに記録された内容に
損傷を与えるという欠点がある。この現象を第４図およ
び第５図を用いて説明する。
第５図は第４図に示すスイッチ回路における電源ＯＦＦ
時の信号波形図である。
時の信号波形図である。
第５図に示すように、通常高耐圧ヘッドスイッチ回路は
電源ＯＦＦ時にＰＢモードの状態にある。第５図におい
て、１は電源端子すの電位、２はトランジスタＱ６のベ
ース電位、３はトランジスタＱ３．Ｑ４のコレクタ電流
、４は開閉端ａの電位である。いま、時刻ｔ１において
スイッチＳＷＯをＯＦＦにし電源を切断すると、コンデ
ンサＣＯが放電を始め電源端子すの電位１は降下を始め
る。次に、時刻ｔ２において、電源端子すの電位が高耐
圧ヘッドスイッチ切換制御回路ＲＥＣ／下１の動作限界
値以下になると、トランジスタＱ６のベース電位２が降
下をはじめ、これに伴いトランジスタＱ３．Ｑ４のコレ
クタ電流３が減少を始める。さらに、時刻上３において
、トランジスタロ４コレクタ電流カＶ Ｂｔｑｘ／ Ｒ
２［Ａ ］ （但し、ＶＢＥＱＩはトランジスタＱ１
のベース・エミッタ間順方向電圧）以下となると、トラ
ンジスタロ１ベース電流４は０となり、トランジスタＱ
１はカットオフ状態になる。従って、トランジスタロ２
ベース→Ｑ２コレクタ→トランジスタＱ１コレクタ→Ｇ
ＮＤに流れていたトランジスＱ３コレクタ電流３の経路
が断たれ、トランジスタＱ３のコレクタ電位は電源端子
すの電位近くまで上昇し、これが抵抗Ｒ２を介して開閉
端ａの電位４として現れる。さらに、時刻ｔ４において
、トランジスタＱ６のベース電位２が０になると、トラ
ンジスタＱ ３．Ｑ ４はカットオフになり、開閉端ａ
の電位５も０に戻る。従って、以上のことから時刻ｔ３
からｔ４の間に開閉端ａに直流電圧が発生することにな
る。
電源ＯＦＦ時にＰＢモードの状態にある。第５図におい
て、１は電源端子すの電位、２はトランジスタＱ６のベ
ース電位、３はトランジスタＱ３．Ｑ４のコレクタ電流
、４は開閉端ａの電位である。いま、時刻ｔ１において
スイッチＳＷＯをＯＦＦにし電源を切断すると、コンデ
ンサＣＯが放電を始め電源端子すの電位１は降下を始め
る。次に、時刻ｔ２において、電源端子すの電位が高耐
圧ヘッドスイッチ切換制御回路ＲＥＣ／下１の動作限界
値以下になると、トランジスタＱ６のベース電位２が降
下をはじめ、これに伴いトランジスタＱ３．Ｑ４のコレ
クタ電流３が減少を始める。さらに、時刻上３において
、トランジスタロ４コレクタ電流カＶ Ｂｔｑｘ／ Ｒ
２［Ａ ］ （但し、ＶＢＥＱＩはトランジスタＱ１
のベース・エミッタ間順方向電圧）以下となると、トラ
ンジスタロ１ベース電流４は０となり、トランジスタＱ
１はカットオフ状態になる。従って、トランジスタロ２
ベース→Ｑ２コレクタ→トランジスタＱ１コレクタ→Ｇ
ＮＤに流れていたトランジスＱ３コレクタ電流３の経路
が断たれ、トランジスタＱ３のコレクタ電位は電源端子
すの電位近くまで上昇し、これが抵抗Ｒ２を介して開閉
端ａの電位４として現れる。さらに、時刻ｔ４において
、トランジスタＱ６のベース電位２が０になると、トラ
ンジスタＱ ３．Ｑ ４はカットオフになり、開閉端ａ
の電位５も０に戻る。従って、以上のことから時刻ｔ３
からｔ４の間に開閉端ａに直流電圧が発生することにな
る。
本発明の高耐圧ヘッドスイッチ回路は、エミッタ端子が
接地された第一のトランジスタと、前記第一のトランジ
スタのコレクタ端子にコレクタ端子が接続され且つエミ
ッタ端子が開閉端に接続される第二のトランジスタと、
前記第一および第二のトランジスタのそれぞれのベース
端子とエミッタ端子間に接続された第一および第二の抵
抗と、前記第一および第二のトランジスタのそれぞれの
ベース端子へ電流を供給するカレントミラー構成の第三
、第四および第五のトランジスタ並びに抵抗と、前記第
三、第四および第五の抵抗と電源端子間に直列に接続さ
れた少くとも３個以上のダイオードと、前記カレントミ
ラー構成のトランジスタに電流を供給する定電流源を形
成する第六のトランジスタおよび抵抗と、制御信号に応
じて前記定電流源のＯＮ、ＯＦＦを制御する制御回路と
を備え、前記制御信号に応じて前記第二のトランジスタ
のエミッタ端子が接続された開閉端と接地間の開閉を行
うように構成される。
接地された第一のトランジスタと、前記第一のトランジ
スタのコレクタ端子にコレクタ端子が接続され且つエミ
ッタ端子が開閉端に接続される第二のトランジスタと、
前記第一および第二のトランジスタのそれぞれのベース
端子とエミッタ端子間に接続された第一および第二の抵
抗と、前記第一および第二のトランジスタのそれぞれの
ベース端子へ電流を供給するカレントミラー構成の第三
、第四および第五のトランジスタ並びに抵抗と、前記第
三、第四および第五の抵抗と電源端子間に直列に接続さ
れた少くとも３個以上のダイオードと、前記カレントミ
ラー構成のトランジスタに電流を供給する定電流源を形
成する第六のトランジスタおよび抵抗と、制御信号に応
じて前記定電流源のＯＮ、ＯＦＦを制御する制御回路と
を備え、前記制御信号に応じて前記第二のトランジスタ
のエミッタ端子が接続された開閉端と接地間の開閉を行
うように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す高耐圧ヘッドスイッチ
の回路図である。
の回路図である。
第１図に示すように、本実施例の高耐圧ヘッドスイッチ
回路は第４図で説明した従来例と比較し、同一符号は同
等の回路素子を表わす。第１図においては、抵抗Ｒ３，
Ｒ４，Ｒ５と電源端子すとの間にダイオードＤＩ、Ｄ２
．Ｄ３を直列に接続したことが新規な点であり、他の回
路構成は同等であるので説明を省略する。
回路は第４図で説明した従来例と比較し、同一符号は同
等の回路素子を表わす。第１図においては、抵抗Ｒ３，
Ｒ４，Ｒ５と電源端子すとの間にダイオードＤＩ、Ｄ２
．Ｄ３を直列に接続したことが新規な点であり、他の回
路構成は同等であるので説明を省略する。
本実施例において、コントロール端子ＣにＰＢモードに
相当するコントロール電圧が与えられると、高耐圧ヘッ
ドスイッチ切換制御回路ＲＥＣ／Σ下がトランジスタＱ
６のベースに定電圧を供給するので、トランジスタＱ６
．抵抗Ｒ６は定電流源として働き、ダイオードＤ１〜Ｄ
３およびトランジスタＱ３〜Ｑ５と抵抗Ｒ３〜Ｒ５から
成るカレントミラー回路を介してトランジスタＱｌ。
相当するコントロール電圧が与えられると、高耐圧ヘッ
ドスイッチ切換制御回路ＲＥＣ／Σ下がトランジスタＱ
６のベースに定電圧を供給するので、トランジスタＱ６
．抵抗Ｒ６は定電流源として働き、ダイオードＤ１〜Ｄ
３およびトランジスタＱ３〜Ｑ５と抵抗Ｒ３〜Ｒ５から
成るカレントミラー回路を介してトランジスタＱｌ。
Ｑ２のベースに駆動電流を供給する。このとき、トラン
ジスタＱ１．Ｑ２のコレクタ・エミッタ間は低インピー
ダンスになるので、開閉端ａは等測的に接地された状態
になる。
ジスタＱ１．Ｑ２のコレクタ・エミッタ間は低インピー
ダンスになるので、開閉端ａは等測的に接地された状態
になる。
又、コントロール端子Ｃに録音モードに相当するコント
ロール電圧が与えられると、ＲＥＣ／ＰＢ回路によりト
ランジスタＱ６のベースはほぼ０Ｔ１１位になるので、
トランジスタＱｌ、Ｑ２のベースへの駆動電流がカット
され、トランジスタＱｌ、Ｑ２のコレクタ・エミッタ間
は高インピーダンスになり、開閉端ａは開放状態になる
。
ロール電圧が与えられると、ＲＥＣ／ＰＢ回路によりト
ランジスタＱ６のベースはほぼ０Ｔ１１位になるので、
トランジスタＱｌ、Ｑ２のベースへの駆動電流がカット
され、トランジスタＱｌ、Ｑ２のコレクタ・エミッタ間
は高インピーダンスになり、開閉端ａは開放状態になる
。
次に、電源ＯＦＦ時のスイッチ回路の動作を第２図を参
照して説明する。
照して説明する。
第２図は第１図に示すスイッチ回路の動作を説明するた
めの信号波形図である。
めの信号波形図である。
第２図に示すように、１は電源端子すの電位、２はトラ
ンジスタＱ６のベース電位、３はトランジスタＱ３．Ｑ
４のコレクタ電流、４；ｉ′開閉端ａの電位である。い
ま、時刻ｔ１においてスイッチＳＷＯをＯＦＦにし電源
を切断すると、コンデンサＣｏが放電を始め電源端子す
の電位１は降下を始める０次に、時刻ｔ２においてトラ
ンジスタＱ４のＶＢＩ！＋ダイオードＤ１〜Ｄ３の順方
向電圧の■ＦによってトランジスタＱ６のコレクタ・エ
ミッタ間電圧ＶｃＥがなくなると、トランジスタＱ６の
コレクタ電流、すなわち、トランジスタＱ３．Ｑ４のコ
レクタ電流３がオフになる。また、時刻ｔ３はＲＥＣ／
ＰＢの動作限界値の点であり、これ以降電源端子すの電
圧が下がると、トランジスタＱ６のベース電位２も下が
る。ここで、従来例においては、トランジスタＱ３．Ｑ
４のコレクタ電流はトランジスタＱ６のベース電位２に
追従していたため、開閉端ａに直流電圧を発生していた
が、本実施例ではダイオードＤ１〜Ｄ３を挿入すること
によってトランジスタＱ３゜Ｑ４のコレクタ電流３のオ
フを、ＲＥＣ／ＰＢの動作に追従しない電源電圧に設定
することができるので、開閉端ａの電位４には直流電圧
が発生しない。
ンジスタＱ６のベース電位、３はトランジスタＱ３．Ｑ
４のコレクタ電流、４；ｉ′開閉端ａの電位である。い
ま、時刻ｔ１においてスイッチＳＷＯをＯＦＦにし電源
を切断すると、コンデンサＣｏが放電を始め電源端子す
の電位１は降下を始める０次に、時刻ｔ２においてトラ
ンジスタＱ４のＶＢＩ！＋ダイオードＤ１〜Ｄ３の順方
向電圧の■ＦによってトランジスタＱ６のコレクタ・エ
ミッタ間電圧ＶｃＥがなくなると、トランジスタＱ６の
コレクタ電流、すなわち、トランジスタＱ３．Ｑ４のコ
レクタ電流３がオフになる。また、時刻ｔ３はＲＥＣ／
ＰＢの動作限界値の点であり、これ以降電源端子すの電
圧が下がると、トランジスタＱ６のベース電位２も下が
る。ここで、従来例においては、トランジスタＱ３．Ｑ
４のコレクタ電流はトランジスタＱ６のベース電位２に
追従していたため、開閉端ａに直流電圧を発生していた
が、本実施例ではダイオードＤ１〜Ｄ３を挿入すること
によってトランジスタＱ３゜Ｑ４のコレクタ電流３のオ
フを、ＲＥＣ／ＰＢの動作に追従しない電源電圧に設定
することができるので、開閉端ａの電位４には直流電圧
が発生しない。
以上説明したように、本発明の高耐圧ヘッドスイッチ回
路は、ダイオードＤ１〜Ｄ３を接続することにより電源
ＯＦＦ時におけるトランジスタＱ３．Ｑ４のコレクタ電
流のＯＦＦがＲＥＣ／ＰＢの減電圧特性の影響を受けな
いようにする゛ことにより、開閉端ａにおける直流電圧
の発生を防止できるので、録再ヘッドが常に接触するタ
イプのＶＴＲセットにおいて電源ＯＦＦ時に磁気テープ
の記録内容に損傷を与えるのを防止できるという効果が
ある。
路は、ダイオードＤ１〜Ｄ３を接続することにより電源
ＯＦＦ時におけるトランジスタＱ３．Ｑ４のコレクタ電
流のＯＦＦがＲＥＣ／ＰＢの減電圧特性の影響を受けな
いようにする゛ことにより、開閉端ａにおける直流電圧
の発生を防止できるので、録再ヘッドが常に接触するタ
イプのＶＴＲセットにおいて電源ＯＦＦ時に磁気テープ
の記録内容に損傷を与えるのを防止できるという効果が
ある。
第１図は本発明の一実施例を示す高耐圧ヘッドスイッチ
の回路図、第２図は第１図に示すスイッチ回路の動作を
説明するための信号波形図、第３図は従来の音声信号録
音再生回路のブロック図、第４図は従来の一例を説明す
るための第３図に示す録音再生回路に用いられる高耐圧
ヘッドスイッチ回路図、第５図は第４図のスイッチ回路
における電源ＯＦＦ時の信号波形図である。 Ｑ１〜Ｑ６・・・トランジスタ、Ｄ１〜Ｄ３・・・ダイ
オード、Ｒ１−Ｒ６・・・抵抗素子、Ｃｏ・・・コンデ
ンサ、ＳＷｏ・・・電源スィッチ、■ｃｃ・・・電源、
ＲＦＣ／ＰＢ・・・高耐圧ヘッドスイッチ切換制御回路
、ａ・・・開閉端、ｂ・・・電源端子、Ｃ・・・ＲＥＣ
／ＰＢコントロール端子。 代理人 弁理士 内 原 晋 第
の回路図、第２図は第１図に示すスイッチ回路の動作を
説明するための信号波形図、第３図は従来の音声信号録
音再生回路のブロック図、第４図は従来の一例を説明す
るための第３図に示す録音再生回路に用いられる高耐圧
ヘッドスイッチ回路図、第５図は第４図のスイッチ回路
における電源ＯＦＦ時の信号波形図である。 Ｑ１〜Ｑ６・・・トランジスタ、Ｄ１〜Ｄ３・・・ダイ
オード、Ｒ１−Ｒ６・・・抵抗素子、Ｃｏ・・・コンデ
ンサ、ＳＷｏ・・・電源スィッチ、■ｃｃ・・・電源、
ＲＦＣ／ＰＢ・・・高耐圧ヘッドスイッチ切換制御回路
、ａ・・・開閉端、ｂ・・・電源端子、Ｃ・・・ＲＥＣ
／ＰＢコントロール端子。 代理人 弁理士 内 原 晋 第
Claims (1)
- エミッタ端子が接地された第一のトランジスタと、前記
第一のトランジスタのコレクタ端子にコレクタ端子が接
続され且つエミッタ端子が開閉端に接続される第二のト
ランジスタと、前記第一および第二のトランジスタのそ
れぞれのベース端子とエミッタ端子間に接続された第一
および第二の抵抗と、前記第一および第二のトランジス
タのそれぞれのベース端子へ電流を供給するカレントミ
ラー構成の第三、第四および第五のトランジスタ並びに
抵抗と、前記第三、第四および第五の抵抗と電源端子間
に直列に接続された少くとも３個以上のダイオードと、
前記カレントミラー構成のトランジスタに電流を供給す
る定電流源を形成する第六のトランジスタおよび抵抗と
、制御信号に応じて前記定電流源のＯＮ、ＯＦＦを制御
する制御回路とを備え、前記制御信号に応じて前記第二
のトランジスタのエミッタ端子が接続された開閉端と接
地間の開閉を行うことを特徴とする高耐圧ヘッドスイッ
チ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173203A JPH0223501A (ja) | 1988-07-11 | 1988-07-11 | 高耐圧ヘッドスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173203A JPH0223501A (ja) | 1988-07-11 | 1988-07-11 | 高耐圧ヘッドスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223501A true JPH0223501A (ja) | 1990-01-25 |
Family
ID=15956024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173203A Pending JPH0223501A (ja) | 1988-07-11 | 1988-07-11 | 高耐圧ヘッドスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223501A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05107011A (ja) * | 1991-10-18 | 1993-04-27 | Hitachi Cable Ltd | 磁性を有する長尺材の計尺方法及び計尺装置 |
-
1988
- 1988-07-11 JP JP63173203A patent/JPH0223501A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05107011A (ja) * | 1991-10-18 | 1993-04-27 | Hitachi Cable Ltd | 磁性を有する長尺材の計尺方法及び計尺装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644375B2 (ja) | ||
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| US4631419A (en) | Transistor switch and driver circuit | |
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| JPH0223501A (ja) | 高耐圧ヘッドスイッチ回路 | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| US4580177A (en) | Switching circuit for AC bias signal | |
| JPH0748649B2 (ja) | スイッチ回路 | |
| JPH09162647A (ja) | オーディオ信号増幅回路 | |
| JPH0223716A (ja) | 集積化高耐圧スイッチ回路 | |
| JPS5938762B2 (ja) | Ｏｔｌ回路の保護回路 | |
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| JPH0245249B2 (ja) | Teepushuruijidokenshutsukirikaesochi | |
| JP2672664B2 (ja) | 記録再生切換回路 | |
| JPH0223089B2 (ja) | ||
| JPH079488Y2 (ja) | ヘッド切替装置 | |
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JP4075112B2 (ja) | ベース電流補償回路 | |
| JPH0319049Y2 (ja) | ||
| JPS599446Y2 (ja) | ミュ−ティング制御信号発生回路 | |
| JPH0136723B2 (ja) | ||
| JPS5819709A (ja) | 磁気記録再生装置 | |
| JPH01300405A (ja) | 記録再生用アンプ | |
| JPS6238885B2 (ja) |