JPH0748649B2 - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH0748649B2 JPH0748649B2 JP3590488A JP3590488A JPH0748649B2 JP H0748649 B2 JPH0748649 B2 JP H0748649B2 JP 3590488 A JP3590488 A JP 3590488A JP 3590488 A JP3590488 A JP 3590488A JP H0748649 B2 JPH0748649 B2 JP H0748649B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- recording
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/04—Preventing, inhibiting, or warning against accidental erasing or double recording
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高耐圧ヘッドスイッチ回路に関し、特にVTR
等の音声録音再生装置のヘッド切換に用いられる高耐圧
ヘッドスイッチ回路に関する。
等の音声録音再生装置のヘッド切換に用いられる高耐圧
ヘッドスイッチ回路に関する。
まず、高耐圧ヘッドスイッチ回路が音声録音再生装置の
ヘッド切換にどの様に用いられるかを第３図を用いて説
明する。第３図は、音声信号録音再生回路（以下録再回
路と略す）の基本ブロック図であり一転鎖線内に示すブ
ロックは、半導体集積回路として同一チップ上に形成さ
れる。この録再回路は、コントロール端子ｍ及びｃに印
加される電圧に応じて録再モード切換制御回路により集
積化スイッチ回路（以下スイッチと略す）SW2〜SW4及び
高耐圧ヘッドスイッチ切換制御回路によりスイッチSW1
を開閉して録再モードと再生モード切換えを行う。第３
図に示す各スイッチの状態は録再モードでありまずこの
モードでの音声信号の流れを説明すると、ライン入力端
子ｊから入力されたチューナやマイクからの音声信号
は、オートレベルコントロール回路ALCによってレベル
制御を受け、SW4を介してラインアンプA2に伝達され、A
2により電圧増幅され、ライン出力端子ｋからモニター
回路等の他ブロックに供給されると共にコンデンサC3,
録音アンプ入力端子l,SW3を介して録音アンプA3に入力
されA3により電圧増幅され、録音アンプ出力端子e,コン
デンサC1,抵抗R10を介してバイアス発振回路OSCからの
交流バイアスと共に録再ヘッドＨの一端N1に供給され
る。録再ヘッドの残る一端N2はSW2によって接地され
る。以上の過程をもって録再ヘッドＨに記録電流が流れ
磁気テープに音声信号が記録される。次に再生モードで
の信号の流れを説明する。再生モードでは、録再モード
切換制御回路及び高耐圧ヘッドスイッチ切換制御回路
は、スイッチSW1〜SW4を第４図に示す状態の逆に切換
る。再生モードにおいて、録再ヘッドＨの一端N1はSW1
によって接地され残る一端N2に磁気テープから音声信号
電圧が誘起されイコライザアンプA1に入力される。この
音声信号はA1により周波数応答補正と、電圧増幅が行な
われた後コンデンサC2ボリュームVR,SW4を介してライン
アンプA2に供給されA2によりさらに電圧増幅され、ライ
ン出力端子ｋから電力増幅装置等の外部回路に送られ
る。このとき、バイアス発振回路OSCは動作を停止して
いる。以上の説明のとおりスイッチSW1とSW2は録再ヘッ
ドの両端を各モードに応じて交互に接地する役割をなし
ているがここでSW1についてさらに詳しく説明する。録
音モードにおいて開放状態にあるSW1には、バイアス発
振回路OSCから約80VP-Pの交流電圧が印加される。この
ためSW1は、±80Vの直流電圧の耐圧を有することが必要
で特別な回路構成がなされ、これを特に高耐圧ヘッドス
イッチ回路と呼ぶ。第２図に従来からの高耐圧スイッチ
の回路構成を示す。ａはスイッチとしての開閉端子、ｂ
は電流端子であり、コントロール端子ｃに再生及び録音
モードでないモード（以下▲▼モードとする）に相
当するコントロール電位が与えられたとき、高耐圧ヘッ
ドスイッチ切換制御回路REC/▲▼がトランジスタQ6
のベースに定電圧を供給すると、トランジスタQ6,抵抗R
6は定電流源として働き、トランジスタQ3〜Q5,抵抗R3〜
R5からなるカレントミラー回路を介してトランジスタQ
1,Q2のベースに駆動電流を供給する。このときQ1,Q2の
コレクターエミッタ間はローインピーダンスとなり、開
閉端ａは等価的に接地された状態となる。コントロール
端子ｃに録音モードに相当するコントロール電位が与え
られると、Q6のベースにはほぼ０電位が与えられ、Q1,Q
2のベースへの駆動電流はカットされQ1,Q2のコレクタ・
エミッタ間は、ハイインピーダンスとなり開閉端ａは開
放状態となる。開閉端ａと接地間の耐圧は±80V以上の
直流電圧の耐圧を必要とすることは前述の通りである
が、一般的なＰ形サブストレートとＮ形エピタキシャル
層の構造をもつ、バイポーラ集積回路でも接地から開閉
端ａに向う順方向接合が形成されないようQ1,Q2のコレ
クタを共通接続とし、Q1はエミッタを開閉端ａに接続し
てQ1,Q2はそれぞれａにプラス電圧印加時逆方向トラン
ジスタと順方向トランジスタａにマイナス電圧印加時、
順方向トランジスタと逆方向トランジスタとして働くよ
うに用いられている。ａの耐圧は、ａにプラス電圧印加
時にQ2のCE間耐圧、マイナス電圧印加時にQ1のCE間耐圧
によって決定される様になる。さらにLVCER＞LVCEOであ
ることからQ1,Q2のベース・エミッタ間に各々R1,R2が押
入され、開閉端ａには、必要な耐圧が与えられる。
ヘッド切換にどの様に用いられるかを第３図を用いて説
明する。第３図は、音声信号録音再生回路（以下録再回
路と略す）の基本ブロック図であり一転鎖線内に示すブ
ロックは、半導体集積回路として同一チップ上に形成さ
れる。この録再回路は、コントロール端子ｍ及びｃに印
加される電圧に応じて録再モード切換制御回路により集
積化スイッチ回路（以下スイッチと略す）SW2〜SW4及び
高耐圧ヘッドスイッチ切換制御回路によりスイッチSW1
を開閉して録再モードと再生モード切換えを行う。第３
図に示す各スイッチの状態は録再モードでありまずこの
モードでの音声信号の流れを説明すると、ライン入力端
子ｊから入力されたチューナやマイクからの音声信号
は、オートレベルコントロール回路ALCによってレベル
制御を受け、SW4を介してラインアンプA2に伝達され、A
2により電圧増幅され、ライン出力端子ｋからモニター
回路等の他ブロックに供給されると共にコンデンサC3,
録音アンプ入力端子l,SW3を介して録音アンプA3に入力
されA3により電圧増幅され、録音アンプ出力端子e,コン
デンサC1,抵抗R10を介してバイアス発振回路OSCからの
交流バイアスと共に録再ヘッドＨの一端N1に供給され
る。録再ヘッドの残る一端N2はSW2によって接地され
る。以上の過程をもって録再ヘッドＨに記録電流が流れ
磁気テープに音声信号が記録される。次に再生モードで
の信号の流れを説明する。再生モードでは、録再モード
切換制御回路及び高耐圧ヘッドスイッチ切換制御回路
は、スイッチSW1〜SW4を第４図に示す状態の逆に切換
る。再生モードにおいて、録再ヘッドＨの一端N1はSW1
によって接地され残る一端N2に磁気テープから音声信号
電圧が誘起されイコライザアンプA1に入力される。この
音声信号はA1により周波数応答補正と、電圧増幅が行な
われた後コンデンサC2ボリュームVR,SW4を介してライン
アンプA2に供給されA2によりさらに電圧増幅され、ライ
ン出力端子ｋから電力増幅装置等の外部回路に送られ
る。このとき、バイアス発振回路OSCは動作を停止して
いる。以上の説明のとおりスイッチSW1とSW2は録再ヘッ
ドの両端を各モードに応じて交互に接地する役割をなし
ているがここでSW1についてさらに詳しく説明する。録
音モードにおいて開放状態にあるSW1には、バイアス発
振回路OSCから約80VP-Pの交流電圧が印加される。この
ためSW1は、±80Vの直流電圧の耐圧を有することが必要
で特別な回路構成がなされ、これを特に高耐圧ヘッドス
イッチ回路と呼ぶ。第２図に従来からの高耐圧スイッチ
の回路構成を示す。ａはスイッチとしての開閉端子、ｂ
は電流端子であり、コントロール端子ｃに再生及び録音
モードでないモード（以下▲▼モードとする）に相
当するコントロール電位が与えられたとき、高耐圧ヘッ
ドスイッチ切換制御回路REC/▲▼がトランジスタQ6
のベースに定電圧を供給すると、トランジスタQ6,抵抗R
6は定電流源として働き、トランジスタQ3〜Q5,抵抗R3〜
R5からなるカレントミラー回路を介してトランジスタQ
1,Q2のベースに駆動電流を供給する。このときQ1,Q2の
コレクターエミッタ間はローインピーダンスとなり、開
閉端ａは等価的に接地された状態となる。コントロール
端子ｃに録音モードに相当するコントロール電位が与え
られると、Q6のベースにはほぼ０電位が与えられ、Q1,Q
2のベースへの駆動電流はカットされQ1,Q2のコレクタ・
エミッタ間は、ハイインピーダンスとなり開閉端ａは開
放状態となる。開閉端ａと接地間の耐圧は±80V以上の
直流電圧の耐圧を必要とすることは前述の通りである
が、一般的なＰ形サブストレートとＮ形エピタキシャル
層の構造をもつ、バイポーラ集積回路でも接地から開閉
端ａに向う順方向接合が形成されないようQ1,Q2のコレ
クタを共通接続とし、Q1はエミッタを開閉端ａに接続し
てQ1,Q2はそれぞれａにプラス電圧印加時逆方向トラン
ジスタと順方向トランジスタａにマイナス電圧印加時、
順方向トランジスタと逆方向トランジスタとして働くよ
うに用いられている。ａの耐圧は、ａにプラス電圧印加
時にQ2のCE間耐圧、マイナス電圧印加時にQ1のCE間耐圧
によって決定される様になる。さらにLVCER＞LVCEOであ
ることからQ1,Q2のベース・エミッタ間に各々R1,R2が押
入され、開閉端ａには、必要な耐圧が与えられる。
上述した従来の高耐圧ヘッドスイッチ回路は、録再ヘッ
ドがテープに常に接触するタイプのVTRセットにおい
て、電源OFF時に電源の立下りの過程で、高耐圧ヘッド
スイッチの開閉端ａに直流電圧が発生し、これによる電
流がヘッドに流れ磁気テープに記録された内容に損傷を
与える欠点がある。この現象を第２図，第４図を用いて
説明する。第４図は第２図での電源OFF時の動作チャー
トである。通常、高耐圧ヘッドスイッチ回路は電源OFF
時に▲▼モードの状態にある。第４図において、１
は電源端子ｂの電位、２はQ6のベース電位、３はQ3,Q4
のコレクタ電流、４は開閉端ａの電位である。いま、t1
においてSW0をOFFにし電源を切断するとC0が放電を始
め、電流端子ｂの電位１は降下を始める。t2においてｂ
の電位がREC/▲▼の動作限界値以下になるとQ6のベ
ース電位２が降下をはじめ、これに伴いQ3,Q4のコレク
タ電流３が減少をはじめる。t3においてQ4コレクタ電流
がVBEQ2／R2〔Ａ〕（但しVBEQ2はQ2のベース・エミッタ
間順方向電圧）以下となると、Q2ベース電流は０となり
Q2はカットオフ状態となる。Q2ベース電流４は０となり
Q2はカットオフ状態となる。そしてQ1ベース→Q1エミッ
タ→Q2コレクタ→GNDに流れていたQ3コレクタ電流３の
径路が断たれQ3のコレクタ電位は電源端ｂの電位近くま
で上昇して、これが抵抗R1を介して開閉端ａの電位４と
して現れる。t4においてQ6のベース電位２が０になると
Q3,Q4はカットオフとなり開閉端ａの電位５も０にもど
る。以上t3からt4の間に開閉端ａに直流電圧が発生す
る。
ドがテープに常に接触するタイプのVTRセットにおい
て、電源OFF時に電源の立下りの過程で、高耐圧ヘッド
スイッチの開閉端ａに直流電圧が発生し、これによる電
流がヘッドに流れ磁気テープに記録された内容に損傷を
与える欠点がある。この現象を第２図，第４図を用いて
説明する。第４図は第２図での電源OFF時の動作チャー
トである。通常、高耐圧ヘッドスイッチ回路は電源OFF
時に▲▼モードの状態にある。第４図において、１
は電源端子ｂの電位、２はQ6のベース電位、３はQ3,Q4
のコレクタ電流、４は開閉端ａの電位である。いま、t1
においてSW0をOFFにし電源を切断するとC0が放電を始
め、電流端子ｂの電位１は降下を始める。t2においてｂ
の電位がREC/▲▼の動作限界値以下になるとQ6のベ
ース電位２が降下をはじめ、これに伴いQ3,Q4のコレク
タ電流３が減少をはじめる。t3においてQ4コレクタ電流
がVBEQ2／R2〔Ａ〕（但しVBEQ2はQ2のベース・エミッタ
間順方向電圧）以下となると、Q2ベース電流は０となり
Q2はカットオフ状態となる。Q2ベース電流４は０となり
Q2はカットオフ状態となる。そしてQ1ベース→Q1エミッ
タ→Q2コレクタ→GNDに流れていたQ3コレクタ電流３の
径路が断たれQ3のコレクタ電位は電源端ｂの電位近くま
で上昇して、これが抵抗R1を介して開閉端ａの電位４と
して現れる。t4においてQ6のベース電位２が０になると
Q3,Q4はカットオフとなり開閉端ａの電位５も０にもど
る。以上t3からt4の間に開閉端ａに直流電圧が発生す
る。
本発明の高耐圧ヘッドスイッチ回路は、エミッタ端子が
接地された第１のトランジスタとこのトランジスタのコ
レクタ端子にコレクタ端子が接続された第２のトランジ
スタと、第1,第２のトランジスタのそれぞれのベース端
子へ定電流源からの電流を供給するカレントミラー構成
からなる第3,第4,第５のトランジスタ及び抵抗と、定電
流源を構成する第６のトランジスタ及び抵抗と、第3,第
４のトランジスタのベース端子及び第５のトランジスタ
のコレクタ・ベース端子と第６のトランジスタのコレク
タ端子間に直列に接続された少なくとも３個以上のダイ
オードと、制御信号に応じて定電流源のオン，オフを同
時に制御する制御回路とを備え、制御信号に応じて第２
のトランジスタのエミッタ端子と接地間の開閉を行って
いる。
接地された第１のトランジスタとこのトランジスタのコ
レクタ端子にコレクタ端子が接続された第２のトランジ
スタと、第1,第２のトランジスタのそれぞれのベース端
子へ定電流源からの電流を供給するカレントミラー構成
からなる第3,第4,第５のトランジスタ及び抵抗と、定電
流源を構成する第６のトランジスタ及び抵抗と、第3,第
４のトランジスタのベース端子及び第５のトランジスタ
のコレクタ・ベース端子と第６のトランジスタのコレク
タ端子間に直列に接続された少なくとも３個以上のダイ
オードと、制御信号に応じて定電流源のオン，オフを同
時に制御する制御回路とを備え、制御信号に応じて第２
のトランジスタのエミッタ端子と接地間の開閉を行って
いる。
次に本発明の実施例について図面を参照して説明する。
第１図は、本発明の一実施例を示すものであり従来例を
示す第２図と同等部分は同一符号をもって示す。図にお
いて、トランジスタQ5のベースとコレクタ及びトランジ
スタQ3,Q4のベース端子と、トランジスタQ6のコレクタ
間にダイオードD1〜D3が接続されている。他の回路構成
は第２図のそれと同等であり省略する。本実施例におい
て、コントロール端子Ｃに▲▼モードに相当するコ
ントロール電圧が与えられたとき、高耐圧ヘッドスイッ
チ切換制御回路REC/▲▼がトランジスタQ6のベース
に定電圧を供給するとトランジスタQ6,抵抗R6は定電流
源として働きダイオードD1〜D3,トランジスタQ3〜Q5,抵
抗R3〜R5から成るカレントミラー回路を介してトランジ
スタQ1,Q2のベースに駆動電流を供給する。このときQ1,
Q2のコレクタ−エミッタ間はローインピーダンスとなり
開閉端ａは等価的に接地された状態となる。コントロー
ル端子ｃに録音モードに相当するコントロール電位が与
えられるとQ6のベースにはほぼ０電位が与えられ、Q1,Q
2のベースへの駆動電流はカットされ、Q1,Q2のコレクタ
・エミッタ間は、ハイインピーダンスとなり、開閉端ａ
は開放状態となる。
示す第２図と同等部分は同一符号をもって示す。図にお
いて、トランジスタQ5のベースとコレクタ及びトランジ
スタQ3,Q4のベース端子と、トランジスタQ6のコレクタ
間にダイオードD1〜D3が接続されている。他の回路構成
は第２図のそれと同等であり省略する。本実施例におい
て、コントロール端子Ｃに▲▼モードに相当するコ
ントロール電圧が与えられたとき、高耐圧ヘッドスイッ
チ切換制御回路REC/▲▼がトランジスタQ6のベース
に定電圧を供給するとトランジスタQ6,抵抗R6は定電流
源として働きダイオードD1〜D3,トランジスタQ3〜Q5,抵
抗R3〜R5から成るカレントミラー回路を介してトランジ
スタQ1,Q2のベースに駆動電流を供給する。このときQ1,
Q2のコレクタ−エミッタ間はローインピーダンスとなり
開閉端ａは等価的に接地された状態となる。コントロー
ル端子ｃに録音モードに相当するコントロール電位が与
えられるとQ6のベースにはほぼ０電位が与えられ、Q1,Q
2のベースへの駆動電流はカットされ、Q1,Q2のコレクタ
・エミッタ間は、ハイインピーダンスとなり、開閉端ａ
は開放状態となる。
次に、電源OFF時の動作チャートを第５図を持って説明
する。第５図は、第１図実施例における電源OFF時の動
作チャートで１は電源端子ｂの電位、２はQ6のベース電
位、３はQ3,Q4のコレクタ電流、４は開閉端ａの電位で
ある。いま、t1においてSW0をOFFにし電源を切断すると
C0が放電を始め電源端子ｂの電位１は降下を始める。t2
において、Q4のVBE,D1〜D3の順方向電圧VFによってQ6の
コレクタ・エミッタ間電圧VCEがなくなるとQ6のコレク
タ電流つまりは、Q3,Q4のコレクタ電流３がオフとな
る。t3はREC/▲▼の動作限界値の点であり、これ以
降ｂが下がるとQ6のベース電位２も下がる。ここで、従
来例においては、Q3,Q4のコレクタ電流はQ6のベース電
位２に追従していた為に、開閉端ａに直流電圧を発生し
ていたが、第６図に示す様に本実施例ではダイオードD1
〜D3を挿入する事によってQ3,Q4のコレクタ電流３のオ
フを、REC/▲▼の動作に追従しない電源電圧に設定
出来、開閉端ａの電位５には直流電圧は発生しない。
する。第５図は、第１図実施例における電源OFF時の動
作チャートで１は電源端子ｂの電位、２はQ6のベース電
位、３はQ3,Q4のコレクタ電流、４は開閉端ａの電位で
ある。いま、t1においてSW0をOFFにし電源を切断すると
C0が放電を始め電源端子ｂの電位１は降下を始める。t2
において、Q4のVBE,D1〜D3の順方向電圧VFによってQ6の
コレクタ・エミッタ間電圧VCEがなくなるとQ6のコレク
タ電流つまりは、Q3,Q4のコレクタ電流３がオフとな
る。t3はREC/▲▼の動作限界値の点であり、これ以
降ｂが下がるとQ6のベース電位２も下がる。ここで、従
来例においては、Q3,Q4のコレクタ電流はQ6のベース電
位２に追従していた為に、開閉端ａに直流電圧を発生し
ていたが、第６図に示す様に本実施例ではダイオードD1
〜D3を挿入する事によってQ3,Q4のコレクタ電流３のオ
フを、REC/▲▼の動作に追従しない電源電圧に設定
出来、開閉端ａの電位５には直流電圧は発生しない。
以上説明したように本発明は、高耐圧ヘッドスイッチ回
路において電源OFF時にトランジスタQ3,Q4のコレクタ電
流のオフをダイオードD1〜D3の挿入によりREC/▲▼
の減電圧特性の影響を受けない様にする事により開閉端
ａの直流電圧の発生を防止出来るので、録再ヘッドが常
に接触するタイプのVTRセットにおいて電源OFF時に、磁
気テープの記録内容に損傷を与えないという効果があ
る。
路において電源OFF時にトランジスタQ3,Q4のコレクタ電
流のオフをダイオードD1〜D3の挿入によりREC/▲▼
の減電圧特性の影響を受けない様にする事により開閉端
ａの直流電圧の発生を防止出来るので、録再ヘッドが常
に接触するタイプのVTRセットにおいて電源OFF時に、磁
気テープの記録内容に損傷を与えないという効果があ
る。
第１図は本発明の一実施例の回路図、第２図は従来の回
路図、第３図は音声信号録音再生回路のブロック図、第
４図は第２図の回路における電源OFF時の動作チャート
図、第５図は第１図の回路における動作チャート図であ
る。 Q1〜Q6……トランジスタ、D1〜D3……ダイオード、R1〜
R6,R10……抵抗、C0〜C3……コンデンサ、SW0……電源
スイッチ、SW1〜SW4……集積化スイッチ回路、Vcc……
電源、REC/▲▼……高耐圧ヘッドスイッチ切換制御
回路、▲▼/RB……録再モード切換制御回路、A1…
…イコライザアンプ、A2……ラインアンプ、A3……録音
アンプ、ALC……オートレベルコントロール回路、Ｈ…
…録再ヘッド、OSC……バイアス発振回路、N1，N2……
ノード、VR……ボリウム、ａ……開閉端、ｂ……電源端
子、ｃ……REC/▲▼コントロール端子、ｅ……録音
アンプ出力端子、ｆ……イコライザアンプ入力端子、ｇ
……イコライザアンプ出力端子、i,j……ライン入出力
端子、ｋ……ライン出力端子、ｌ……録音アンプ入力端
子、ｍ……▲▼/PBコントロール端子。
路図、第３図は音声信号録音再生回路のブロック図、第
４図は第２図の回路における電源OFF時の動作チャート
図、第５図は第１図の回路における動作チャート図であ
る。 Q1〜Q6……トランジスタ、D1〜D3……ダイオード、R1〜
R6,R10……抵抗、C0〜C3……コンデンサ、SW0……電源
スイッチ、SW1〜SW4……集積化スイッチ回路、Vcc……
電源、REC/▲▼……高耐圧ヘッドスイッチ切換制御
回路、▲▼/RB……録再モード切換制御回路、A1…
…イコライザアンプ、A2……ラインアンプ、A3……録音
アンプ、ALC……オートレベルコントロール回路、Ｈ…
…録再ヘッド、OSC……バイアス発振回路、N1，N2……
ノード、VR……ボリウム、ａ……開閉端、ｂ……電源端
子、ｃ……REC/▲▼コントロール端子、ｅ……録音
アンプ出力端子、ｆ……イコライザアンプ入力端子、ｇ
……イコライザアンプ出力端子、i,j……ライン入出力
端子、ｋ……ライン出力端子、ｌ……録音アンプ入力端
子、ｍ……▲▼/PBコントロール端子。
Claims (1)
- 【請求項１】エミッタ端子が接地された第１のトランジ
スタと、前記第１のトランジスタのコレクタにコレクタ
が接続されスイッチ端子にエミッタが接続された第２の
トランジスタと、前記第１および第２のトランジスタの
それぞれのベースに動作電流を供給するための二つの出
力端子を有するカレントミラー回路と、制御信号に応答
してオン，オフとなる電流源と、この電流源と前記カレ
ントミラー回路の入力端子との間に直列接続された複数
のダイオードとを備えるスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590488A JPH0748649B2 (ja) | 1988-02-17 | 1988-02-17 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590488A JPH0748649B2 (ja) | 1988-02-17 | 1988-02-17 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01211201A JPH01211201A (ja) | 1989-08-24 |
| JPH0748649B2 true JPH0748649B2 (ja) | 1995-05-24 |
Family
ID=12455015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3590488A Expired - Fee Related JPH0748649B2 (ja) | 1988-02-17 | 1988-02-17 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748649B2 (ja) |
-
1988
- 1988-02-17 JP JP3590488A patent/JPH0748649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01211201A (ja) | 1989-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644375B2 (ja) | ||
| US4631419A (en) | Transistor switch and driver circuit | |
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| JPH0748649B2 (ja) | スイッチ回路 | |
| JPH0223501A (ja) | 高耐圧ヘッドスイッチ回路 | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| JPH0223716A (ja) | 集積化高耐圧スイッチ回路 | |
| JPS61144905A (ja) | スプリアス信号低減化回路 | |
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JP2001244749A (ja) | ミュート回路およびオーディオ増幅回路 | |
| JP3453638B2 (ja) | 低電圧損失ドライバ | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPH0510241Y2 (ja) | ||
| JP4075112B2 (ja) | ベース電流補償回路 | |
| JPH0223089B2 (ja) | ||
| JPH0320931Y2 (ja) | ||
| JPS6025155Y2 (ja) | 増幅装置 | |
| JPS6339965B2 (ja) | ||
| JPS6239498B2 (ja) | ||
| JP2672664B2 (ja) | 記録再生切換回路 | |
| JPH0136723B2 (ja) | ||
| JPH06150208A (ja) | 磁気抵抗効果型ヘッド用記録再生装置 | |
| JPH0758866B2 (ja) | Ｖｔｒのコントロールパルス増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |