JPH0320931Y2 - - Google Patents

Info

Publication number
JPH0320931Y2
JPH0320931Y2 JP1982134432U JP13443282U JPH0320931Y2 JP H0320931 Y2 JPH0320931 Y2 JP H0320931Y2 JP 1982134432 U JP1982134432 U JP 1982134432U JP 13443282 U JP13443282 U JP 13443282U JP H0320931 Y2 JPH0320931 Y2 JP H0320931Y2
Authority
JP
Japan
Prior art keywords
turned
switch
transistor
recording
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982134432U
Other languages
English (en)
Other versions
JPS5939416U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13443282U priority Critical patent/JPS5939416U/ja
Publication of JPS5939416U publication Critical patent/JPS5939416U/ja
Application granted granted Critical
Publication of JPH0320931Y2 publication Critical patent/JPH0320931Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 この考案は、テープレコーダの各スイツチのオ
ン、オフまたは切換えの際に生ずる雑音を低減す
るようにしたテープレコーダのミユーテイング回
路に関する。
つぎに、この考案を、その1実施例を示した図
面とともに詳細に説明する。
RIは録音信号が入力される録音入力端子、RE
は入力端に録音入力端子RIが接続された録音イ
コライザ回路、PHは磁気テープに録音された信
号を再生する再生ヘツド、PAは入力端に再生ヘ
ツドPHが接続され再生ヘツドPHからの再生信
号を増幅する再生アンプ、DIはBタイプまたは
Cタイプのドルビー方式による雑音低減(以下ド
ルビーNRと称す)を行なう集積回路(以下ICと
称す)であり、信号入力端子である第1、第2端
子1,2にイコライザ回路REおよび再生アンプ
PAの出力端がそれぞれ接続されている。RAは
入力端がIC(DI)の信号出力端子である第3端子
3に接続され録音信号を増幅する録音アンプ、
LAは入力端がIC(DI)の出力端子である第4端
子4に接続され再生信号を増幅するラインアン
プ、RHは録音アンプRAの出力端に接続され磁
気テープに録音信号を録音する録音ヘツド、LO
はラインアンプLAの出力端に接続されたライン
出力端子、S1は第1〜第3接点b,o,cを備
え共通接点coが直流電源端子Vccに接続されたノ
ンシヨーテイング型の第1スイツチであり、第1
接点bがIC(DI)のBタイプドルビーNR用の切
換信号入力端子である第5端子5に接続され、第
2接点oがIC(DI)のドルビーNR停止用の切換
信号入力端子である第6端子6に接続されるとと
もに、第3接点cがIC(DI)のCタイプドルビー
NR用の切換信号入力端子である第7端子7に接
続されている。
D1〜D3はアノードがそれぞれ第1スイツチ
S1の第1〜第3接点b,o,cに接続された逆
流防止用の第1〜第3ダイオード、Q1はベース
が第1抵抗R1を介して第1〜第3ダイオードD
1〜D3のカソードに接続されたNPN型のスイ
ツチング用第1トランジスタであり、コレクタが
第2抵抗R2を介して電源端子Vccに接続され、
エミツタが接地されている。Q2はベースが第3
低抗R3を介して第1トランジスタQ1のコレク
タに接続されたNPN型のスイツチング用第2ト
ランジスタであり、コレクタが第4抵抗R4を介
して電源端子Vccに接続されるとともに、エミツ
タが接地され、第1トランジスタQ1とともにス
イツチング回路SWを構成している。D4はカソ
ードが第2トランジスタQ2のコレクタに接続さ
れた逆流防止用第4ダイオード、D5はアノード
が前記第4ダイオードD4のアノードに接続され
た逆流防止用第5ダイオード、R5は一端が第5
ダイオードD5のカソードに接続された第5抵
抗、S2は第5抵抗R5の他端と接地点との間に
設けられ録音または再生の停止時にオンし一定時
間後にオフする開閉用第2スイツチ、R6は一端
が第5ダイオードD5のカソードに接続された第
6抵抗、S3は第6抵抗R6の他端と接地点との
間に設けられ後述の録音、再生切換スイツチの切
換えに連動してオンし一定時間後にオフする開閉
用第3スイツチ、R7は電源端子Vccと第4、第
5ダイオードD4,D5のアノードとの間に設け
られた第7抵抗、C1は第4、第5ダイオードD
4,D5のアノードと接地点との間に設けられた
第1コンデンサ、C2は第5ダイオードD5のカ
ソードと接地点との間に設けられた第2コンデン
サで、これ等第1、第2コンデンサC1,C2は
第7抵抗R7とともに時定数回路CRを構成して
いる。S4は共通接点が第8抵抗R8を介して電
源端子Vccに接続された録音、再生切換用の第4
スイツチであり、録音接点rがIC(DI)の録音モ
ード用のモード選択信号入力端子である第8端子
8に接続されるとともに、再生接点pがIC(DI)
の再生モード用のモード選択信号入力端子である
第9接点9に接続されている。
Q3はベースが第4、第5ダイオードD4,D
5のアノードに接続されるとともにコレクタが第
9抵抗R9を介して電源端子Vccに接続された
NPN型の第3トランジスタ、R10は一端が第
3トランジスタQ3のコレクタに接続された第10
抵抗、Q4はベースが第10抵抗R10の他端に接
続されるとともにコレクタが第11抵抗R11を介
して電源端子Vccに接続されたNPN型の第4ト
ランジスタ、R12は第3、第4トランジスタQ
3,Q4のエミツタと接地点との間に設けられた
第12抵抗であり、第3、第4トランジスタQ3,
Q4によりシユミツトトリガ回路が構成されてい
る。Q5はベースが第13抵抗R13を介して第4
トランジスタQ4のコレクタに接続されるととも
にエミツタが電源端子Vccに接続されたPNP型
の第5トランジスタであり、第3、第4トランジ
スタQ3,Q4によるシユミツトトリガ回路およ
び第5トランジスタQ5からミユーテイング駆動
回路MDが構成されている。R14,R15はそ
れぞれ一端が第5トランジスタQ5のコレクタに
接続された第14,第15抵抗、Q6はベース、コレ
クタが第14抵抗R14の他端および録音アンプ
RAの入力端にそれぞれ接続されエミツタが接地
されたNPN型のスイツチング用第6トランジス
タ、Q7はベース、コレクタが第15抵抗R15の
他端およびラインアンプLAの出力端にそれぞれ
接続されエミツタが接地されたNPN型のスイツ
チング用第7トランジスタである。
つぎに、前記実施例の動作について説明する。
まず、録音または再生中の動作について説明す
る。
テープレコーダが録音中である場合、第1スイ
ツチS1が第1接点bに接続されていると、電源
端子Vccを介してIC(DI)の第5端子5に直流電
圧が印加されるため、IC(DI)がBタイプのドル
ビーNR動作を行ない、録音入力端子RIから入力
された録音信号のうち、入力レベルが低いときの
中、高域の録音信号に対する録音アンプRAの利
得が向上され、録音が行なわれる。このとき、第
1スイツチS1が第1接点bに接続されているた
め、第1トランジスタQ1のベースにベース電流
が供給されて第1トランジスタQ1がオンすると
ともに、第2トランジスタQ2がオフしてスイツ
チング回路SWの作動が停止する。そして、第2
トランジスタQ2のオフにより、第7抵抗R7を
介して第1、第2コンデンサC1,C2に充電さ
れるため、第3トランジスタQ3のベース電位が
高電位となり、第3トランジスタQ3がオンする
とともに、第4トランジスタQ4がオフし、第4
トランジスタQ4のオフにより第5トランジスタ
Q5のベース、エミツタ間の電位差が零となつて
第5トランジスタQ5がオフし、第5トランジス
タQ5のオフにより、ミユーテイング駆動回路
MDから第6トランジスタQ6のベースにミユー
ト電圧が出力されず、第6トランジスタQ6がオ
フし、通常の録音動作が行なわれる。
つぎに、録音時に第1スイツチS1が第2接点
oに接続されている場合、前記と異なり、IC
(DI)はドルビーNR動作を行なわず、録音信号
に対して録音アンプRAの利得が向上されること
はないが、スイツチング回路SWおよびミユーテ
イング駆動回路MDは前記と同様の動作を行な
う。また、第1スイツチS1が第3接点cに接続
されている場合も前記と異なり、IC(DI)はCタ
イプドルビーNR動作を行なうが、スイツチング
回路SWおよびミユーテイング駆動回路MDは前
記と同様の動作を行なう。
さらに、テープレコーダが再生中である場合、
IC(DI)は第1スイツチS1の接続状態に応じて
前記と同様の動作を行ない、再生ヘツドPHより
再生アンプPAを介してIC(DI)に入力された再
生信号のうち、入力レベルが低いときの中、高域
の再生信号に対するラインアンプLAの利得を下
げて再生される。このとき、スイツチング回路
SWおよびミユーテイング駆動回路MDは前記の
録音中の動作と同様の動作を行ない、第7トラン
ジスタQ7がオフされるため、通常の再生動作が
行なわれる。
つぎに、テープレコーダの録音または再生中
に、第1スイツチS1を切換えてIC(DI)の動作
を変える場合、第1スイツチS1がノンシヨーテ
イング型であるため、各接点b,o,cのいずれ
かから他の接点に切換わる切換途中では、第1ス
イツチS1がオフして回路的に遮断された状態と
なり、電源端子Vccからの電流が第1トランジス
タQ1のベースに供給されなくなり、第1トラン
ジスタQ1がオフするとともに、第2トランジス
タQ2がオンしてスイツチング回路SWが作動す
る。
そして、第2トランジスタQ2のオンにより、
第1コンデンサC1に充電されていた電荷が第4
ダイオードD4、第2トランジスタQ2を介して
放電される。この時第2コンデンサC2は第5ダ
イオードD5により放電が阻止されている。従つ
て第1コンデンサC1の放電により第3トランジ
スタQ3のベース電位が低下して第3トランジス
タQ3がオフし、第3トランジスタQ3のオフに
より、第4トランジスタQ4がオンするとともに
第5トランジスタQ5がオンし、ミユーテイング
駆動回路MDから第6、第7トランジスタQ6,
Q7のベースにミユート電圧が供給されて第6、
第7トランジスタQ6,Q7がオンし、録音アン
プRAの入力端およびラインアンプLAの出力端
が接地されるため、第1スイツチS1の切換時に
生ずる雑音が低減され、前記雑音が録音ヘツド
RHライン出力端子LOに出力されることが防止
される。
また、第1スイツチS1が各接点b,o,cの
いずれかから他の接点に切換わつてオンすると、
第1トランジスタQ1に再びベース電流が供給さ
れてオンするため、第2トランジスタQ2がオフ
し、第2トランジスタQ2のオフにより、第7抵
抗R7を介して第1コンデンサC1が再び充電さ
れ、第1スイツチS1のオンののち、第7抵抗R
7および第1コンデンサC1により定まる時定数
回路CRの時定数である所定時間T1後に、第3
トランジスタQ3がオンするとともに第4トラン
ジスタQ4がオフし、第4トランジスタQ4のオ
フにより第5トランジスタQ5がオフし、ミユー
テイング駆動回路MDから第6、第7トランジス
タQ6,Q7のベースに供給されるミユート電圧
が遮断され、第6、第7トランジスタQ6,Q7
がオフし、通常の録音または再生動作が行なわれ
る。
つぎに、テープレコーダの録音または再生動作
を停止させる場合、テープレコーダの停止ボタン
を操作することにより、録音または再生動作が解
除されるとともに、前記停止ボタンの操作と同時
に第2スイツチS2がオンする。そして、第2ス
イツチS2のオンにより、第1、第2コンデンサ
C1,C2に充電されていた電荷が第5抵抗R5
および第2スイツチS2を介して放電されるとと
もに第1コンデンサC1の放電に伴つて第3トラ
ンジスタQ3のベース電位が次第に低下し、第3
トランジスタQ3がオンからオフに反転し、第3
トランジスタQ3のオフにより、第4トランジス
タQ4がオンするとともに第5トランジスタQ5
がオンし、第5トランジスタQ5のオンにより、
ミユーテイング駆動回路MDから第6、第7トラ
ンジスタQ6,Q7のベースにミユート電圧が供
給されて第6、第7トランジスタQ6,Q7がオ
ンし、録音アンプRAの入力端およびラインアン
プLAの出力端が接地されるため、録音、再生動
作停止用の停止ボタン操作時に生ずる雑音が低減
され、録音ヘツドRH、ライン出力端子LOに出
力されることが防止される。
また、録音、再生切換用の第4スイツチS4を
切換える場合、第4スイツチS4の切換えに連動
して第3スイツチS3がオンし、前記の録音また
は再生動作の停止時の動作と同様の動作により、
ミユーテイング駆動回路MDから第6、第7トラ
ンジスタQ6,Q7のベースにミユート電圧が供
給されて第6、第7トランジスタQ6,Q7がオ
ンし、第4スイツチS4の切換時に生ずる雑音が
低減される。
さらに、第2、第3スイツチS2,S3はとも
にオンしたのち一定時間後に自動的にオフするた
め、第2、第3スイツチS2,S3のオフによ
り、第7抵抗R7を介して第1、第2コンデンサ
C1,C2が再び充電され、第1コンデンサC1
の充電に伴つて第3トランジスタQ3のベース電
位が次第に上昇し、第2、第3スイツチS2,S
3のオフののち、時定数回路CRの時定数である
所定時間T2後に第3トランジスタQ3がオンす
るとともに第4トランジスタQ4がオフし、第4
トランジスタQ4のオフにより、第5トランジス
タQ5がオフしてミユーテイング駆動回路MDか
ら第6、第7トランジスタQ6,Q7のベースに
出力されるミユート電圧が遮断され、第6、第7
トランジスタQ6,Q7がオフする。
したがつて、IC(DI)のドルビーNR動作切換
用の第1スイツチS1の切換時および録音、再生
切換用第4スイツチS4の切換時に生ずる雑音、
さらにはテープレコーダの録音、再生動作停止用
の停止ボタン操作時に生ずる雑音を低減すること
ができるとともに、時定数回路CRを設けたこと
により、第1スイツチS1のオンののち所定時間
T1後または第2、第3スイツチS2,S3のオ
フののち所定時間T2後にミユーテイング駆動回
路MDの出力が停止され、テープレコーダが通常
の動作状態に復帰される。
ここで重要なことは、前記所定時間T1とT2
はT1<T2の関係になつていることであり、録
音、再生中にドルビーNR動作切換用の第1スイ
ツチS1を切換えた時のミユーテイング時間を他
のミユーテイング時間よりも短く設定した点であ
る。
以上述べたように本考案のテープレコーダのミ
ユーテイング回路は、ドルビーノイズリダクシヨ
ン用集積回路の動作を切換えるため複数の接点を
有するノンシヨーテイング型の第1スイツチと、
録音または再生動作の停止操作時にオンし一定時
間後にオフする第2スイツチと、録音再生スイツ
チの切換えに連動してオンし一定時間後にオフす
る第3スイツチと、前記第1スイツチの切換え途
中のオフ時にオン状態になるスイツチングトラン
ジスタと、該スイツチングトランジスタのオン状
態、または前記第2スイツチ若しくは第3スイツ
チのオン状態によつてミユート電圧を出力するミ
ユテイング駆動回路と、前記第1スイツチのオン
の後所定時間T1経過後、または前記第2スイツ
チ若しくは第3スイツチのオフの後所定時間T2
経過後に前記ミユテイング駆動回路の出力を停止
させるための時定数回路とから成り、前記所定時
間T1,T2を、T1<T2の関係に設定したも
のであるから、テープレコーダの各スイツチのオ
ン、オフまたは切換えの際に生ずる雑音を低減す
ることができ、その上第1スイツチの切換途中の
ミユーテイング時間を他のスイツチの切換時のミ
ユーテイング時間よりも短くしているので音切れ
状態を使用者に感じさせない範囲でのミユーテイ
ング動作を行なうことが出来、有益なものであ
る。
【図面の簡単な説明】
図面は、この考案のテープレコーダのミユーテ
イング回路の1実施例の結線図である。 DI……IC、S1〜S3……第1〜第3スイツ
チ、S4……第4スイツチ、SW……スイツチン
グ回路、MD……ミユーテイング駆動回路、CR
……時定数回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 ドルビーノイズリダクシヨン用集積回路の動作
    を切換えるため複数の接点を有するノンシヨーテ
    イング型の第1スイツチと、 録音または再生動作の停止操作時にオンし一定
    時間後にオフする第2スイツチと、 録音再生スイツチの切換えに連動してオンし一
    定時間後にオフする第3スイツチと、 前記第1スイツチの切換え途中のオフ時にオン
    状態になるスイツチングトランジスタと、 該スイツチングトランジスタのオン状態、また
    は前記第2スイツチ若しくは第3スイツチのオン
    状態によつてミユート電圧を出力するミユテイン
    グ駆動回路と、 前記第1スイツチのオンの後所定時間T1経過
    後、または前記第2スイツチ若しくは第3スイツ
    チのオフの後所定時間T2経過後に前記ミユテイ
    ング駆動回路の出力を停止させるための時定数回
    路とから成り、 前記所定時間T1,T2を、T1<T2の関係
    に設定したことを特徴とするテープレコーダのミ
    ユテイング回路。
JP13443282U 1982-09-03 1982-09-03 テ−プレコ−ダのミユ−テイング回路 Granted JPS5939416U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13443282U JPS5939416U (ja) 1982-09-03 1982-09-03 テ−プレコ−ダのミユ−テイング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13443282U JPS5939416U (ja) 1982-09-03 1982-09-03 テ−プレコ−ダのミユ−テイング回路

Publications (2)

Publication Number Publication Date
JPS5939416U JPS5939416U (ja) 1984-03-13
JPH0320931Y2 true JPH0320931Y2 (ja) 1991-05-07

Family

ID=30302907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13443282U Granted JPS5939416U (ja) 1982-09-03 1982-09-03 テ−プレコ−ダのミユ−テイング回路

Country Status (1)

Country Link
JP (1) JPS5939416U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226508B2 (ja) * 1973-05-16 1977-07-14

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758810Y2 (ja) * 1975-08-14 1982-12-16

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226508B2 (ja) * 1973-05-16 1977-07-14

Also Published As

Publication number Publication date
JPS5939416U (ja) 1984-03-13

Similar Documents

Publication Publication Date Title
US4631419A (en) Transistor switch and driver circuit
JPH0320931Y2 (ja)
JPH0316082Y2 (ja)
JPS5822258Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
JPS5834573Y2 (ja) ミユ−テング回路
JPS639870Y2 (ja)
JP2672664B2 (ja) 記録再生切換回路
KR900002630Y1 (ko) 더블 데크 카세트 테이프 레코더의 잡음제거 장치
JPH0633578Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
JPS6017045Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
JPH0810975Y2 (ja) 低周波増幅器
JPH0320889Y2 (ja)
JPH0320892Y2 (ja)
JPH079488Y2 (ja) ヘッド切替装置
JPH039378Y2 (ja)
JPH0332093Y2 (ja)
JPH0548293Y2 (ja)
JPS6131433Y2 (ja)
JPS634293Y2 (ja)
JPS642246Y2 (ja)
JPS6112614Y2 (ja)
JPS599446Y2 (ja) ミュ−ティング制御信号発生回路
JPS5914900Y2 (ja) 磁気録音再生装置
JPS606891Y2 (ja) テープレコーダー回路
JPS6128249Y2 (ja)