JP3183195B2 - 電気導体組立体の試験方法および装置 - Google Patents

電気導体組立体の試験方法および装置

Info

Publication number
JP3183195B2
JP3183195B2 JP29383396A JP29383396A JP3183195B2 JP 3183195 B2 JP3183195 B2 JP 3183195B2 JP 29383396 A JP29383396 A JP 29383396A JP 29383396 A JP29383396 A JP 29383396A JP 3183195 B2 JP3183195 B2 JP 3183195B2
Authority
JP
Japan
Prior art keywords
test
conductance
network
antenna
networks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29383396A
Other languages
English (en)
Other versions
JPH09178798A (ja
Inventor
イアネンコ エフグエニ
ビーバー ペーター
ロタオク ウーヴェ
Original Assignee
アーテーゲー テスト ジュステームス ゲーエムベーハー ウント コーカーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーテーゲー テスト ジュステームス ゲーエムベーハー ウント コーカーゲー filed Critical アーテーゲー テスト ジュステームス ゲーエムベーハー ウント コーカーゲー
Publication of JPH09178798A publication Critical patent/JPH09178798A/ja
Application granted granted Critical
Publication of JP3183195B2 publication Critical patent/JP3183195B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電気導体組立体の
試験方法および装置に関するものである。
【０００２】
【従来の技術】このような電気導体組立体は一般に、い
わゆる回路基板内に埋め込まれ、複数の空間的に近接し
て設置された導体径路、すなわち回路網を有している。
以下に、この分野では通常の用語「回路網」を用語「導
体径路」として用いるが、このような回路網は必ずしも
分岐点を有する必要はない。
【０００３】
【発明が解決しようとする課題】ドイツ特許公開公報第
34 08 704号(A1)からは、次のような電気導体組立体の
試験装置が知られている。すなわちこれは、個々の回路
網を抵抗および静電容量の試験によって試験するもので
ある。その得られた結果を無欠陥の導体組立体の所定の
基準値と比較する。その結果の基準値からの偏差から、
回路網における欠陥の有無、ならびに欠陥の性状および
位置を決めることができる。この試験方法は、簡単、迅
速に実現することができ、信頼性の高い故障検出ができ
るため、実際に良好な結果を得ている。
【０００４】しかし、この試験方法において基準値を確
立するのは、複雑である。基準値は、いわゆる「黄金回
路基板」と称する無欠陥の電気導体組立体での同様の抵
抗試験および静電容量試験によって確立することができ
る。しかし、このような黄金回路基板の作成は複雑で費
用がかかり、高い回路密度の回路網を有する近代の回路
基板の場合は、費用効果的には法外である。
【０００５】それゆえに、学習ルーチンが開発され、こ
れは、いくつかの同じ電気導体組立体を試験し、ある導
体径路の結果を互いに比較するものである。このような
場合に信頼性のある基準値を得るためには、複数の試験
および複数の複雑な統計的評価ルーチンが必要である。
【０００６】この学習方法が技術的に非常に複雑である
ため、設計ソフトウエアから基準値を算出する試みがな
されている。しかし、このような算出にもかなりのコン
ピュータ能力が必要であり、システム的に逸脱して製造
さえると、算出された基準値が実際の基準値からそれて
しまう。
【０００７】欧州特許公報第 0 508 062号(B1)には、次
のような電気導体組立体の試験方法が記載されている。
これは、各回路網を所定の数のアンテナとして試験し、
これらのアンテナには、長い外部電極を用いて、電気導
体組立体を含む回路基板の表面に配設することができ
る。電気導体組立体のいくつかの回路網を他の回路網に
対してアンテナとして用いて、追加の外部アンテナを備
える必要をなくすこともできる。
【０００８】ｎ本のアンテナA1〜Anおよび被試験回路網
Ｎを含むこのような試験組立体を図１に概略的に示す。
試験ルーチンにおいて、複素入力電圧UOがアンテナAiの
１つへ印加され、残りのアンテナA1〜Ai-1およびAi+1〜
AnはGND へ接地される。回路網ＮとアンテナAiとの間に
は、複素抵抗（＝インピーダンス）Zi=ZiR+iZiI が存在
し、残りのアンテナと回路網Ｎとの間には複素抵抗Z-Zi
が存在する、ただし、Ｚは全アンテナと回路網Ｎとの間
の総合複素抵抗である。回路網Ｎでは、静電容量Cpを有
するプローブによって複素電圧Ui=UiR+iUiI を検出す
る。
【０００９】複素入力電圧UO=UOR+iUOI は、直流定電圧
成分、および固有周波数２πωを有する交流電圧成分を
含む。この入力電圧Uoをアンテナのそれぞれに印加し、
その試験結果Uiはその都度、回路網で検出される。１組
の試験結果U1〜Unはデータフィールドを形成し、その値
は回路網Ｎに固有の「指紋」を表わす。この試験方法を
フィールドテストと称する。
【００１０】概して、個々の回路網のデータフィールド
はそれぞれに異なる。しかし、２つの回路網のデータフ
ィールドが同じである場合は、これは概してこれら２つ
の回路網の間に短絡があることを示している。これは、
これら２つの回路網の間の電気抵抗を検出する従来の短
絡試験によって試験することができる。これらの短絡試
験は、同一のデータフィールドを有する回路網について
のみ行なう必要があり、類似の試験方法に比べると必要
な試験は非常に少ない。断線試験は、既知の方法および
手段により、回路網の端部の電極で抵抗を検出する抵抗
試験によって、もしくはデータフィールドを基準フィー
ルドと比較することによって、行なうことができる。
【００１１】個々の回路網間の短絡を検出するフィール
ドテストを、個々の回路網で断線を検出する抵抗試験と
組み合わせて用いると、基準値もしくは基準フィールド
は必要としない。これによって、黄金回路基板や基準値
を検出する方法が必要ないため、試験方法が実質的に簡
素化される。しかし、個々の電気導体径路組立体をすべ
て試験するには、抵抗試験を各回路網ごとに行なって断
線を検出する必要があるため、この試験方法は比較的長
たらしいものとなる。
【００１２】基準フィールドを用いることによって、フ
ィールドテストを行なって短絡および断線の両方を検出
することができ、その結果、この試験方法は実質的に迅
速化される。しかし、基準値の確立、もしくは基準フィ
ールドの確立のような最初に説明した問題は、やはりあ
る。
【００１３】本発明は、電気導体組立体を試験する簡易
で迅速に実現可能な方法、およびこの方法を実現するた
めの装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】この目的は、次のような
特徴を有する方法、および装置によって達成される。
【００１５】すなわち、複数の回路網を有する電気導体
組立体の試験方法は、最初の試験ルーチンおよび後続の
試験ルーチンに分割され、これによって電気導体組立体
を各試験ルーチンで試験し、最初の試験ルーチンでは、
個々の回路網間の短絡を検出するフィールドテストおよ
び該回路網内の断線を検出する抵抗試験を行ない、フィ
ールドテストから得られたデータ群からフィールドテス
トに用いた少なくとも１本のアンテナと被試験回路網と
の間の複素コンダクタンスを判定し、これを後続の試験
ルーチンの基準コンダクタンスとして用い、後続の試験
ルーチンでは、回路網の間の短絡、および／または回路
網内の断線を、各回路網と少なくとも１本のアンテナと
の間の実際の複素コンダクタンスを検出し、実際のコン
ダクタンスを基準コンダクタンスと比較することによっ
て検出することを特徴とする。
【００１６】本発明によればまた、複数の回路網を有す
る電気導体組立体の試験方法は、少なくとも１本のアン
テナと複数の被試験回路網との間の複素コンダクタンス
のデータ群を基準コンダクタンスCka として記憶し、複
数の回路網の間の短絡の検出は、アンテナと被試験回路
網との間の実際のコンダクタンスYk=YkR+iYkI を検出
し、実際のコンダクタンスの実部も関連する比較から得
られる短絡を検出することによって行なわれることを特
徴とする。
【００１７】さらに本発明によれば、複数の回路網を有
する電気導体組立体の試験方法は、少なくとも１本のア
ンテナと複数の被試験回路網との間の複素コンダクタン
スのデータ群を基準コンダクタンスCka として記憶し、
複数の回路網の間の断線の検出は、アンテナと被試験回
路網との間の実際のコンダクタンスYk=YkR+iYkI を検出
し、実際のコンダクタンスの実部も関連する比較から得
られた短絡を検出することによって行なわれることを特
徴とする。
【００１８】さらに本発明によれば、これらのいずれか
の方法を実行する装置であって、電気導体組立体の回路
網上の所定の試験点に接触させることができる複数の電
極と、入力電圧をアンテナへ出力する関数発生器と、フ
ィールドテストを実行し、被試験回路網で電圧を検出す
る第１の評価手段と、回路網とアンテナとの間で抵抗試
験を行なう第２の評価手段とを含む電気導体組立体の試
験装置は、回路網とアンテナとの間で静電気容量試験を
行なう第３の評価手段を含み、検出した抵抗値および検
出した静電気容量値から回路網とアンテナとの間の複素
コンダクタンスを形成することができることを特徴とす
る。
【００１９】本発明の有利な面は従属請求項に記載され
ている。
【００２０】
【発明の実施の形態】次に添付図面を参照して例を挙げ
て本発明を詳細に説明する。 最初の試験ルーチンの詳細な説明 本発明による方法は、第１の導体組立体を試験する最初
の試験ルーチン、および別の各導体組立体を試験する後
続の試験ルーチンに細分される。最初の試験ルーチン
は、回路網間の短絡を検出するフィールドテスト、およ
び断線を検出する抵抗試験を含む。
【００２１】図１は、フィールドテスト試験装置の概略
説明図である。この試験装置は、ｎ本のアンテナA1〜An
を有し、これらによって回路網Ｎを試験する。試験ルー
チンにおいて、複素入力電圧UOをアンテナAiのうちの１
つへ印加し、残りのアンテナA1〜Ai-1およびAi+1〜Anを
GND へ接地する。回路網ＮとアンテナAiとの間の複素コ
ンダクタンスはY=YiR+iYiIであり、回路網Ｎと残りのア
ンテナとの間の複素コンダクタンスはY-Yi=1/(Z-Zi) で
ある。ただし、Y=YR+iYIは全アンテナと回路網Ｎとの間
の総合複素コンダクタンスである。複素電圧Ui=UiR+iU
iI は、静電容量Cpを有するプローブによって回路網Ｎ
で検出される。
【００２２】図２は、導体組立体の一部の概略説明図で
あり、４つの回路網をアンテナA1〜A4として用いて、別
な回路網N1〜N4を試験する。導体組立体の内部回路網を
アンテナとして用いないで、外部アンテナを用いてもよ
い。
【００２３】複素入力電圧 UO=UOR+iUOIは、望ましくは
固有周波数（例えば2pv=2kHz) を有する正弦波であり、
その振幅は4Vから250Vの範囲内である。この入力電圧UO
をアンテナAiのそれぞれに印加し、電圧Uiをその都度、
試験結果として回路網Ｎで検出する。この電圧Uiは、入
力電圧UOが印加されたアンテナＡとGND へ接地されたア
ンテナとの間の電界のポテンシャルである。この電圧試
験によって、こうして電界が検出され、これがこの方法
をフィールドテストと称する所以である。１組の試験結
果UiからUnまでが回路網Ｎのデータフィールド特性を形
成する。
【００２４】概して、個々の回路網Niのデータフィール
ドは異なる。２つの回路網のデータフィールドが一致す
れば、これは、たいていの場合、これら２つの回路網間
に短絡が存在するためである。これは、これら２つの回
路網間の抵抗を試験する従来の短絡試験によって試験す
ることができる。これらの短絡試験は、同一のデータフ
ィールド、もしくはある限度内で類似するデータフィー
ルドを有する回路網にのみ行なわれ、その試験費用は従
来の試験方法に比して非常に少ない。
【００２５】断線の試験は、回路網の両端の電極によっ
て抵抗を検出する抵抗試験によって行なわれる。
【００２６】最初の試験ルーチンでフィールドテストお
よび抵抗試験を含む試験方法を組み合わせることによっ
て、もはや黄金回路基板、もしくは準備した基準データ
に依存しなくて済む。
【００２７】最初の試験ルーチンからは、複素電圧U1か
らUnまでを有するデータフィールドが各回路網ごとにｎ
本のアンテナによって得られる。さらに、プローブの複
素入力電圧UOおよび静電容量Cpが既知である。
【００２８】本発明は、複素コンダクタンス（＝1/イン
ピーダンス) Yi=YiR+iYiI=1/Ziをこのデータから判定す
ることができるという認識に基づいている。したがって
次式が得られる。
【００２９】 YiI=(UiR*XI+UiI*YR)/UO (1) YiR=(UiR*YR+UiI*XI)/UO (2) ただし、 Xi=Yi+ω*Cp (3) 総合コンダクタンスＹの実部および虚部は次式から得ら
れる。
【００３０】
【数１】 YI =[{ΣUiR*(UO-ΣUiR)-(ΣUiI)2}/{(UO-ΣUiR)2+ (ΣUiI)2}]*ω*Cp (4)
【００３１】
【数２】 YR =[(-UO*ΣUiI)/{(UO-ΣUiR)2+ (ΣUiI)2}]*ω*Cp (5) ただし、総和符号は、それぞれの場合、１つの回路網の
データフィールドの１からｎ個までの合計を表わす。複
素コンダクタンスを算出後に、コンダクタンスYRの実部
がゼロに等しいか否か（YR=0 ?）を調べる試験を行な
う。これは、そのコンダクタンスの実部がゼロに等しく
ないということは、試験した回路網Ｎで高インピーダン
スの短絡が存在することを意味するからである。コンダ
クタンスYRの実部がゼロに等しい場合、コンダクタンス
Yiの虚部を基準値として記憶する。コンダクタンスの虚
部は、アンテナAiと回路網Ｎ(Yi=Cia)との間の静電容量
Cia を表わす。
【００３２】コンダクタンスを1.5%を超える精度でフィ
ールドテストにより得られたデータから確立して、この
データをコンダクタンス比較に基づいて行なう試験方法
のための基準値として適切なものとすることは、経験で
示されている。
【００３３】それゆえに、最初の試験ルーチンにおい
て、回路網とアンテナAiとの間の複素コンダクタンスYi
が導体組立体の試験と同時に算出されるのである。コン
ダクタンスYiおよび静電容量Cia を、後続の試験ルーチ
ンの基準値としてそれぞれ記憶する。
【００３４】回路網Nkと１本のアンテナAiとの間のコン
ダクタンスYiもしくは静電容量Ciaの代わりにフィール
ドデータから、電気的に互いに接続された回路網Nkと何
本かのアンテナAiとの間にそれぞれ存在する総合コンダ
クタンスYkG および総合静電容量CaG を算出することも
できる。これは、後続の試験ルーチンにおいて互いに電
気的に短絡した何本かのアンテナAiからなるアンテナ配
列を用いるときには、都合がよい。フィールドテストの
データフィールドを記憶し、その対応する静電容量をそ
の後の各試験ルーチンで算出して、アンテナ配列を変え
ることもできる。 後続の試験ルーチンの詳細な説明 後続の試験ルーチンは、複数の回路網NkとアンテナAiの
うちの各１本との間のコンダクタンスYkのコンダクタン
ス試験によって行なわれる。これらの実際のコンダクタ
ンスYkを対応する基準値と比較する。偏差があると、他
の回路網への短絡、もしくはその回路網に断線が存在す
るか、またはその両方が存在するかを試験する。
【００３５】短絡の検出は、従来技術（例えばドイツ特
許公開公報第 34 08 704号(A1)もしくは欧州特許公報第
0 438 491号(B1)）で公知のインピーダンス比較と同様
にして行なうことができる。この場合、回路網の静電容
量もしくはインピーダンスを試験し、基準値からの逸脱
があると、従来の抵抗試験を行って短絡を正確に指摘す
る。
【００３６】インピーダンス比較に基づいて行なわれる
この公知の方法における欠点は、高インピーダンスの短
絡をインピーダンス比較によって検出することができな
いことである。これらの高インピーダンス短絡は、した
がって、インピーダンス比較を基にした試験方法に続け
て強制的に行なう導体組立体の目視検査でのみ検出する
ことができる。
【００３７】それゆえに、後続の試験ルーチンのため
に、本発明は、短絡検出用の基準値に対する試験したコ
ンダクタンスYiの修正された比較方法を望ましく提供し
ているのである。後続の試験ルーチンにおいては、簡単
で迅速なコンダクタンスYkの試験を行なって、回路網Nk
内の短絡を検出する。その場合、コンダクタンスYkは、
それぞれの場合の回路網NkとアンテナAiとの間のコンダ
クタンスである。フィールドテストと比較すると、試験
の費用は、１つの回路網Nkを数本のアンテナAiによって
多重検出する必要がないため、著しく減少する。個々の
回路網Nk間の短絡検出用の後続試験ルーチンは、このよ
うに簡易で迅速なコンダクタンスYkの試験を行なうこと
を基本とし、これによって高インピーダンスの短絡も検
出できる。短絡を回路網内に検出すると、抵抗試験によ
って公知の方法および手段によりその位置が示される。
【００３８】回路網Nkと他のいずれかの回路網N2との間
に短絡が存在するか否かについて確認する本発明による
試験ルーチンをここで、図３に示す等価回路に基づいて
説明する。この装置では、出発点はアンテナＡと回路網
N1との間のコンダクタンスY1であり、C1a およびC2a
は、それぞれの場合におけるアンテナＡと回路網N1およ
びN2との間の静電容量（＝基準値）を表わし、Ｒは、２
つの回路網の間の抵抗（＝未知の変数）である。この複
素コンダクタンスは次式により得られる。
【００３９】
【数３】 Y1R+iY1I=iω*C1a+ [iω*C2a*(1/R)]/[iω*C2a+(1/R)] (6) 適切な変換によって次式が得られる。
【００４０】
【数４】 (Y1R)2+(Y1I-ω*C1a)2=1/[R2+ {1/(ω*C2a)}2] (7) 試験したコンダクタンスY1の結果値△Y における偏差、
および様々な導体組立体を有する同じ回路網の静電容量
間の最大偏差△c を考慮に入れ、かつ抵抗Ｒを閾値RTK
に設定し、さらにC2a<C1a を選択すると、上述の等式を
次の不等式に変換することができる。
【００４１】
【数５】 (abs(Y1R)+△Y)2+(abs(Y1I- ω*C1a)+△Y+△C)2 ≦1/[R2 TK+ (1/ω*C1a)2] (8) 値△Y および△C は、使用する試験装置および導体組立
体の性状による経験から得られる値である。
【００４２】条件C2a<C1a は、対応する回路網Ｎを単に
交換することによって満たすことができる。
【００４３】回路網N1と他のすべての回路網Nkとの間の
実際の抵抗Ｒが閾値RTK より大きいと、上述の不等式
(8) が満たされ、回路網N1といずれかの他の大きい回路
網、もしくは大きい静電容量を有する回路網との間に短
絡が存在しないことが確証される。
【００４４】通常の周波数（例えば2 πω = 2 kHz) で
は、閾値RTK から10 MW までについて小さい静電容量C
1a を有する回路網について、以下が当てはまる。すな
わち、 R2 TK<<[1/(ω*C1a)]2 (9) そこで、上述の不等式(8) を次のように簡略化すること
ができる。
【００４５】
【数６】 (abs(Y1R)+△Y)2+(abs(Y1I- ω*C1a)+△Y+△C)2 ≦ (ω*C1a)2 (10) この不等式(10)は小さい回路網について満たされるの
で、不等式(8) も小さい回路網の場合には短絡の判定基
準として適用することができる。したがって、コンダク
タンスYRの実部にも関する本発明による比較方法によっ
て、小さい静電容量を有する回路網内の高インピーダン
ス短絡を検出することができる。
【００４６】回路網Nkにおける断線は、後続の試験ルー
チンで、それ自体公知の抵抗試験で、または実際のコン
ダクタンスYkもしくは実際の静電容量Ckを、記憶されて
いる基準値と比較することによって、検出することがで
きる。
【００４７】被試験回路網にはしばしば、L=20,000もし
くはそれ以上の試験点が含まれる。すべての試験点を対
で短絡に関して抵抗試験によって検出すると、回路網あ
たりL-1 の試験が必要である。このような装置では、試
験点をそれぞれ対で検出し、その試験数を最適化するた
めにある数の試験点対だけを検出して、これら試験点を
検出する試験フィンガを対で所定の方法および手段によ
って移動させるようにする。試験ルーチンを簡素化する
ためには、断線を静電容量の比較によって検出すること
も知られている（米国特許第 3,975,680号）。この装置
では、各試験点は試験フィンガと一度は接続され、これ
らの試験点を何らかの順序で検出して、試験フィンガの
移動が実質的に簡素化されるようにしている。
【００４８】本発明によれば、提案しているのは、試験
点で試験されたコンダクタンスYiを対応する基準値と比
較することであり、この方法は、充分に大きな静電容量
を有する充分に大きな回路網によってのみ行なわれる。
【００４９】断線を検出する本発明による試験方法を再
度、図３に示す等価回路を参照して説明する。被試験回
路網は、抵抗Ｒを有する検出対象の断線によって互いに
分離された２つの下位回路網N1およびN2に分割されてい
るものとする。基準値として記憶されている総合静電容
量に関しては、 C=C1a+C2aが適用される。ただし、C1a
およびC2a は、下位回路網N1およびN2の静電容量であ
る。
【００５０】下位回路網N1から得られるコンダクタンス
Y1に関して、次式が得られる。
【００５１】
【数７】 Y1R+iY1I=iωC1a+{R+(i/ωC2a)}/{R2+ (1/ωC2a)2} (11) そこで、下位回路網N1から得られるコンダクタンスに関
しては(11)からこれを得ることができる。
【００５２】 Y1I=ωC2a * [1/(1+ω2*C2a 2*R2)] (12)
【００５３】
【数８】 Y1R=(1/R)*[(ω2*C2a 2*R2)/(1+ω2*C2a 2*R2)] (13) 得られたコンダクタンスの基準値に対する差は：
【００５４】
【数９】 ωC-Y1I=ωC2a *(ω2*C2a 2*R2)/(1+ω2*C2a 2*R2) (14)
【００５５】
【数１０】 Y1R-0=(1/R)*[(ω2*C2a 2*R2)/(1+ω2*C2a 2*R2)] (15) 虚部および実部の値を次式で比較すると、 (ω*C-Y1I)/Y1R = ω*C2a*R (16) 断線RTU の所定の閾値およびC2a の小さい値に関して、
コンダクタンスY1R の実部における変化が虚部における
変化より大きい離脱を生じていることが、ここで明らか
である。コンダクタンスの実部は、このように、虚部よ
り高感度である。断線に関してどちらの回路網をコンダ
クタンス比較によって試験できるかを突き止めるため、
コンダクタンス試験の精度δ= △Y/Y をスカラ変数α=
ωC2aR≦1として導入する。被試験下位回路網に、C1a
≦C2a 、C1a ≦C/2 およびC2a ≧C/2 がさらに適用され
る。
【００５６】実部は、(15)により、
【００５７】
【数１１】 Y1R = [(ω*C2a)/α] *[α2 /(1+α2)]≧ (ω*C2a* α)
/2 ≧(RTU* ω2*C2)/8 が (δ* ω*C)/2 > δ* ω*C1a= △Z より大きいときに、実現できる。
【００５８】回路網を断線についてコンダクタンス比較
で試験することができるか否かについての判定基準に関
しては、したがって、次式が得られる。
【００５９】 C >(4*δ)/ (ω*RTU) (17) RTU= 1 kΩ、δ=0.3% およびω=2π*2.000 l/sの代表的
値に関しては、約1 nFの最小静電容量となる。このよう
な静電容量は概して数百、もしくはそれ以上の試験点を
有するやや大きな導体組立体によって達成される。
【００６０】試験判定基準を確立するに際して、a<1 で
あり、したがってωC-Y1I ≦ (ωC2a)/2<(ωC)/4が適用
されると仮定する。さらに試験精度△Y と、異なる複数
の導体組立体の同一の回路網の間の静電容量△C とを考
慮に入れると、断線があるか否かに関する判定基準は、 ω*C-Y1I+ △Y+△C <(ω*C)/4 (18) および Y1R+△Y <(RTU*ω2*C2)/8 (19) となる。
【００６１】これら２つの不等式が満たされれば、断線
は存在しない。断線は、それ自体公知の抵抗試験によっ
てその位置を示すことができる。
【００６２】後続の試験点に関する試験方法は、したが
って、不等式(17)を満たす充分に大きな回路網に関して
次のように要約することができる。
【００６３】第１に、すべての試験点でコンダクタンス
Ykを検出する。
【００６４】第２に、すべてのコンダクタンスが同じで
あり、かつ基準値と一致する場合、回路網は短絡も断線
もしていない。
【００６５】第３に、コンダクタンスが基準値から逸脱
している場合、これを不等式(18)に従った試験判定基準
に適用して短絡を検出し、もしくは不等式(18)および(1
9)に従った試験判定基準に適用して断線を検出して、そ
の故障の性状を判定する。
【００６６】第４に、検出されたどの短絡もしくは断線
も、次に、それ自体公知の方法および手段による抵抗試
験によってその位置を示すことができる。
【００６７】不等式(17)を満たさない、小さめの回路網
の場合、望ましくは次の方法が行なわれる。
【００６８】第１に、被試験回路網Nkにおいて、コンダ
クタンスYkを検出する。
【００６９】第２に、コンダクタンスが基準値から逸脱
している場合、これを不等式(8) に従った試験判定基準
に適用し、また短絡を検出した場合は、その短絡は、抵
抗試験によってその位置が示される。
【００７０】第３に、断線は、それ自体公知の方法およ
び手段よって抵抗試験で検出され、これによってすべて
の試験点が対になって検出される。
【００７１】このように短絡および断線を検出するため
には、基準静電容量が存在することが必要である。これ
らは、フィールドテストにより決める必要はもちろんな
い。その代わり、これらを基準インピーダンスを決める
それ自体公知の方法によって決めることもできる。
【００７２】最初の試験ルーチンにおいて、１つもしく
はそれ以上の回路網に欠陥があることが分かった場合、
所定の回路網数ｇ以上が故障しているのか、もしくはそ
れ以下なのかについて、識別を行なう。所定の回路網数
ｇを超える欠陥がある場合、後続の導体組立体について
フィールドテストを繰り返し、逸失した基準値を無欠陥
の回路網に関する新たな試験結果によって補充する。所
定の回路網数ｇより少ない回路が故障している場合、後
続の試験ルーチンを行なって、複素コンダクタンスYkを
得る。これは、回路網についての、もしくは回路網間で
の抵抗試験によって、または最初の試験ルーチンにおい
て欠陥があることが判明した回路網の静電容量Cka の虚
部YkI を残りの回路網の静電容量と比較し、かつ、同じ
回路網に欠陥が存在するか否かについて同じ静電容量を
有する回路網間で必要に応じて抵抗試験を行なうことに
よって、確立される。回路網が故障していない場合は、
検出したコンダクタンスYkもしくは検出した静電容量C
ka を基準値として記憶する。 装置の詳細な説明 本方法を実現する装置は、いくつかの電極１を有し、こ
れらを導体組立体３上の回路網Nkの試験点２に接触させ
ることができる（図２および図４）。電極１は、望まし
くはアンテナプローブおよび試験プローブとして使用可
能である。アンテナプローブとしては、これらは、入力
電圧UOもしくはGND をそれらを接続した回路網へ供給し
て、それらに接続された回路網がアンテナとして働くよ
うする。試験プローブは、これらに接続された回路網へ
印加された電圧Uiを検出する。
【００７３】この試験装置の１つの好ましい実施例は、
それ自体公知のいわゆる多重フィンガシステム（図４）
で、電極を各試験フィンガ４に一体化したものである。
各試験フィンガが他と独立して移動できる多重フィンガ
システムが欧州特許公開公報第 0 468 153号(A1)に記載
されている。試験フィンガ４は、導体組立体３の面と平
行に移動させることができ、電極を回路網Nkの特定の試
験点２に接触させることができる。このような１つの多
重フィンガシステムは、例えば16個の試験フィンガを有
し、そのうちの８個を導体組立体３より上に、８個をそ
れより下に配設して、導体組立体３に両側で接触するよ
うにする。試験フィンガ４のそれぞれは、スライダ６に
保持され、これは、導体組立体３に平行な面においてス
ライダを移動させることができる位置制御手段５によっ
て制御される。スライダ６のそれぞれには、垂直方向に
配向されたシリンダ７が設けられ、これによって試験フ
ィンガ４は、垂直軸を中心に回転することができる。さ
らに、試験フィンガ４には傾斜手段が一体化されて、各
フィンガを、その先端に配設されたプローブ１とともに
導体組立体３へ降下させることができる。
【００７４】最初の試験ルーチンにおいて、フィールド
テストおよび抵抗試験を行なう。フィールドテストに関
して、導体組立体３をある区分に分割し、各区分の特定
の回路網をその区分のアンテナとして選択する。アンテ
ナとして選択された回路網のそれぞれは、この区分の試
験中、電極１の１つに接触させ、他の電極１は、交互に
その区分の１つの回路網と接触させて試験結果Uiを受け
るようにする。被試験回路網は、別な電極１に少なくと
も１つの別な試験点２で同時に接触させて、回路網の抵
抗値が２つの電極１の間で検出されるようにする。抵抗
試験において、回路網を断線に関して試験し、これによ
ってすべての試験点が１つの回路網内で対で検出され
る。
【００７５】試験フィンガ４の移動の制御に関して、位
置制御手段５が中央制御装置８からその信号を受ける。
フィールドテストにおいて、中央制御装置８は、区分の
１つのアンテナを試験結果UOを出力する関数発生器９へ
接続し、他のアンテナをGNDへ接続する。さらに、中央
制御装置は、被試験回路網Nkの１つの電極１を介したフ
ィールドテスト用の第１の評価手段10への接続を行な
い、回路網Ｎ内の電圧Uiを検出する。別な回路網Nkを１
つの区分の領域で、アンテナに接触させた電極１をこの
目的のために移動させることなく、すなわち被試験回路
網に接触させる電極１だけを移動させて、検知すること
ができる。
【００７６】抵抗試験に関しては、回路網Nkの全試験点
２のそれぞれを対で電極１に接触させる。この回路網の
抵抗値は、第２の評価手段11に入力され、中央制御装置
へ送られる。
【００７７】最初の試験ルーチンにおいて、アンテナと
接触している電極１は動かないが、他の電極１は被試験
回路網と接触させる。
【００７８】第１の評価手段10は、検出された電圧U
i（フィールドテスト）を受け、これを中央制御装置へ
送り、中央制御装置は、基準コンダクタンスを確立して
記憶する。
【００７９】後続の試験ルーチンにおいて、不等式(17)
を満たす充分に大きな回路網の場合、１つの抵抗値およ
び１つの静電容量値だけを回路網とアンテナとの間の各
試験点２でコンダクタンスYkとして試験する。回路網の
インダクタンスは、無視できるほど低い。
【００８０】試験フィンガ４は、いずれか１つの区分に
おいて１つの電極１がアンテナもしくはアンテナ配列に
接触しているという信号を受け、他の試験フィンガ４
は、試験される試験点２を自身の電極１で検出して、ア
ンテナＡと被試験回路網Nkとの間の静電容量Ckすなわち
コンダクタンスYkI の虚部を第３の評価手段12によって
対応する試験点２で受けるようにする。アンテナＡと被
試験回路網Nkとの間の抵抗すなわち実部YkR は、第２の
評価手段11によって検出する。
【００８１】大きな回路網の場合、１つのプローブ１を
固定的に後続の試験ルーチンにおけるアンテナと接触さ
せ、各試験点２を一旦、プローブ１と接触されてコンダ
クタンスを受信する。
【００８２】不等式(17)を満たさない小さい回路網の場
合、先ずコンダクタンス試験をアンテナＡと回路網Nkと
の間で行ない、この目的のため、１つのプローブ１を１
本のアンテナに接触させ、別なプローブ１をその回路網
の１つの試験点２に接触させる。断線に関して試験を行
なうには、すべての試験点を２つのプローブ１によって
対で接触させる。
【００８３】抵抗もしくは静電容量を検出する第２の評
価手段11および第３の評価手段12は、電流試験に基づい
ている。これは、電圧試験によってフィールド値を受信
する第１の評価手段10とは異なる。１つの試験装置に３
つの評価手段10、11および12を設けることによって、フ
ィールドテストおよびコンダクタンス試験の両方に基づ
いた本発明による方法を実現することができる。
【００８４】多重フィンガシステムは、その中央制御装
置８が本発明による方法を実現するように構成されてい
る。これは、公知の多重フィンガシステムに比して、同
じ導体組立体を試験する際にはるかに少ない数の試験フ
ィンガ４の移動を実行する必要がある。これは、大きな
回路網の場合、短絡は回路網ごとに１つのコンダクタン
ス試験によって、また断線は試験点ごとに１つのコンダ
クタンス試験によって検出することができるためであ
る。本発明により達成された改良は、なかでも次の事実
に基づいている。すなわち、コンダクタンスを試験する
のであって、従来技術におけるような、その逆数の値で
あるインピーダンスを試験するのではない。その結果、
これに含まれるデータをより効率的に評価することがで
きる。
【００８５】
【発明の効果】本発明による方法によれば、第１の導体
組立体は、最初の試験ルーチンにおいて、個々の回路網
間の短絡を検出するフィールドテスト、および個々の回
路網における断線を検出する抵抗試験によって試験され
る。これによって得られたデータフィールドから、個々
の回路網とそれに対応するアンテナとの間のコンダクタ
ンスを判定し、基準値として記憶する。
【００８６】後続の試験ルーチンにおいて短絡を検出す
るために、各被試験回路網と各１本のアンテナとの間の
複素コンダクタンスの試験を行ない、検出された実際の
コンダクタンスを対応する基準値と比較する。断線を検
出するためには、実際のコンダクタンスと基準コンダク
タンスとの間で比較を行ない、これによって、実際のコ
ンダクタンスの実数成分を考慮することで、回路網間の
高インピーダンス短絡および回路網における断線を検出
することができる。
【図面の簡単な説明】
【図１】試験装置の概略等価回路の図である。
【図２】導体組立体の概略図である。
【図３】後続の試験装置の概略等価回路の図である。
【図４】導体組立体を測定する多重フィンガシステムの
概略図である。
【符号の説明】
Ａ アンテナ Ｃ 静電容量 Ｎ 回路網 Ｒ 抵抗 UO 入力電圧 Ｙ コンダクタンス １ 電極 ２ 試験点 ３ 導体組立体 ４ 試験フィンガ ５ 位置制御手段 ６ スライダ ７ シリンダ ８ 中央制御装置 ９ 関数発生器 10 第１の評価手段 11 第２の評価手段 12 第３の評価手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウーヴェ ロタオク ドイツ連邦共和国 97828 マルクトハ イデンフェルト（番地なし) (56)参考文献 特開 平５−99972（ＪＰ，Ａ) 特公 平６−36007（ＪＰ，Ｂ２) 米国特許5218294（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/02,31/28

Claims (24)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の回路網を有する電気導体組立体の
    試験方法において、該方法は、最初の試験ルーチンおよ
    び後続の試験ルーチンに分割され、これによって電気導
    体組立体を各試験ルーチンで試験し、最初の試験ルーチ
    ンでは、個々の回路網間の短絡を検出するフィールドテ
    ストおよび該回路網内の断線を検出する抵抗試験を行な
    い、前記フィールドテストから得られたデータ群から該
    フィールドテストに用いた少なくとも１本のアンテナと
    試験すべき前記回路網との間の複素コンダクタンスを判
    定し、これを後続の試験ルーチンの基準コンダクタンス
    として用い、後続の試験ルーチンでは、前記回路網の間
    の短絡、および／または該回路網内の断線を、各回路網
    と少なくとも１本のアンテナとの間の実際の複素コンダ
    クタンスを検出し、該実際のコンダクタンスを前記基準
    コンダクタンスと比較することによって検出することを
    特徴とする電気導体組立体の試験方法。
  2. 【請求項２】 請求項１に記載の方法において、前記最
    初の試験ルーチンにおいて、前記フィールドテストから
    得られた前記データ群から判定され、実部および虚部を
    含む前記複素コンダクタンスは、該実部がゼロに等しい
    ときは基準値としてのみ用い、そのとき前記コンダクタ
    ンスの虚部は前記アンテナと前記回路網との間の静電容
    量に対応する基準値として記憶することを特徴とする試
    験方法。
  3. 【請求項３】 請求項２に記載の方法において、前記フ
    ィールドテストにおいて、いくつかのアンテナを用い、
    該アンテナのうちのいくつかのアンテナの各１つへ入力
    電圧を回路網の試験中、順番に印加し、残りのアンテナ
    は接地して、一つの電圧をそれぞれ前記回路網で検出す
    ることを特徴とする試験方法。
  4. 【請求項４】 請求項３に記載の方法において、前記入
    力電圧は、固有周波数を有する正弦波であり、その振幅
    は4 V から250 V であることを特徴とする試験方法。
  5. 【請求項５】 請求項３に記載の方法において、前記基
    準コンダクタンスYi=YiR+iYiI は、前記フィールドテス
    トにおいて前記アンテナへ印加された前記入力電圧UOか
    ら算出され、その角周波数ω、電圧値Ui=UiR+UiIおよび
    プローブ容量Cpは、次の等式により算出され： YiI=(UiR*XI+UiI*YR)/UO YiR=(UiR*YR+UiI*XI)/UO （ ただし、Xi=Yi+ω*Cp ） 前記総合コンダクタンスY=YR+iYIの前記実部および前記
    虚部は、次のように決定される YI =[{ΣUiR*(UO-ΣUiR)-(ΣUiI)2} /{(UO-ΣUiR)2+ (ΣUiI)2} ]*ω*Cp YR =[(-UO*ΣUiI)/{(UO-ΣUiR)2+ (ΣUiI)2} ]*ω*Cp （ ただし、総和符号はそれぞれ、用いたアンテナの数ｎ
    について１からｎまでの合計を示す）ことを特徴とする
    試験方法。
  6. 【請求項６】 請求項５に記載の方法において、前記電
    気導体組立体の回路網を前記アンテナとして用いること
    を特徴とする試験方法。
  7. 【請求項７】 請求項５に記載の方法において、前記電
    気導体組立体から分離して配置された電気導体経路を前
    記アンテナとして用いることを特徴とする試験方法。
  8. 【請求項８】 請求項７に記載の方法において、前記電
    気導体経路は、前記電気導体組立体上に直接に配設する
    ことができることを特徴とする試験方法。
  9. 【請求項９】 請求項５に記載の方法において、試験す
    べき前記電気導体組立体の前記回路網をアンテナとして
    用い、該電気導体組立体に対して独立配置されている電
    気導体経路で電圧を検出することを特徴とする試験方
    法。
  10. 【請求項１０】 請求項１に記載の方法において、所定
    の数を超える回路網が不良である場合、他の電気導体組
    立体でフィールドテストを繰り返し、失われた基準値を
    無欠陥回路網における新たな試験結果によって補充し、 前記所定の数を下まわる回路網が不良の場合、後続の試
    験ルーチンを行なって複素コンダクタンスを得、該複素コンダクタンスは、 該回路網における、もしくは
    回路網間での抵抗試験によって確立され、または該複素
    コンダクタンスは、前記最初の試験ルーチンで不良であ
    ることが判明した前記回路網のコンダクタンスを残りの
    回路網のコンダクタンスと比較し、回路網に欠陥が生じ
    ているかどうかを決定するために同じ静電容量を有する
    回路網の間で必要な場合に行なわれる抵抗試験によって
    確立され、回路網に欠陥が生じていない場合は、前記検
    出されたコンダクタンスを基準値として記憶することを
    特徴とする試験方法。
  11. 【請求項１１】 請求項１に記載の方法において、前記
    フィールドテストに用いられる数本のアンテナと試験す
    べき前記回路網の１つとの間の総合複素コンダクタンス
    を、前記フィールドテストから得られたデータ群から確
    立し、 前記総合複素コンダクタンスを確立する際に用いた前記
    アンテナを後続の試験ルーチンにおいて電気的に接続し
    て１本のアンテナとすることを特徴とする試験方法。
  12. 【請求項１２】 請求項１に記載の方法において、前記
    実際のコンダクタンスおよび前記基準コンダクタンスの
    比較の際、該コンダクタンスに含まれる静電容量のみを
    互いに比較することを特徴とする試験方法。
  13. 【請求項１３】 複数の回路網を有する電気導体組立体
    の試験方法において、該方法は、少なくとも１本のアン
    テナと該複数の試験すべき回路網との間の複素コンダク
    タンスのデータ群を基準コンダクタンスCka として記憶
    し、前記複数の回路網の間の短絡の検出は、前記アンテ
    ナと前記試験すべき回路網との間の実際のコンダクタン
    スYk=YkR+iYkI を検出し、該実際のコンダクタンスの実
    部を零と比較し、該実際のコンダクタンスの虚部を前記
    対応する基準コンダクタンスと比較して短絡を検出する
    ことによって行なわれることを特徴とする電気導体組立
    体の試験方法。
  14. 【請求項１４】 請求項13に記載の方法において、前記
    比較は次の不等式に基づき、 (abs(YkR)+△Y)2+(abs(YkI- ω*Cka)+△Y+△C)2 ≦1/[R2 TK+ (1/ω*Cka)2] 該不等式が満たされないときは短絡が存在し、ただし、
    △Y は、検出したコンダクタンスYkの結果における偏差
    であり、△C は、異なる電気導体組立体の同じ回路網の
    前記静電容量間の最大偏差であり、RTK は閾値であるこ
    とを特徴とする試験方法。
  15. 【請求項１５】 請求項14に記載の方法において、短絡
    が検出されると、抵抗試験を行なって、該短絡の位置を
    示すことを特徴とする試験方法。
  16. 【請求項１６】 複数の回路網を有する電気導体組立体
    の試験方法において、該方法は、少なくとも１本のアン
    テナと前記複数の試験すべき回路網との間の複素コンダ
    クタンスのデータ群を基準コンダクタンスCka として記
    憶し、前記複数の回路網の間の断線の検出は、前記アン
    テナと前記試験すべき回路網との間の実際のコンダクタ
    ンスYk=YkR+iYkI を検出して行われ、短絡の検出は、該
    実際のコンダクタンスの実部を零と比較し、該実際のコ
    ンダクタンスの虚部を前記対応する基準コンダクタンス
    と比較することによって行なわれることを特徴とする試
    験方法。
  17. 【請求項１７】 請求項16に記載の方法において、前記
    比較は次の不等式に基づいて行われ、 ω*C-YkI+ △Y+△C <(ω*C)/4 YkR+△Y <(RTU*ω2*C2)/8 両不等式が満たされると、断線が存在せず、ただし、△
    Y は、検出したコンダクタンスYkの結果における偏差で
    あり、△C は、異なる電気導体組立体の同じ回路網の前
    記コンダクタンスの間の最大偏差であり、更にRTU は閾
    値であることを特徴とする試験方法。
  18. 【請求項１８】 請求項17に記載の方法において、断線
    を検出する前記コンダクタンスの前記比較は、次の不等
    式を満たす回路網にのみ行なわれ、 Ck>(4*δ)/ (ω*RTU) ただし、δ= △Y/Y はコンダクタンス試験の精度であ
    り、Ckは、前記基準値として記憶された該不等式を満た
    す回路網の静電容量であることを特徴とする試験方法。
  19. 【請求項１９】 請求項18に記載の方法において、断線
    がコンダクタンス比較によって検出されなかった回路網
    においては、前記断線を抵抗試験によって検出すること
    を特徴とする試験方法。
  20. 【請求項２０】 請求項１ないし19のいずれかに記載の
    方法を実行する装置であって、 前記電気導体組立体の前記回路網上の所定の試験点に接
    触させることができる複数の電極と、 入力電圧をアンテナへ出力する関数発生器と、 フィールドテストを実行し、前記試験すべき回路網で電
    圧を検出する第１の評価手段と、 前記回路網と前記アンテナとの間で抵抗試験を行なう第
    ２の評価手段とを含む試験装置において、 該装置は、前記回路網と前記アンテナとの間で静電気容
    量試験を行なう第３の評価手段を含み、検出した抵抗値
    および検出した静電気容量値から前記回路網と前記アン
    テナとの間の複素コンダクタンスを形成することができ
    ることを特徴とする電気導体組立体の試験装置。
  21. 【請求項２１】 請求項20に記載の装置において、該装
    置は、 それぞれの中に電極が一体化され位置決め手段によって
    電気導体組立体に沿って移動させることができるいくつ
    かの試験フィンガと、 前記位置決め手段、前記関数発生器および前記３つの評
    価手段を制御する中央制御装置とを含み、 これによって、最初の試験ルーチンでは、フィールドテ
    ストを行って前記電気導体組立体における前記複数の試
    験すべき回路網の間の短絡を検出し、 前記第１の評価手段は、前記フィールドテストにおいて
    確立された前記データ群の結果として、前記試験すべき
    回路網と前記アンテナのそれぞれとの間の前記複素コン
    ダクタンスを検出し、これらを基準コンダクタンスとし
    て記憶し、短絡および／または断線を検出する後続の試
    験ルーチンを、検出した実際の複素コンダクタンスを基
    準複素コンダクタンスと比較することによって実行する
    ことができることを特徴とする試験装置。
  22. 【請求項２２】 請求項21に記載の試験装置において、
    該装置は、８個もしくはそれ以上の試験フィンガを含む
    ことを特徴とする試験装置。
  23. 【請求項２３】 請求項22に記載の試験装置において、
    前記試験用フィンガは、前記電気導体組立体の両側に配
    設されていることを特徴とする試験装置。
  24. 【請求項２４】 請求項20に記載の試験装置において、
    前記中央制御装置は、前記後続の試験ルーチンにおいて
    実行される前記実際の複素コンダクタンスと前記基準複
    素コンダクタンスとの間の比較の際に、該実際のコンダ
    クタンスの実部を零と比較し、該実際のコンダクタンス
    の虚部を前記対応する基準コンダクタンスと比較するこ
    とを特徴とする試験装置。
JP29383396A 1995-11-06 1996-11-06 電気導体組立体の試験方法および装置 Expired - Lifetime JP3183195B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19541307A DE19541307C2 (de) 1995-11-06 1995-11-06 Verfahren zum Prüfen von elektrischen Leiteranordnungen und Vorrichtung zum Ausführen des Verfahrens
DE19541307.5 1995-11-06

Publications (2)

Publication Number Publication Date
JPH09178798A JPH09178798A (ja) 1997-07-11
JP3183195B2 true JP3183195B2 (ja) 2001-07-03

Family

ID=7776743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29383396A Expired - Lifetime JP3183195B2 (ja) 1995-11-06 1996-11-06 電気導体組立体の試験方法および装置

Country Status (4)

Country Link
US (1) US5903160A (ja)
EP (1) EP0772054B1 (ja)
JP (1) JP3183195B2 (ja)
DE (2) DE19541307C2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19541307C2 (de) * 1995-11-06 2001-09-27 Atg Test Systems Gmbh Verfahren zum Prüfen von elektrischen Leiteranordnungen und Vorrichtung zum Ausführen des Verfahrens
DE19610556A1 (de) * 1996-03-18 1997-09-25 Siemens Ag Bussegment beziehungsweise Busanschaltung zum Anschließen einer Baugruppe einer speicherprogrammierbaren Steuerung an einen Bus
JP3214415B2 (ja) * 1997-10-30 2001-10-02 日本電産リード株式会社 基板検査装置および基板検査方法
DE10025751A1 (de) * 2000-05-24 2001-12-06 Atg Test Systems Gmbh Verfahren zum Untersuchen einer leiterplatte an einem vorbestimmten Bereich der Leiterplatte und Vorrichtung zum Durchführen des Verfahrens
DE10260238B4 (de) * 2002-12-20 2007-04-05 Atg Test Systems Gmbh & Co.Kg Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren
US7030623B1 (en) 2004-02-03 2006-04-18 Kevin Carpenter Electrical short tracing apparatus and method
DE102005028191B4 (de) * 2005-06-17 2009-04-09 Atg Luther & Maelzer Gmbh Verfahren und Vorrichtung zum Testen von unbestückten, großflächigen Leiterplatten mit einem Fingertester
AT507468B1 (de) * 2008-10-15 2010-10-15 Dtg Int Gmbh Ermittlung von eigenschaften einer elektrischen vorrichtung
DE202014105674U1 (de) 2014-11-25 2016-02-26 MR Electronics Ltd. Niederlassung Deutschland Kontaktiervorrichtung für Platinen
US10191108B2 (en) * 2015-11-19 2019-01-29 Globalfoundries Inc. On-chip sensor for monitoring active circuits on integrated circuit (IC) chips
DE102017102700A1 (de) * 2017-02-10 2018-09-13 Atg Luther & Maelzer Gmbh Prüfvorrichtung und Verfahren zum Prüfen von Leiterplatten
JP6386606B1 (ja) * 2017-02-27 2018-09-05 ファナック株式会社 接続機器の接続回路
JP7227017B2 (ja) * 2019-01-29 2023-02-21 北陸電力株式会社 避雷装置の故障判定方法および避雷装置の故障判定装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2311903A1 (de) * 1973-03-09 1974-09-12 Siemens Ag Verfahren und einrichtung zur ortung von kurzschluessen in mehrlagenverdrahtungen
US3975680A (en) 1975-06-25 1976-08-17 Honeywell Information Systems, Inc. Non-contact coupling plate for circuit board tester
US4528500A (en) * 1980-11-25 1985-07-09 Lightbody James D Apparatus and method for testing circuit boards
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
EP0246034A3 (en) * 1986-05-16 1989-04-05 AT&T Corp. Method of testing electronic assemblies while they are being produced
JPH0246034A (ja) * 1988-08-06 1990-02-15 Mitsubishi Electric Corp データ多重化装置
GB8824272D0 (en) * 1988-10-17 1988-11-23 Bath Scient Ltd Testing electrical circuits
US5424633A (en) * 1991-01-22 1995-06-13 Advanced Test Technologies Inc. Contactless test method and system for testing printed circuit boards
CA2049616C (en) * 1991-01-22 2000-04-04 Jacob Soiferman Contactless test method and system for testing printed circuit boards
DE4134193A1 (de) * 1991-04-10 1992-10-15 Atg Electronic Gmbh Verfahren und vorrichtung zur pruefung einer elektrischen leiteranordnung
EP0508062B1 (de) * 1991-04-10 1995-07-19 atg test systems GmbH Verfahren und Vorrichtung zur Prüfung einer elektrischen Leiteranordnung
EP0527321A1 (de) * 1991-08-05 1993-02-17 Siemens Aktiengesellschaft Verfahren zur automatischen Fehlerdiagnose von elektrischen Baugruppen
US5631572A (en) * 1993-09-17 1997-05-20 Teradyne, Inc. Printed circuit board tester using magnetic induction
EP0667538B1 (en) * 1994-01-12 2000-06-14 Advantest Corporation Non-contact type wave signal observation apparatus
DE19541307C2 (de) * 1995-11-06 2001-09-27 Atg Test Systems Gmbh Verfahren zum Prüfen von elektrischen Leiteranordnungen und Vorrichtung zum Ausführen des Verfahrens

Also Published As

Publication number Publication date
EP0772054B1 (de) 2003-04-23
DE59610371D1 (de) 2003-05-28
US5903160A (en) 1999-05-11
EP0772054A3 (de) 1998-02-25
DE19541307A1 (de) 1997-05-15
JPH09178798A (ja) 1997-07-11
EP0772054A2 (de) 1997-05-07
DE19541307C2 (de) 2001-09-27

Similar Documents

Publication Publication Date Title
JP3183195B2 (ja) 電気導体組立体の試験方法および装置
JP2625623B2 (ja) 回路試験装置および方法
US5006808A (en) Testing electrical circuits
US5268645A (en) Method of and apparatus for testing circuit boards and the like with an inhomogeneous electric field
US8519722B1 (en) Method and apparatus for testing projected capacitance matrices and determining the location and types of faults
JP3558434B2 (ja) 電気的配線検査方法及び装置
US20100268507A1 (en) Apparatus for testing multiple conductor wiring and terminations for electronic systems
EP0021562B1 (en) Method of detecting an electrical short
KR101449569B1 (ko) 기판검사장치
JP4987862B2 (ja) フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法
JP5391869B2 (ja) 基板検査方法
JP4068248B2 (ja) 基板の絶縁検査装置及びその絶縁検査方法
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
US5187430A (en) Method and apparatus for determining nets among nodes in a circuit board
JP2630846B2 (ja) 電気回路の試験
CN115469200A (zh) 一种绝缘测试方法、装置、设备及存储介质
JP4219489B2 (ja) 回路基板検査装置
CN111247395B (zh) 电容式传感器系统
JP6219073B2 (ja) 絶縁検査装置
KR20130092462A (ko) 부품내장기판의 검사방법
US20230396095A1 (en) Current Distribution Device Comprising A Load Detection Unit For Measuring A Detection Voltage
JP2000230960A (ja) コネクタ接触状態検査装置
KR100788501B1 (ko) 키패드 검사 장치 및 검사 방법
CN108169664A (zh) 电路板故障检测方法和装置、计算机设备和存储介质
JP2001091562A (ja) 回路基板検査装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010321

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term