JP5451183B2 - 電気的試験システム及び電気的試験方法 - Google Patents

電気的試験システム及び電気的試験方法 Download PDF

Info

Publication number
JP5451183B2
JP5451183B2 JP2009126054A JP2009126054A JP5451183B2 JP 5451183 B2 JP5451183 B2 JP 5451183B2 JP 2009126054 A JP2009126054 A JP 2009126054A JP 2009126054 A JP2009126054 A JP 2009126054A JP 5451183 B2 JP5451183 B2 JP 5451183B2
Authority
JP
Japan
Prior art keywords
power supply
group
circuit
electrical test
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009126054A
Other languages
English (en)
Other versions
JP2010276344A (ja
Inventor
栄 輿石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2009126054A priority Critical patent/JP5451183B2/ja
Publication of JP2010276344A publication Critical patent/JP2010276344A/ja
Application granted granted Critical
Publication of JP5451183B2 publication Critical patent/JP5451183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、電子装置の電気的試験システム及び電気的試験方法に関し、特に回路の短絡箇所及び有極性コンデンサの極性方向を確認する電気的試験システム及び電気的試験方法に関する。
電子装置においては、製造後、電気的試験(インサーキットテスト)が実施される。電気的試験において、例えば、電源とグランド間にショートが検出された場合、ショート箇所の特定は、電源とグランドとを接続している電子素子を1個ずつ取り外しながら電源とグランド間のショートチェックを行っていた。また、電源とグランド間に接続した有極性コンデンサの極性方向(逆実装)の確認検査においては、コンデンサの接続方向の確認は、1つずつ目視によって行っていた。
例えば特許文献1には、有極性コンデンサの逆実装を検査する技術が開示されている。特許文献1に記載の電解コンデンサの極性検出装置は、増幅器出力側に基板上でマイナス側として決められている電極リードが接続され、増幅器入力側で入出力間のループが負帰還ループとなる位置にケースが接続された被試験コンデンサと、予め決めた時間経過後の2時点における増幅器出力電圧が所定値以上異なるときに逆接続であることを警報する警報装置とから構成される。
特開平3−136312号公報 特開2001−60653号公報
以下の分析は、本発明の観点から与えられる。
電源とグランド間のショート箇所特定のために、電源とグランド間の電子素子を1つずつ取り外してショートチェックすることは、膨大な時間と工数を必要とする。また、電子素子を取り外した後、電子素子を再度実装する場合、新たな問題が発生する可能性もある。コンデンサの逆実装の目視確認においても、確認作業に時間を要すると共に、チェック漏れが生じるおそれがある。
特許文献1に記載の電解コンデンサの極性検出装置においては、電源とグランド間のショートの有無を確認することができない。また、コンデンサの逆実装確認検査においても、被検査体のコンデンサを1つずつ検査するので検査に時間を要する。
本発明の目的は、短絡確認検査及びコンデンサ逆実装確認検査を効率的に実施可能な電気的試験システム及び電気的試験方法を提供することである。
本発明の第1視点によれば、電気的試験装置と、電気的試験装置によって試験される電子装置と、を備える電気的試験システムが提供される。電子装置は、グループ毎に分けられた複数の電子素子と、各グループに少なくとも1つ配され、電源配線及びグランド配線のうち少なくともいずれかと電子素子との電気的接続を開閉するスイッチと、を有する。複数の電子素子のうち少なくとも1つは有極性コンデンサである。電気的試験装置は、スイッチの開閉を制御するスイッチ制御回路と、グループにおける電源配線とグランド配線間のショートの有無を検出するショート検出回路と、有極性コンデンサの実装方向を検出する逆実装検出回路と、電源配線とグランド配線に電力供給する電源回路と、を有する。
本発明の第2視点によれば、少なくとも1つの電子素子が配された各グループにおけるショートを検出するショート検出工程と、電子素子のうち有極性コンデンサの逆実装を検出する逆実装検出工程と、を含む電気的試験方法が提供される。ショート検出工程は、電子素子と電源配線及びグランド配線のうちの少なくともいずれかとの電気的接続を遮断する工程と、各グループにおける電源配線とグランド配線間のショートの有無を検出する工程と、を含む。逆実装検出工程は、電子素子のうち有極性コンデンサを充電する工程と、電子素子と電源配線及びグランド配線のうちの少なくともいずれかとの電気的接続を遮断する工程と、グループにおける電源配線とグランド配線の電圧降下速度を測定する工程と、電圧降下速度が所定の範囲内にあるか否かを検出する工程と、を含む。
本発明は、以下の効果のうち少なくとも1つを有する。
本発明においては、各グループを電気的に遮断してショートの有無を確認する。また、複数のグループを一括して試験することもできる。これにより、短時間でショート箇所を特定することが可能となる。
また、本発明においては、電子素子が有極性コンデンサである場合には、グループ毎に逆実装の有無を確認する。また、複数のグループを一括して試験することもできる。これにより、複数のグループにおける逆実装の存在の有無及びその箇所を短時間で特定することが可能となる。また、目視確認の場合のような逆実装の見落としを防止することができる。
本発明の電気的試験システムの一実施形態を示す概略構成図。 ショートの有無を検出するためのフローチャート。 電子素子の逆実装の有無を検出するためのフローチャート。 電圧降下速度比較を説明するためのグラフ。
本発明の電気的試験システムの一実施形態について説明する。図1に、本発明の電気的試験システムの一実施形態を示す概略構成図を示す。
本発明の電気的試験システム1は、電気的試験装置10と、電気的試験装置10によって試験される被試験体となる電子装置40と、を備える。
電気的試験装置10は、電源回路11と、スイッチ制御回路12と、ショート検出回路13と、逆実装検出回路14と、を有する。逆実装検出回路14は、電圧測定回路15と、電圧降下速度比較回路16と、を有する。
電子装置40は、電源配線41及びグランド配線42を有するプリント基板と、プリント基板に実装された電子素子52,62,72を有する。電子素子52,62,72は、半導体素子のような能動素子でもよいし、コンデンサのような受動素子でもよい。以下の説明においては、電子素子52,62,72は有極性コンデンサであるとして説明する。電子素子52,62,72は、グループ分けされている。例えば、図1に示す形態においては、電子素子52,62,72は、第1グループ50、第2グループ60、及び第3グループ70にそれぞれ分けられている。すなわち、第1グループ50は、少なくとも1つの第1電子素子52を有し、第2グループ60は、少なくとも1つの第2電子素子62を有し、第3グループ70は、少なくとも1つの第3電子素子72を有する。グループの数及び各グループにおける電子素子の数は、適宜設定することができる。
電子装置40は、各グループにおいて、電源配線41及びグランド配線42のうち少なくとも一方を開閉するスイッチ51,61,71を有する。図1に示す形態においては、第1グループ50は、電源配線41に少なくとも1つの第1スイッチ51を有し、第2グループ60は、電源配線41に少なくとも1つの第2スイッチ61を有し、第3グループ70は、電源配線41に少なくとも1つの第3スイッチ71を有する。また、第1〜第3グループ50,60,70は、それぞれ、各グループの電気的測定するための測定ポイント53a,53b,63a,63b,73a,73bを有する。
電源回路11は、電子装置40のショートチェック及び電子素子52,62,72の逆実装のチェックに必要な電力を供給する電源回路である。電子素子52,62,72の逆実装のチェックする際には、電源回路11は、少なくとも、コンデンサが完全充電することが電力を供給する。電気的試験を実施する際には、電源回路11の第1電源端子11aは、電子装置40の電源配線41に設けられた第2電源端子41aと電気的に接続され、電源回路11の第1グランド端子11bは、電子装置40のグランド配線42に設けられた第2グランド端子42aと電気的に接続される。
スイッチ制御回路12は、電子装置40の第1〜第3スイッチ51,61,71の開閉を制御する。スイッチ制御回路12の第1スイッチ端子12aは、電子装置40の第1〜第3スイッチ51,61,71に設けられた第2スイッチ端子81aと電気的に接続される。電子装置40の第1〜第3スイッチ51,61,71は、電気的試験装置10による電気的試験を実施しないとき、例えば電子装置40の通常動作時には、常時閉状態(ON状態)となるように設定されている。
ショート検出回路13は、各グループ50,60,70において、電源配線41とグランド配線42間、すなわち第1測定ポイント53a,63a,73aと第2測定ポイント53b,63b,73b間のショートの有無を検出する。ショート検出回路13の第1電源側端子13aは、電子装置40の第1測定ポイント53a,63a,73aに設けられた第2電源側端子91aと電気的に接続され、ショート検出回路13の第1グランド側端子13bは、電子装置40の第2測定ポイント53b,63b,73bに設けられた第2グランド側端子91bと電気的に接続される。ショート検出回路13は、ショートの有無を、全グループ50,60,70同時に又は一括して測定できるものが好ましい。
電圧測定回路15は、各グループ50,60,70において、電源配線41とグランド配線42間、すなわち第1測定ポイント53a,63a,73aと第2測定ポイント53b,63b,73b間の電圧を測定する。電圧測定回路15の第1電源側端子15aは、電子装置40の第1測定ポイント53a,63a,73aに設けられた第2電源側端子91aと電気的に接続され、電圧測定回路15の第1グランド側端子15bは、電子装置40の第2測定ポイント53b,63b,73bに設けられた第2グランド側端子91bと電気的に接続される。電圧測定回路15は、電源とグランド間の電圧を、全グループ50,60,70同時に又は一括して測定できるものが好ましい。
電圧降下速度比較回路16は、有極性の電子素子(有極性コンデンサ)52,62,72の電圧降下速度と、電子素子52,62,72が正常に(逆実装なく)実装されていた場合の電圧降下速度を比較する。
次に、本発明の電気的試験システムの動作及び電気的試験方法について説明する。
図2に、ショートの有無を検出するためのフローチャートを示す。まず、電源回路11と電源配線41及びグランド配線42とを電気的に接続する。また、スイッチ制御回路12と第1〜第3スイッチ51,61,71とを電気的に接続する。
ショートの有無をチェックする場合、スイッチ制御回路12により、第1〜第3スイッチ51,61,71をすべて開状態(OFF状態)とする(S11)。これにより、各グループを他のグループや電源回路11から電気的に分離する。次に、ショート検出回路13により、第1〜第3グループ50,60,70における第1測定ポイント53a,63a,73aと第2測定ポイント53b,63b,73b間の導通を(好ましくは同時に又は一括して)測定する(S12)。各グループにおいて導通が検出されなければ、その電子装置40にはショートが存在しないことになる。一方、導通が確認されたグループがある場合、そのグループには、電源とグランド間でショートが存在することになる。このとき、その電子装置40を正常品から排除したり、ショート箇所を修理したりするなどのショートに対する措置を施す(S14)。
図3に、電子素子の逆実装の有無を検出するためのフローチャートを示す。電子素子の逆実装をチェックする場合、スイッチ制御回路12により、第1〜第3スイッチ51,61,71をすべて閉状態(ON状態)とする(S21)。次に、電源回路11により、第1〜第3電子素子52,62,72がすべてフルチャージするまで電力供給する(S22)。次に、スイッチ制御回路12により、第1〜第3スイッチ51,61,71をすべて開状態(OFF状態)とする(S23)。これにより、第1〜第3電子素子52,62,72に蓄積された電荷の放電が開始される。このとき、電圧測定回路15により、各グループの電圧降下速度を測定する(S24)。例えば、各グループにおいて、第1測定ポイント53a,63a,73aと第2測定ポイント53b,63b,73b間の電圧が所定の電圧になるまでの時間、もしくは所定の電圧降下するまでの時間を測定する。
図4に、所定のグループにおいて逆実装された電子素子を検出する際の電圧降下速度比較を説明するためのグラフを示す。図において、縦軸は第1測定ポイント53a,63a,73aと第2測定ポイント53b,63b,73b間の電圧(V)であり、横軸は第1〜第3電子素子52,62,72のディスチャージからの時間(T)である。グラフAは、当該グループにおいて逆実装電子素子が存在しない場合の電圧降下グラフであり、比較の際の基準となるものである。グラフBは、電圧測定回路15によって測定した第1測定ポイント53a,63a,73aと第2測定ポイント53b,63b,73b間の電圧降下のグラフである。有極性コンデンサが逆実装された場合、電力供給しても、逆実装されたコンデンサには蓄電されないので、逆実装コンデンサの放電時間は、適正に実装されているコンデンサと比較して短くなる。したがって、両者を比較することにより、逆実装の有無を検出することができる。
例えば、第1グループ50において、逆実装された電子素子52の有無を確認する場合、まず、電圧降下速度比較回路16に、第1グループにおける逆実装電子素子が存在しない場合の電圧降下データ(例えば、電圧Vから電圧Vに降下するまでの時間T)(図4におけるグラフAに相当)を記憶させておく。次に、S24において、電圧測定回路15によってディスチャージ開始時の電圧Vから所定の電圧Vになるまでの時間Tを測定する(図4におけるグラフBに相当)。電圧降下速度比較回路16により、測定した時間Tと、逆実装された電子素子52が存在しない場合に電圧Vから電圧Vになるまでの要する時間Tとを比較する。このとき、時間Tと時間Tの差ΔTが所定値以下である場合には、第1グループ50内に逆実装された電子素子52が存在しないと判断する。一方、時間Tと時間Tの差ΔTが所定値を越える場合には、第1グループ50内に逆実装された電子素子52が存在すると判断する。このようなチェックをグループ毎に(好ましくは同時に又は一括して)実施し、各グループにおいて逆実装された電子素子が存在しないか確認する。逆実装の存在が確認された場合、その電子装置40を正常品から排除したり、逆実装を直したりするなどの逆実装に対する措置を施す(S26)。
本発明によれば、グループ間を電気的に遮断してショートの有無を確認することにより、短時間でショート箇所を特定することが可能となる。また、電子素子が有極性コンデンサである場合には、逆実装の存在の有無及びその箇所を短時間で特定することが可能となる。また、目視確認の場合のような逆実装の見落としを防止することができる。
本発明の電気的試験システム及び電気的試験方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
1 電気的試験システム
10 電気的試験装置
11 電源回路
11a 第1電源端子
11b 第1グランド端子
12 スイッチ制御回路
12a 第1スイッチ端子
13 ショート検出回路
13a 第1電源側端子
13b 第1グランド側端子
14 逆実装検出回路
15 電圧測定回路
15a 第1電源側端子
15b 第1グランド側端子
16 電圧降下速度比較回路
40 電子装置
41 電源配線
41a 第2電源端子
42 グランド配線
42a 第2グランド端子
50,60,70 第1〜第3グループ
51,61,71 第1〜第3スイッチ
52,62,72 第1〜第3電子素子
53a,63a,73a 第1測定ポイント
53b,63b,73b 第2測定ポイント
81a 第2スイッチ端子
91a 第2電源側端子
91b 第2グランド側端子

Claims (6)

  1. 電気的試験装置と、前記電気的試験装置によって試験される電子装置と、を備え、
    前記電子装置は、グループ毎に分けられた複数の電子素子と、各グループに少なくとも1つ配され、電源配線及びグランド配線のうち少なくともいずれかと前記電子素子との電気的接続を開閉するスイッチと、を有し、
    複数の前記電子素子のうち少なくとも1つは有極性コンデンサであり、
    前記電気的試験装置は、前記スイッチの開閉を制御するスイッチ制御回路と、前記グループにおける電源配線とグランド配線間のショートの有無を検出するショート検出回路と、前記有極性コンデンサの実装方向を検出する逆実装検出回路と、電源配線とグランド配線に電力供給する電源回路と、を有することを特徴とする電気的試験システム。
  2. 前記逆実装検出回路は、前記グループにおける電源配線とグランド配線間の電圧を測定する電圧測定回路と、前記電圧測定回路によって測定された電圧変化と前記有極性コンデンサが適正に実装された場合における電圧変化とを比較する電圧降下時間比較回路と、を有することを特徴とする請求項1に記載の電気的試験システム。
  3. 前記ショート検出回路は、各グループにおけるショートの有無を一括して検出することを特徴とする請求項1又は2に記載の電気的試験システム。
  4. 前記逆実装検出回路は、各グループにおける前記有極性コンデンサの逆実装の有無を一括して検出することを特徴とする請求項1〜3のいずれか一項に記載の電気的試験システム。
  5. 少なくとも1つの電子素子が配された各グループにおけるショートを検出するショート検出工程と、
    前記電子素子のうち有極性コンデンサの逆実装を検出する逆実装検出工程と、を含み、
    前記ショート検出工程は、
    前記電子素子と電源配線及びグランド配線のうちの少なくともいずれかとの電気的接続を遮断する工程と、
    各グループにおける電源配線とグランド配線間のショートの有無を検出する工程と、を含み、
    前記逆実装検出工程は、
    前記電子素子のうち有極性コンデンサを充電する工程と、
    前記電子素子と電源配線及びグランド配線のうちの少なくともいずれかとの電気的接続を遮断する工程と、
    前記グループにおける電源配線とグランド配線の電圧降下速度を測定する工程と、
    前記電圧降下速度が所定の範囲内にあるか否かを検出する工程と、を含むことを特徴とする電気的試験方法。
  6. 前記所定の範囲は、前記有極性コンデンサが適正に実装されていた場合の前記グループにおける電源配線とグランド配線の電圧降下速度を基に決定することを特徴とする請求項5に記載の電気的試験方法。
JP2009126054A 2009-05-26 2009-05-26 電気的試験システム及び電気的試験方法 Active JP5451183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009126054A JP5451183B2 (ja) 2009-05-26 2009-05-26 電気的試験システム及び電気的試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009126054A JP5451183B2 (ja) 2009-05-26 2009-05-26 電気的試験システム及び電気的試験方法

Publications (2)

Publication Number Publication Date
JP2010276344A JP2010276344A (ja) 2010-12-09
JP5451183B2 true JP5451183B2 (ja) 2014-03-26

Family

ID=43423456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009126054A Active JP5451183B2 (ja) 2009-05-26 2009-05-26 電気的試験システム及び電気的試験方法

Country Status (1)

Country Link
JP (1) JP5451183B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103454546B (zh) * 2013-08-23 2016-05-25 重庆市宇邦线缆有限公司 一种电缆断芯短路故障自动检测方法及装置
CN104360218A (zh) * 2014-11-20 2015-02-18 国网河北阜城县供电公司 断路器二次回路接线检测装置及断路器更换的方法
CN107589337B (zh) * 2017-10-07 2020-03-06 深圳特发东智科技有限公司 一种短路检测方法和控制器
CN110441554A (zh) * 2019-07-18 2019-11-12 国网安徽省电力有限公司宣城供电公司 一种防感应电的输电线路工频参数测试辅助装置

Also Published As

Publication number Publication date
JP2010276344A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
CN101292166B (zh) 绝缘检查装置和绝缘检查方法
CN101191811B (zh) 基板检查装置和基板检查方法
US9606162B2 (en) Insulation inspection method and insulation inspection apparatus
JP4369949B2 (ja) 絶縁検査装置及び絶縁検査方法
JP5451183B2 (ja) 電気的試験システム及び電気的試験方法
JP2002156399A (ja) 回路基板の検査装置及び検査方法
US9606166B2 (en) Insulation inspection apparatus and insulation inspection method
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP2015049100A (ja) 測定装置および測定方法
JP2016090495A (ja) 耐電圧試験装置、絶縁抵抗試験装置、及び接続状態確認回路
JP2010249802A (ja) 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置
KR20140131605A (ko) 번인 보드의 테스트 시스템
JP2007155640A (ja) 集積回路の検査方法と検査装置
JP2015001470A (ja) 基板検査装置
JP2010185863A (ja) ポゴタワー電気チャネル自己検査式半導体試験システム
JP6221281B2 (ja) 絶縁検査方法及び絶縁検査装置
JP5326898B2 (ja) 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置
JP5425709B2 (ja) 絶縁検査装置および絶縁検査方法
KR20080091876A (ko) 축전지 내부 파라미터의 순차적 측정방법 및 이의 측정장치
US7233152B2 (en) Short detection circuit and short detection method
KR20230089426A (ko) Ai를 이용한 기판 검사 장치
JP2021056150A (ja) 絶縁検査方法
JP6255833B2 (ja) 基板検査方法及び基板検査装置
CN112034346A (zh) 用于在电蓄能器系统中进行故障探测的方法
JP2015055980A (ja) 故障検出回路、故障検出方法および電源システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131226

R150 Certificate of patent or registration of utility model

Ref document number: 5451183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350