CN107342254B - 晶边刻蚀机台的校准方法 - Google Patents
晶边刻蚀机台的校准方法 Download PDFInfo
- Publication number
- CN107342254B CN107342254B CN201710597336.4A CN201710597336A CN107342254B CN 107342254 B CN107342254 B CN 107342254B CN 201710597336 A CN201710597336 A CN 201710597336A CN 107342254 B CN107342254 B CN 107342254B
- Authority
- CN
- China
- Prior art keywords
- crystal edge
- circle
- test wafer
- center
- calibration method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种晶边刻蚀机台的校准方法，包括提供测试晶圆，所述测试晶圆上形成有一氧化层；对所述测试晶圆的氧化层进行晶边刻蚀，形成晶边刻痕；量测晶边刻痕与晶片侧壁的平行度，得到晶边刻痕的圆心；将所述晶边刻痕的圆心与所述测试晶圆的圆心进行对比，并判断其距离是否符合控制要求。相较于现有技术来说，本发明提供的晶边刻蚀机台的校准方法步骤更少，减少了出现测量失败的情况，进而提高了对准效率，并且比现有技术的测量精度更高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种晶边刻蚀机台的校准方法。
背景技术
随着半导体工艺的发展，半导体器件的尺寸不断缩小，相应的技术节点不断提高，晶边(afer bevel)对制程影响越来越大。
晶边刻蚀(bevel etch)技术由于可以改善缺陷(Defect)、击穿(Arcing)以及应力过剩(Excessive stress)等问题，提高制造的半导体器件的良率，因而越来越受到半导体制造业的重视。然而，如果晶边刻蚀不能被很好地实施，尤其当晶边刻蚀距离无法被严格地控制，将无法达到改善缺陷、击穿以及应力过剩等问题的效果。在现有技术中，各种晶边刻蚀的技术方案均没有很好地控制晶边刻蚀距离，因而所达到的提高半导体器件良率的效果往往并不理想。
发明内容
本发明的目的在于提供一种晶边刻蚀机台的校准方法，以解决现有技术中的测量误差大等问题。
为了达到上述目的，本发明提供了一种晶边刻蚀机台的校准方法，包括：
提供测试晶圆，所述测试晶圆上形成有一氧化层；
对所述测试晶圆的氧化层进行晶边刻蚀，形成晶边刻痕；
量测所述晶边刻痕与所述测试晶圆侧壁的平行度，以得到所述晶边刻痕的圆心；
将所述晶边刻痕的圆心与所述测试晶圆的圆心进行对比，并判断其距离是否符合控制要求；
可选的，量测所述晶边刻痕与所述测试晶圆侧壁的平行度，得到所述晶边刻痕的圆心包括：
选取所述晶边刻痕上的多个测试点；
量测所述晶边刻痕上的测试点与所述测试晶圆侧壁的平行度；
将多个平行度进行拟合得到刻蚀圆；
确定所述刻蚀圆的圆心；
可选的，所述晶边刻痕的圆心与所述测试晶圆的圆心的达标距离小于等于1mm；
可选的，所述晶边刻蚀的距离在0.5mm-2mm之间；
可选的，所述测试晶圆自然氧化形成所述氧化层；
可选的，采用化学气相沉积或原子层沉积形成所述氧化层；
可选的，所述氧化层的材料包括氧化硅、氮氧化硅和碳氧化硅中的一种或多种；
可选的，所述氧化层的厚度为150埃-300埃；
可选的，所述测试晶圆包括器件区和非器件区，所述器件区设置在所述测试晶圆的中部，所述非器件区围绕所述器件区，并且设置在测试晶圆的边缘位置；
可选的，对所述测试晶圆的氧化层进行晶边刻蚀，形成晶边刻痕之后，所述晶边刻蚀机台的校准方法还包括：
对所述测试晶圆进行清洗。
在本发明提供的晶边刻蚀机台的校准方法中，包括提供测试晶圆，所述测试晶圆上形成有一氧化层；对所述测试晶圆的氧化层进行晶边刻蚀，形成晶边刻痕；量测晶边刻痕与晶片侧壁的平行度，得到晶边刻痕的圆心；将所述晶边刻痕的圆心与所述测试晶圆的圆心进行对比，并判断其误差是否符合控制要求。相较于现有技术来说，本发明提供的晶边刻蚀机台的校准方法步骤更少，效率更高，减少了出现测量失败的情况，提高了测量精度。
附图说明
图1为实施例提供的晶边刻蚀机台的校准方法的流程图；
图2为实施例提供的晶圆的示意图；
图3为实施例提供的晶边刻蚀后的晶圆的示意图；
图4为实施例提供的晶圆和刻蚀圆对比的示意图；
其中，1-晶圆，11-晶圆的圆心，2-氧化层，3-刻蚀圆，31-刻蚀圆的圆心。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
晶边刻蚀机台是专门对晶圆晶边进行蚀刻的机台，由于晶圆放置在晶边刻蚀机台上的位置会产生偏移，所以会产生晶圆定位不精准的问题。因此，在蚀刻晶圆边缘氧化层时，会使得经蚀刻后之氧化层的规格不符合规定，而降低最终产品的可靠度。在每次对晶圆的晶边进行批量刻蚀前，需要进行校准(wafer centering)，有一种校准方法是通过测量多晶边刻蚀的刻蚀率，采用计算机拟合出刻蚀的圆心，再比较刻蚀的圆心与晶圆的圆心的误差是否在控制要求内，但这种方法测量误差大、效率低、并且失败率高。
因此，本申请又提出了一种晶边刻蚀机台的校准方法。具体的，参阅图1，其为实施例提供的晶边刻蚀机台的校准方法的流程图，如图1所示，所述晶边刻蚀机台的校准方法包括：
S1：提供测试晶圆，所述测试晶圆上形成有一氧化层；
S2：对所述测试晶圆的氧化层进行晶边刻蚀，形成晶边刻痕；
S3：量测所述晶边刻痕与所述测试晶圆侧壁的平行度，得到所述晶边刻痕的圆心；
S4：将所述晶边刻痕的圆心与所述测试晶圆的圆心进行对比，并判断其误差是否符合控制要求。
其中，对所述测试晶圆的氧化层进行晶边刻蚀，形成晶边刻痕，所述晶边刻痕近似形成一个圆，量测所述晶边刻痕与所述测试晶圆侧壁的平行度以拟合出这个圆，再将所述晶边刻痕的圆心与所述测试晶圆的圆心所在的位置进行对比。通过判断其误差是否符合控制要求来判断晶边刻蚀机台刻蚀准度，若其误差满足控制要求，则判定晶边刻蚀机台状况正常，适用于进行晶边刻蚀，可进行产品的批量生产；若不满足，则判定所述晶边刻蚀机台状况异常，不适用于进行晶边刻蚀，不可进行产品的批量生产，需进行人工调整机台参数。本发明提供的晶边刻蚀机台的校准方法简单有效，简化了步骤，提高了效率，减少了出现测量失败的情况，从而提高了产品的良率，避免了批量不良品的产生。
具体的，请参考图2至图4，接下来，将结合图2至图4对所述晶边刻蚀机台的校准方法作进一步描述。
请参阅图2先提供一测试晶圆1，所述测试晶圆1具有一用于制备半导体器件结构的表面面，所述测试晶圆1上设置有器件区和非器件区，所述器件区设置在所述测试晶圆的中部，所述非器件区围绕所述器件区，并且设置在测试晶圆1的边缘位置。
本领域技术人员应该认识到，在经过诸如化学气相沉积工艺(Chemical VaporDeposition，CVD)、物理化学气相沉积(Physical Vapor Deposition，PVD)、炉管工艺(furnace)、光刻及刻蚀(etch)等工艺后，晶圆上所沉积的膜层往往具有厚度不均匀的问题或是表面水平高度不一的问题，这种膜层厚度不均的问题在晶边(waferbevel)附近尤为明显，往往会导致晶边附近的晶片特别厚，尤其是该薄膜结构中含有氧化物和金属(如呈现夹心三明治结构的氧化物-金属氧化物(oxide-metal-oxide，OMO)时，在一定的加热(thermal)及应力(stress)的作用下，晶边上的薄膜很容易剥落，这会造成半导体器件的缺陷(defect)、击穿(arcing)以及应力过剩(excessive stress)等问题，进而造成工艺缺陷，最终影响所制造的半导体器件的良率。
接着参阅图2，在所述测试晶圆1上形成氧化层2，所述氧化层2覆盖所述测试晶圆1，优选的，所述氧化层2的厚度均匀，以利于后续的刻蚀。所述氧化层2可以是所述测试晶圆1放置在空气中自然氧化而得到，但由于自然形成的氧化层2质量不佳，优选的，对所述测试晶圆1进行多次清洗以去除杂质、颗粒及自然氧化层，再采用化学气相沉积或原子层沉积的方法形成一覆盖所述测试晶圆1的氧化层2。所述氧化层2的厚度在150埃-300埃之间，例如是180埃、200埃、240埃、260埃、280埃等，本实施例中，所述氧化层2的厚度为300埃；所述氧化层2的材料包括氧化硅、氮氧化硅和碳氧化硅中的一种或多种。
请参阅图3，将所述测试晶圆1放置到所述晶边刻蚀机台上，并对所述测试晶1边缘的氧化层2进行晶边刻蚀，对所述测试晶圆1进行晶边刻蚀的距离在0.5mm-2mm之间，例如是0.8mm、1mm、1.3mm、1.6mm、1.9mm等，本实施例中，对所述测试晶圆1进行晶边刻蚀的距离为1.5mm，形成了晶边刻痕。
接着，请参阅图4，所述晶边刻痕近似围成一个圆形，称为刻蚀圆3，量测所述晶边刻痕与所述测试晶圆1侧壁的平行度，得到所述刻蚀圆3的圆心31。所述晶边刻痕与所述测试晶圆侧壁的平行度描述的是所述晶边刻痕所在的平面与所述测试晶圆侧壁平面的平行度，其中所述测试晶圆侧壁平面是量测的基准。在所述晶边刻痕上均匀选取多个测试点测试晶边刻痕与所述测试晶圆侧壁的平行度值，例如是10个、12个、15个、18个、20个等，再使用量测的多个平行度值拟合成一个刻蚀圆3，确定所述刻蚀圆3的圆心31。
若是所述晶边刻蚀机台处于对准状态，所述刻蚀圆3与所述测试晶圆1近似为一个同心圆，即所述刻蚀圆3的圆心31与所述测试晶圆1的圆心11近似重合，或者所述刻蚀圆3的圆心31与所述测试晶圆1的圆心11之间的距离是满足控制要求的距离；若所述晶边刻蚀机台处于未对准状态，所述刻蚀圆3的圆心31与所述测试晶圆1的圆心11不重合，并且所述刻蚀圆3的圆心31与所述测试晶圆1的圆心11之间的距离不满足控制要求。
发明人发现，采用确定所述刻蚀圆3的圆心31的方法为量测晶边刻痕与测试晶圆1的厚度差，用厚度差/时间得到刻蚀率，再通过刻蚀率拟合出刻蚀圆的方法，量测厚度差时，测试晶圆的边缘难以测量，测量出错率高达60％，并且误差也很大，采用本实施例提供的晶边刻蚀机台的校准方法，出错率低，进而提高了效率，校准的精度也比较高。
如图4所示，将所述刻蚀圆3的圆心31与所述测试晶圆1的圆心11进行对比，并判断其误差是否符合控制要求。发明人通过大量的实验得到，刻蚀圆3的圆心31与所述测试晶圆1的圆心11的达标范围小于等于1mm，即所述刻蚀圆3的圆心31与所述测试晶圆1的圆心11之间的距离小于等于1mm，所述晶边刻蚀机的对准要求也设置小于等于1mm。当测得的刻蚀圆3的圆心31与所述测试晶圆1的圆心11之间的距离在达标范围内，说明所述晶边刻蚀机处于对准状态，可以进行批量的晶边刻蚀，反之，当测得的刻蚀圆3的圆心31与所述测试晶圆1的圆心11之间的距离在达标范围之外，说明所述晶边刻蚀机处于非对准状态，不能进行批量的晶边刻蚀，可以根据所述刻蚀圆3的圆心31的位置进行调整。
需要指出的是，所述控制要求和达标范围并非唯一，可以根据产品的类型及要求进行调整，测试所述晶边刻痕与所述测试晶圆1侧壁的平行度的方法也并非唯一，本发明不作限制。
综上，在本发明提供的晶边刻蚀机台的校准方法中，具有如下的优点：所述晶边刻蚀机台的校准方法包括提供测试晶圆，所述测试晶圆上形成有一氧化层；对所述测试晶圆的氧化层进行晶边刻蚀，形成晶边刻痕；量测晶边刻痕与晶片侧壁的平行度，得到晶边刻痕的圆心；将所述晶边刻痕的圆心与所述测试晶圆的圆心进行对比，并判断其误差是否符合控制要求。相较于现有技术来说，本发明提供的晶边刻蚀机台的校准方法步骤更少，减少了出现测量失败的情况，进而提高了对准效率，并且比现有技术的测量精度更高。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种晶边刻蚀机台的校准方法，其特征在于，所述晶边刻蚀机台的校准方法包括：
提供测试晶圆，所述测试晶圆上形成有一氧化层；
对所述测试晶圆的氧化层进行晶边刻蚀，形成晶边刻痕；
量测所述晶边刻痕与所述测试晶圆侧壁的平行度，以得到所述晶边刻痕的圆心；
将所述晶边刻痕的圆心与所述测试晶圆的圆心进行对比，并判断所述晶边刻痕的圆心与所述测试晶圆的圆心之间的距离是否符合控制要求。
2.如权利要求1所述的晶边刻蚀机台的校准方法，其特征在于，量测所述晶边刻痕与所述测试晶圆侧壁的平行度，得到所述晶边刻痕的圆心包括：
选取所述晶边刻痕上的多个测试点；
量测所述晶边刻痕上的测试点与所述测试晶圆侧壁的平行度；
将多个平行度进行拟合得到刻蚀圆；
确定所述刻蚀圆的圆心。
3.如权利要求1所述的晶边刻蚀机台的校准方法，其特征在于，所述晶边刻痕的圆心与所述测试晶圆的圆心的达标距离小于等于1mm。
4.如权利要求1所述的晶边刻蚀机台的校准方法，其特征在于，所述晶边刻蚀的距离在0.5mm-2mm之间。
5.如权利要求1所述的晶边刻蚀机台的校准方法，其特征在于，所述测试晶圆自然氧化形成所述氧化层。
6.如权利要求1所述的晶边刻蚀机台的校准方法，其特征在于，采用化学气相沉积或原子层沉积形成所述氧化层。
7.如权利要求6所述的晶边刻蚀机台的校准方法，其特征在于，所述氧化层的材料包括氧化硅、氮氧化硅和碳氧化硅中的一种或多种。
8.如权利要求1所述的晶边刻蚀机台的校准方法，其特征在于，所述氧化层的厚度为150埃-300埃。
9.如权利要求1所述的晶边刻蚀机台的校准方法，其特征在于，所述测试晶圆包括器件区和非器件区，所述器件区设置在所述测试晶圆的中部，所述非器件区围绕所述器件区，并且设置在测试晶圆的边缘位置。
10.如权利要求1所述的晶边刻蚀机台的校准方法，其特征在于，对所述测试晶圆的氧化层进行晶边刻蚀，形成晶边刻痕之后，所述晶边刻蚀机台的校准方法还包括：
对所述测试晶圆进行清洗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710597336.4A CN107342254B (zh) | 2017-07-20 | 2017-07-20 | 晶边刻蚀机台的校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710597336.4A CN107342254B (zh) | 2017-07-20 | 2017-07-20 | 晶边刻蚀机台的校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107342254A CN107342254A (zh) | 2017-11-10 |
| CN107342254B true CN107342254B (zh) | 2019-07-23 |
Family
ID=60217275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710597336.4A Active CN107342254B (zh) | 2017-07-20 | 2017-07-20 | 晶边刻蚀机台的校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107342254B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108520852B (zh) * | 2018-06-04 | 2023-06-27 | 长鑫存储技术有限公司 | 一种等离子蚀刻的喷头异常监测系统及方法 |
| CN112731241B (zh) * | 2020-12-23 | 2024-01-19 | 华虹半导体(无锡)有限公司 | 晶圆测试机台的校准工具和校准方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590238A (ja) * | 1991-09-27 | 1993-04-09 | Dainippon Screen Mfg Co Ltd | 回転式基板処理装置の基板回転保持具 |
| JP5510022B2 (ja) * | 2010-04-20 | 2014-06-04 | 株式会社Ｓｕｍｃｏ | ウェーハ評価方法 |
| CN102865841B (zh) * | 2012-09-17 | 2016-01-27 | 上海华力微电子有限公司 | 晶圆边缘度量与检测工具的厚度检测稳定性检测方法 |
| CN103794468A (zh) * | 2012-10-29 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种晶边刻蚀方法 |
| US9378954B2 (en) * | 2013-03-15 | 2016-06-28 | Wafertech, Llc | Plasma pre-treatment for improved uniformity in semiconductor manufacturing |
| KR101631410B1 (ko) * | 2015-03-24 | 2016-06-17 | 주식회사 엘지실트론 | 웨이퍼 에지부의 저온산화막 검출 장치 및 검출 방법 |
-
2017
- 2017-07-20 CN CN201710597336.4A patent/CN107342254B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107342254A (zh) | 2017-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5543352B2 (ja) | ウエハー反り測定の配置構造及び反り測定方法 | |
| JP5805808B2 (ja) | プロセス条件測定デバイス | |
| KR20050040729A (ko) | 반도체 제조장치, 반도체장치의 제조방법 및 웨이퍼스테이지 | |
| CN107342254B (zh) | 晶边刻蚀机台的校准方法 | |
| WO2012028007A1 (zh) | 晶片边缘膜厚测量方法 | |
| CN104599961B (zh) | 一种降低氮氧化硅薄膜表面电荷的方法 | |
| JP2005051210A (ja) | 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法 | |
| US11587838B2 (en) | Grinding control method and device for wafer, and grinding device | |
| US11067459B1 (en) | Stress sensor structure and a manufacturing method thereof | |
| CN105304514A (zh) | 一种半导体深孔刻蚀后的工艺监控方法 | |
| US20230317530A1 (en) | Etching apparatus and method | |
| CN104165715B (zh) | 一种压力传感器制作方法及其结构 | |
| CN115763238A (zh) | 半导体结构制备方法、装置及半导体结构 | |
| CN113466267B (zh) | 测试样品的制备方法及测试样品 | |
| US7214552B2 (en) | Eliminating systematic process yield loss via precision wafer placement alignment | |
| CN111261538B (zh) | 晶圆的检测方法和检测设备 | |
| TWI741259B (zh) | 溫度量測裝置與用於量測溫度的方法 | |
| CN109755145B (zh) | 晶片以及用于分析该晶片形状的方法 | |
| CN104167376A (zh) | 一种多孔low k材料孔隙率的测试方法 | |
| CN116544131A (zh) | 测试元件组的制备方法、测试元件组及其测试方法 | |
| JPH05206051A (ja) | イオン注入モニター方法 | |
| CN212721359U (zh) | 一种cvd膜厚测量校准器 | |
| US20230162995A1 (en) | Method for Improving Stability of Etching Rate of Etching Chamber | |
| CN117766419A (zh) | 离子注入工艺的监控方法及监控装置 | |
| KR100866451B1 (ko) | 반도체 디펙트 검사 장비의 교정용 인증체 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |