CN115763238A - 半导体结构制备方法、装置及半导体结构 - Google Patents

Abstract

本申请涉及一种半导体结构制备方法、装置及半导体结构，半导体结构制备方法包括根据初始晶圆内芯片上第一沟槽的预设参数，按照预设规则控制第一半导体机台在初始晶圆上形成第二沟槽，使得初始晶圆的翘曲朝向同一方向；第二沟槽的延伸方向与第一沟槽的延伸方向垂直；获取初始晶圆的翘曲度，在翘曲度大于或等于翘曲阈值的情况下，根据初始晶圆的翘曲状态和翘曲度确定初始应力组合；根据初始应力组合控制第二半导体机台在初始晶圆上形成目标层，目标层用于向初始晶圆提供目标应力组合，目标应力组合至少部分抵消初始晶圆的翘曲应力。通过互相垂直的第一沟槽及第二沟槽将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化。

Description

半导体结构制备方法、装置及半导体结构

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构制备方法、装置及半导体结构。

背景技术

在半导体晶圆的制造过程中，晶圆翘曲度是一项影响晶圆稳定性及产品良率的关键参数。晶圆在经过刻蚀或薄膜沉积等不同工艺后，会发生不同程度的翘曲。在当前半导体工艺制程中，一般通过先对晶圆翘曲度进行监控，再在后续对晶圆翘曲度进行调整，使晶圆能够保持平整。

然而不同的工艺方法会导致晶圆的翘曲方向和翘曲度各异，导致解决晶圆翘曲问题的工艺步骤复杂，效率较低。

发明内容

基于有必要针对上述背景技术中的问题，提供一种半导体结构制备方法、装置及半导体结构，将晶圆制备过程中的翘曲形状统一化后再抵消翘曲应力，能够提高制备晶圆的效率、良率及可靠性。

为实现上述目的及其他目的，根据本申请的各种实施例，本申请的第一方面提供了一种半导体结构制备方法，包括根据初始晶圆内芯片上第一沟槽的预设参数，按照预设规则控制第一半导体机台在初始晶圆上形成第二沟槽，使得初始晶圆的翘曲朝向同一方向；第二沟槽的延伸方向与第一沟槽的延伸方向垂直；获取初始晶圆的翘曲度，在翘曲度大于或等于翘曲阈值的情况下，根据初始晶圆的翘曲状态和翘曲度确定初始应力组合；根据初始应力组合控制第二半导体机台在初始晶圆上形成目标层，目标层用于向初始晶圆提供目标应力组合，目标应力组合至少部分抵消初始晶圆的翘曲应力。

于上述实施例的半导体结构制备方法中，先根据初始晶圆内芯片上第一沟槽的预设参数，按照预设规则控制第一半导体机台在初始晶圆上形成第二沟槽，第二沟槽的延伸方向与第一沟槽的延伸方向垂直；在晶圆制备过程中，刻蚀第二沟槽会导致初始晶圆沿着第二沟槽延伸的方向卷曲，而第二沟槽与第一沟槽互相垂直，两个沟槽的应力互相制衡，使得初始晶圆的翘曲朝向同一方向，接着再获取初始晶圆的翘曲度，在翘曲度大于或等于翘曲阈值的情况下，根据初始晶圆的翘曲状态和翘曲度确定初始应力组合，根据初始应力组合控制第二半导体机台在初始晶圆上形成目标层，目标层用于向初始晶圆提供目标应力组合，目标应力组合至少部分抵消初始晶圆的翘曲应力。与传统工艺需要先识别晶圆的翘曲方向再对翘曲度进行调整相比，本实施例的半导体结构制备方法通过互相垂直的第一沟槽及第二沟槽将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率；本实施例还对初始晶圆的翘曲问题进行改善，避免翘曲导致的碎片问题，提高制备晶圆的良率及可靠性。

在一些实施例中，根据预设参数按照预设规则控制第一半导体机台生成初始晶圆，包括根据预设参数按照预设规则生成目标版图，目标版图内具有第一沟槽图形及第二沟槽图形，第一沟槽图形用于定义初始晶圆的第一沟槽，第二沟槽图形用于定义初始晶圆的第二沟槽；根据目标版图控制第一半导体机台生成初始晶圆，将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率。

在一些实施例中，第一沟槽沿第一方向延伸且沿第二方向间隔分布；第二沟槽位于初始晶圆的划片道内；第二沟槽沿第二方向延伸且沿第一方向间隔分布；预设参数包括第一沟槽的宽度及沿第二方向相邻的第一沟槽的间距；第二沟槽图形的宽度关联于第一沟槽的宽度，沿第一方向相邻的第二沟槽图形的间距关联于沿第二方向相邻的第一沟槽的间距；第二沟槽图形与相邻的芯片区域具有第一预设间距；沿第一方向相邻的芯片区域之间的第二沟槽图形，与沿第二方向相邻的芯片区域之间的第二沟槽图形具有第二预设间距。

在一些实施例中，第二沟槽位于芯片上；第一沟槽包括位于参考结构的沿第二方向的相对两侧的第一基准沟槽，第一基准沟槽沿第一方向延伸且沿第二方向间隔排布；第二沟槽包括位于参考结构的沿第一方向的相对两侧的第一目标沟槽，第一目标沟槽沿第二方向延伸且沿第一方向间隔排布；或第一沟槽包括位于参考结构的沿第一方向的相对两侧的第二基准沟槽，第二基准沟槽沿第二方向延伸且沿第一方向间隔排布；第二沟槽包括位于参考结构的沿第二方向的相对两侧的第二目标沟槽，第二目标沟槽沿第一方向延伸且沿第二方向间隔排布。初始晶圆因为芯片区域的第一沟槽及第二沟槽互相垂直，将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率。

在一些实施例中，根据初始应力组合控制第二半导体机台在初始晶圆的背面形成目标层包括，根据初始应力组合确定目标层的材料类型及/或厚度；控制第二半导体机台在初始晶圆的背面形成具有材料类型及厚度的目标层。

在一些实施例中，目标层包括氧化膜；根据初始应力组合控制第二半导体机台在初始晶圆上形成目标层，包括：根据初始应力组合控制第二半导体机台在初始晶圆的背面形成氧化膜，氧化膜用于向初始晶圆提供目标应力组合，目标应力组合关联于初始应力组合。利用目标应力组合抵消初始晶圆正面的翘曲应力，从而通过氧化膜作用于初始晶圆的目标应力组合调整初始晶圆的翘曲状态。

在一些实施例中，目标应力组合包括用于施加于初始晶圆的中间区域的第一吸附力，及用于施加于初始晶圆的边缘区域的第二吸附力；边缘区域环绕中间区域；第一吸附力小于第二吸附力，以在初始晶圆的背面产生从边缘指向中心的压应力，抵消初始晶圆正面的翘曲应力，对初始晶圆的翘曲问题进行改善，避免翘曲导致的碎片问题，提高制备晶圆的良率及可靠性。

在一些实施例中，获取初始晶圆的翘曲度包括：获取初始晶圆上若干测量点与翘曲检测探头之间的距离数据；其中，测量点至少分布于初始晶圆的中心区域和边缘区域；根据距离数据确定初始晶圆的翘曲状态，并计算得到翘曲度。

本申请的第二方面提供了一种半导体结构制备装置，包括初始晶圆生成模块、应力组合确定模块及目标晶圆生成模块，初始晶圆生成模块用于根据初始晶圆的芯片上第一沟槽的预设参数按照预设规则控制第一半导体机台生成初始晶圆，初始晶圆上形成有第一沟槽及第二沟槽，第二沟槽的延伸方向与第一沟槽的延伸方向垂直；应力组合确定模块用于获取初始晶圆的翘曲度，在翘曲度大于或等于翘曲阈值的情况下，根据初始晶圆的翘曲状态和翘曲度确定初始应力组合；目标晶圆生成模块用于根据初始应力组合控制第二半导体机台在初始晶圆上形成目标层，目标层用于向初始晶圆提供目标应力组合，目标应力组合至少部分抵消初始晶圆的翘曲应力。

于上述实施例的半导体结构制备装置中，通过初始晶圆生成模块在初始晶圆上形成有第一沟槽及第二沟槽，互相垂直的第一沟槽及第二沟槽将初始晶圆内的应力互相制衡，使得初始晶圆的翘曲朝向同一方向，再通过目标晶圆生成模块在初始晶圆上形成目标层向初始晶圆提供目标应力组合部分抵消初始晶圆的翘曲应力，改善初始晶圆的翘曲度。本实施例的半导体结构制备装置通过互相垂直的第一沟槽及第二沟槽将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率；本实施例还对初始晶圆的翘曲问题进行改善，避免翘曲导致的碎片问题，提高制备晶圆的良率及可靠性。

本申请的第三方面提供了一种半导体结构，包括初始晶圆，初始晶圆内的芯片上形成有第一沟槽，初始晶圆内形成有用于使初始晶圆的翘曲朝向同一方向的第二沟槽；第二沟槽的延伸方向与第一沟槽的延伸方向垂直。

于上述实施例的半导体结构中，通过在初始晶圆上形成有第一沟槽及第二沟槽，第二沟槽的延伸方向与第一沟槽的延伸方向垂直，将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率；又通过目标层向初始晶圆提供目标应力组合，至少部分抵消初始晶圆的翘曲应力，对初始晶圆的翘曲问题进行改善，避免翘曲导致的碎片问题，提高制备晶圆的良率及可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例中提供的一种半导体结构制备方法的流程示意图；

图2为本申请一实施例中提供的一种半导体结构制备方法的半导体结构版图；

图3为本申请一实施例中提供的一种半导体结构制备方法的示意图；

图4为本申请另一实施例中提供的一种半导体结构制备方法的半导体结构版图；

图5为本申请再一实施例中提供的一种半导体结构制备方法的半导体结构版图；

图6为本申请另一实施例中提供的一种半导体结构制备方法的示意图；

图7为本申请一实施例中提供的一种半导体结构制备装置的架构示意图；附图标记说明：

10、芯片区域；11、第一沟槽图形；20、划片道区域；21、第二沟槽图形；30、初始晶圆；100、半导体结构制备装置；110、初始晶圆生成模块；120、应力组合确定模块；130、目标晶圆生成模块；12、第一基准沟槽图形；22、第一目标沟槽图形；13、第二基准沟槽图形；23、第二目标沟槽图形。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

在晶圆制备过程中，随着晶圆表面的深沟槽刻蚀和各种薄膜堆积，会对晶圆表面产生各种应力，不同的工艺和薄膜导致的应力方向和大小不同，受不均匀应力的影响，晶圆会形成各种不对称形状的翘曲。晶圆翘曲会导致诸多问题，譬如氮氧堆叠层脱落，晶圆破裂，版图无法对准，光刻精度变差；且在刻蚀、减薄等需要吸附晶圆的工艺制程中，翘曲会导致无法固定晶圆而产生碎片或是工艺无法进行等问题。因此在晶圆制备过程中，翘曲的问题亟待解决。

不同的工艺方法和薄膜沉积产生的应力方向和大小不同，从而导致晶圆的翘曲方向和翘曲度各异，这种形态各异的翘曲也增加了问题的复杂度，传统工艺需要先识别晶圆的翘曲方向再对翘曲度进行调整，工艺步骤复杂，效率较低。

基于此，请参考图1，本实施例提供一种半导体结构制备方法，包括：

步骤S202：根据初始晶圆内芯片上第一沟槽的预设参数，按照预设规则控制第一半导体机台在初始晶圆上形成第二沟槽，使得初始晶圆的翘曲朝向同一方向；第二沟槽的延伸方向与第一沟槽的延伸方向垂直；

步骤S204：获取初始晶圆的翘曲度，在翘曲度大于或等于翘曲阈值的情况下，根据初始晶圆的翘曲状态和翘曲度确定初始应力组合；

步骤S206：根据初始应力组合控制第二半导体机台在初始晶圆上形成目标层，目标层用于向初始晶圆提供目标应力组合，目标应力组合至少部分抵消初始晶圆的翘曲应力。

作为示例，请参考图1，本实施例的半导体结构制备方法根据初始晶圆内芯片上第一沟槽的预设参数，按照预设规则控制第一半导体机台在初始晶圆上形成第二沟槽，第二沟槽的延伸方向与第一沟槽的延伸方向垂直；在晶圆制备过程中，刻蚀第二沟槽会导致初始晶圆沿着第二沟槽延伸的方向卷曲，而第二沟槽与的第一沟槽互相垂直，两个沟槽的应力互相制衡，使得初始晶圆的翘曲朝向同一方向，例如，初始晶圆的翘曲朝上且呈现出中间区域向下凹陷且边缘区域向上弯曲的碗状结构，接着再获取初始晶圆的翘曲度，在翘曲度大于或等于翘曲阈值的情况下，根据初始晶圆的翘曲状态和翘曲度确定初始应力组合，根据初始应力组合控制第二半导体机台在初始晶圆上形成目标层，目标层用于向初始晶圆提供目标应力组合，目标应力组合至少部分抵消初始晶圆的翘曲应力。与传统工艺需要先识别初始晶圆的翘曲方向再对翘曲度进行调整相比，本实施例的半导体结构制备方法通过互相垂直的第一沟槽及第二沟槽将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率；本实施例还对初始晶圆的翘曲问题进行改善，避免翘曲导致的碎片问题，提高制备晶圆的良率及可靠性。

在一些实施例中，步骤S202中根据预设参数按照预设规则控制第一半导体机台生成初始晶圆，包括：

步骤S2021：根据预设参数按照预设规则生成目标版图，目标版图内具有第一沟槽图形及第二沟槽图形，第一沟槽图形用于定义初始晶圆的第一沟槽，第二沟槽图形用于定义初始晶圆的第二沟槽；

步骤S2022：根据目标版图控制第一半导体机台生成初始晶圆。

在一些实施例中，请参考图2，第一沟槽沿第一方向延伸且沿第二方向间隔分布；第二沟槽位于初始晶圆的划片道内；第二沟槽沿第二方向延伸且沿第一方向间隔分布；预设参数包括第一沟槽的宽度及沿第二方向相邻的第一沟槽的间距；第二沟槽图形21的宽度关联于第一沟槽的宽度，沿第一方向相邻的第二沟槽图形21的间距关联于沿第二方向相邻的第一沟槽的间距；第二沟槽图形21与相邻的芯片区域10具有第一预设间距；沿第一方向相邻的芯片区域10之间的第二沟槽图形21，与沿第二方向相邻的芯片区域10之间的第二沟槽图形21具有第二预设间距；可以设置第一预设间距大于第二预设间距。

在一些实施例中，步骤S202中根据预设参数按照预设规则控制第一半导体机台生成初始晶圆，包括：

步骤S2021a：根据预设参数按照预设规则生成目标版图，目标版图的芯片区域内具有第一沟槽图形，目标版图的划片道区域内具有第二沟槽图形，第一沟槽图形用于定义初始晶圆的第一沟槽，第二沟槽图形用于定义初始晶圆的第二沟槽；

步骤S2022：根据目标版图控制第一半导体机台生成初始晶圆。

作为示例，请参考图2-图3，本实施例根据预设参数按照预设规则生成目标版图，目标版图的芯片区域10内具有第一沟槽图形11，目标版图的划片道区域20内具有第二沟槽图形21，第一沟槽图形11用于定义初始晶圆30的第一沟槽，第二沟槽图形21用于定义初始晶圆30的第二沟槽，根据目标版图生成的初始晶圆30因为芯片区域的第一沟槽及划片道区域的第二沟槽互相垂直，将初始晶圆30的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率。

作为示例，请继续参考图2，第二沟槽图形21的宽度近似相等于第一沟槽的宽度，沿第一方向相邻的第二沟槽图形21的间距近似相等于沿第二方向相邻的第一沟槽的间距。

在一些实施例中，请继续参考图2，沿第二方向相邻的第一沟槽的间距为9.5μm-10.5μm，例如，沿第二方向相邻的第一沟槽的间距可以为9.5μm、9.6μm、9.7μm、9.8μm、9.9μm、10.0μm、10.1μm、10.2μm、10.3μm、10.4μm或10.5μm等等；第二沟槽与相邻的芯片的间距为9.5μm-10.5μm，例如，第二沟槽与相邻的芯片的间距可以为9.5μm、9.6μm、9.7μm、9.8μm、9.9μm、10.0μm、10.1μm、10.2μm、10.3μm、10.4μm或10.5μm等等；沿第一方向相邻的芯片之间的第二沟槽，与沿第二方向相邻的芯片之间的第二沟槽的间距为4.5μm-5.5μm，例如，沿第一方向相邻的芯片之间的第二沟槽，与沿第二方向相邻的芯片之间的第二沟槽的间距可以为4.5μm、4.6μm、4.7μm、4.8μm、4.9μm、5.0μm、5.1μm、5.2μm、5.3μm、5.4μm或5.5μm等等。

在一些实施例中，第二沟槽位于芯片上；第一沟槽包括位于参考结构的沿第二方向的相对两侧的第一基准沟槽，第一基准沟槽沿第一方向延伸且沿第二方向间隔排布；第二沟槽包括位于参考结构的沿第一方向的相对两侧的第一目标沟槽，第一目标沟槽沿第二方向延伸且沿第一方向间隔排布。第一方向可以为ox方向，第二方向可以为oy方向。参考结构包括栅极焊盘。初始晶圆因为芯片区域的第一沟槽及第二沟槽互相垂直，将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率。

作为示例，请参考图4，步骤S202中根据预设参数按照预设规则控制第一半导体机台生成初始晶圆，包括：

步骤S2021b：根据预设参数按照预设规则生成目标版图，目标版图的芯片区域内具有第一基准沟槽图形12及第一目标沟槽图形22，第一基准沟槽图形12用于定义初始晶圆的第一基准沟槽，第一目标沟槽图形22用于定义初始晶圆的第一目标沟槽；

步骤S2022：根据目标版图控制第一半导体机台生成初始晶圆。

在一些实施例中，第二沟槽位于芯片上；第一沟槽包括位于参考结构的沿第一方向的相对两侧的第二基准沟槽，第二基准沟槽沿第二方向延伸且沿第一方向间隔排布；第二沟槽包括位于参考结构的沿第二方向的相对两侧的第二目标沟槽，第二目标沟槽沿第一方向延伸且沿第二方向间隔排布。第一方向可以为ox方向，第二方向可以为oy方向。初始晶圆因为芯片区域的第一沟槽及第二沟槽互相垂直，将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率。

作为示例，请参考图5，步骤S202中根据预设参数按照预设规则控制第一半导体机台生成初始晶圆，包括：

步骤S2021c：根据预设参数按照预设规则生成目标版图，目标版图的芯片区域内具有第二基准沟槽图形13及第二目标沟槽图形23，第二基准沟槽图形13用于定义初始晶圆的第二基准沟槽，第二目标沟槽图形23用于定义初始晶圆的第二目标沟槽；

步骤S2022：根据目标版图控制第一半导体机台生成初始晶圆。

在一些实施例中，请参考图3，步骤S204中获取初始晶圆30的翘曲度包括获取初始晶圆30上若干测量点与翘曲检测探头之间的距离数据；其中，测量点至少分布于初始晶圆30的中心区域和边缘区域；根据距离数据确定初始晶圆的翘曲状态，并计算得到翘曲度。

在一些实施例中，请继续参考图3，步骤S204中若翘曲度若小于预设阈值，则无需对初始晶圆30进行翘曲度改善，该翘曲较小不会对后续工艺产生影响。

在一些实施例中，请参考图6，步骤S206中根据初始应力组合控制第二半导体机台在初始晶圆30的背面形成目标层包括：根据初始应力组合确定目标层的材料类型及/或厚度；控制第二半导体机台在初始晶圆的背面形成具有材料类型及厚度的目标层。在一些实施例中，请继续参考图4，目标层包括氧化膜；根据初始应力组合控制第二半导体机台在初始晶圆30上形成目标层，包括：根据初始应力组合控制第二半导体机台在初始晶圆30的背面形成氧化膜，氧化膜用于向初始晶圆30提供目标应力组合，目标应力组合关联于初始应力组合。作为示例，请继续参考图4，根据初始应力组合控制第二半导体机台在初始晶圆30的背面形成氧化膜包括将初始晶圆30放置于封闭的腔室中，并将初始晶圆30由夹持装置所夹持，初始晶圆30背面需要形成氧化膜的方向上设置有等离子体发生装置，以在初始晶圆30背面形成氧化膜，在初始晶圆30正面不需要形成氧化膜的一侧设置有加热及保护模块，对初始晶圆30进行加热以维持氧化膜沉积所需温度，并对初始晶圆30正面提供保护气体，以防止初始晶圆30正面形成不需要的氧化膜，可以采用等离子体增强化学气相沉积工艺形成氧化膜。氧化膜可以为二氧化硅膜、氢氧化硅膜、氮氧化硅膜或高温尼龙膜等其他介质材料膜。

作为示例，请继续参考图6，氧化膜用于向初始晶圆30提供目标应力组合具体为：由于初始晶圆30翘曲的主因就是应力，而氧化膜在形成过程中会产生可控目标应力组合，当氧化膜形成于初始晶圆30的背面后，可以在初始晶圆30的背面施加相应的目标应力组合，利用该目标应力组合即可抵消初始晶圆30正面的翘曲应力，从而通过氧化膜施加的目标应力组合调整初始晶圆30的翘曲状态。目标应力组合近似相等于初始应力组合。

表1：不同厚度的USG和HTN BOW值的改善量

作为示例，请参考图6及表1，表1展示了厚度为11KA的未掺杂二氧化硅(undopedsilicateglass，USG)、厚度为6.8KA的USG、厚度为6.8KA的高温尼龙(High TemperatureNylon，HTN)及厚度为3.5KA的HTN对初始晶圆30的弯曲度(Bow)的改善量，根据步骤S206中量测所得的BOW值决定初始晶圆30需形成的不同膜质和膜厚的氧化膜，从而通过氧化膜施加的目标应力组合调整初始晶圆30的翘曲状态。

作为示例，翘曲度是指晶圆的任何位置与经过无外力情况下安装的晶圆重心的平面之间的最大偏差。该参数的准确定义参见标准ASTMF1390。弯曲度是指无外力情况下安装的晶圆的任何位置与由晶圆上的三个点所确定的平面之间的最大偏差。该参数的定义参见标准ASTM F534。弯曲度通常包含于翘曲度中且不能大于翘曲度。

在一些实施例中，请继续参考图6，目标应力组合包括用于施加于初始晶圆30的中间区域的第一吸附力，及用于施加于初始晶圆30的边缘区域的第二吸附力；边缘区域环绕中间区域；第一吸附力小于第二吸附力。由于初始晶圆30为翘曲朝上且中间区域向下凹陷且边缘区域向上弯曲的朝向同一方向的碗状结构，则初始晶圆30的背面受到从中心指向边缘的拉应力，为了对该拉应力进行削减，可以利用在初始晶圆30的背面形成氧化膜对初始晶圆30的边缘区域施加较大的第二吸附力，对初始晶圆30的中间区域施加较小的第一吸附力，以在初始晶圆30的背面产生从边缘指向中心的压应力，抵消初始晶圆30正面的翘曲应力，对初始晶圆30的翘曲问题进行改善，避免翘曲导致的碎片问题，提高制备晶圆的良率及可靠性。

在一些实施例中，请参考图7，本申请提供了一种半导体结构制备装置100，包括初始晶圆生成模块110、应力组合确定模块120及目标晶圆生成模块130，初始晶圆生成模块110用于根据初始晶圆的芯片上第一沟槽的预设参数按照预设规则控制第一半导体机台生成初始晶圆，初始晶圆上形成有第一沟槽及第二沟槽，第二沟槽的延伸方向与第一沟槽的延伸方向垂直；应力组合确定模块120用于获取初始晶圆的翘曲度，在翘曲度大于或等于翘曲阈值的情况下，根据初始晶圆的翘曲状态和翘曲度确定初始应力组合；目标晶圆生成模块130用于根据初始应力组合控制第二半导体机台在初始晶圆上形成目标层，目标层用于向初始晶圆提供目标应力组合，目标应力组合至少部分抵消初始晶圆的翘曲应力。

作为示例，请继续参考图7，本实施例的半导体结构制备装置100，通过初始晶圆生成模块110在初始晶圆上形成有第一沟槽及第二沟槽，互相垂直的第一沟槽及第二沟槽将初始晶圆内的应力互相制衡，使得初始晶圆的翘曲朝向同一方向，例如，初始晶圆的翘曲朝上且中间区域向下凹陷且边缘区域向上弯曲的碗状结构，再通过目标晶圆生成模块130在初始晶圆上形成目标层向初始晶圆提供目标应力组合部分抵消初始晶圆的翘曲应力，改善初始晶圆的翘曲度。本实施例的半导体结构制备装置100通过互相垂直的第一沟槽及第二沟槽将初始晶圆的翘曲朝向同一方向，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率；本实施例还对初始晶圆的翘曲问题进行改善，避免翘曲导致的碎片问题，提高制备晶圆的良率及可靠性。

在一些实施例中，本申请提供了一种半导体结构，包括初始晶圆，初始晶圆内的芯片上形成有第一沟槽，初始晶圆内形成有用于使初始晶圆的翘曲朝向同一方向的第二沟槽；第二沟槽的延伸方向与第一沟槽的延伸方向垂直。作为示例，本实施例的半导体结构通过在初始晶圆上形成有第一沟槽及第二沟槽，第二沟槽的延伸方向与第一沟槽的延伸方向垂直，将初始晶圆的翘曲朝向同一方向，例如，初始晶圆的翘曲朝上且中间区域向下凹陷且边缘区域向上弯曲的碗状结构，将翘曲问题简单化，减少工艺步骤，提高制备晶圆的效率；又通过目标层向初始晶圆提供目标应力组合，至少部分抵消初始晶圆的翘曲应力，对初始晶圆的翘曲问题进行改善，避免翘曲导致的碎片问题，提高制备晶圆的良率及可靠性。

作为示例，可以在初始晶圆内的芯片上或者初始晶圆的划片道内形成第二沟槽，具体可参见上述半导体结构制备方法，此处不再赘述。

在一些实施例中，本申请还提供一种半导体结构制备装置，半导体结构制备装置还包括计算机程序，该计算机程序被处理器执行时实现上述半导体结构制备方法任一项的步骤。

在一些实施例中，本申请还提供一种计算机设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述半导体结构制备方法中任一项所述的方法的步骤。

在一些实施例中，本申请还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述半导体结构制备方法中任一项所述的方法的步骤。

在一些实施例中，本申请还提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述半导体结构制备方法中任一项所述的方法的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性、易失性存储器或其组合。非易失性存储器可以包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase Change Memory，PCM)或石墨烯存储器等。易失性存储器可以包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。本申请所提供的各实施例中所涉及的数据库可以包括关系型数据库、非关系型数据库或其组合。非关系型数据库可以包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可以为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器或基于量子计算的数据处理逻辑器等，不限于此。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对公开专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构制备方法，其特征在于，包括：

根据初始晶圆内芯片上第一沟槽的预设参数，按照预设规则控制第一半导体机台在所述初始晶圆上形成第二沟槽，使得所述初始晶圆的翘曲朝向同一方向；所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直；

获取所述初始晶圆的翘曲度，在所述翘曲度大于或等于翘曲阈值的情况下，根据所述初始晶圆的翘曲状态和翘曲度确定初始应力组合；

根据所述初始应力组合控制第二半导体机台在所述初始晶圆上形成目标层，所述目标层用于向所述初始晶圆提供目标应力组合，所述目标应力组合至少部分抵消所述初始晶圆的翘曲应力。

2.根据权利要求1所述的半导体结构制备方法，其特征在于，所述根据所述预设参数按照预设规则控制第一半导体机台生成所述初始晶圆，包括：

根据所述预设参数按照预设规则生成目标版图，所述目标版图内具有第一沟槽图形及第二沟槽图形，所述第一沟槽图形用于定义所述初始晶圆的第一沟槽，所述第二沟槽图形用于定义所述初始晶圆的第二沟槽；

根据所述目标版图控制所述第一半导体机台生成所述初始晶圆。

3.根据权利要求2所述的半导体结构制备方法，其特征在于，所述第一沟槽沿第一方向延伸且沿第二方向间隔分布；所述第二沟槽位于所述初始晶圆的划片道内；所述第二沟槽沿所述第二方向延伸且沿所述第一方向间隔分布；

所述预设参数包括所述第一沟槽的宽度及沿第二方向相邻的第一沟槽的间距；所述第二沟槽图形的宽度关联于所述第一沟槽的宽度，沿所述第一方向相邻的第二沟槽图形的间距关联于沿所述第二方向相邻的第一沟槽的间距；所述第二沟槽图形与相邻的芯片区域具有第一预设间距；沿所述第一方向相邻的芯片区域之间的第二沟槽图形，与沿所述第二方向相邻的芯片区域之间的第二沟槽图形具有第二预设间距。

4.根据权利要求1所述的半导体结构制备方法，其特征在于，所述第二沟槽位于所述芯片上；

所述第一沟槽包括位于参考结构的沿第二方向的相对两侧的第一基准沟槽，所述第一基准沟槽沿所述第一方向延伸且沿第二方向间隔排布；所述第二沟槽包括位于所述参考结构的沿所述第一方向的相对两侧的第一目标沟槽，所述第一目标沟槽沿所述第二方向延伸且沿所述第一方向间隔排布；或

所述第一沟槽包括位于所述参考结构的沿所述第一方向的相对两侧的第二基准沟槽，所述第二基准沟槽沿所述第二方向延伸且沿第一方向间隔排布；所述第二沟槽包括位于所述参考结构的沿所述第二方向的相对两侧的第二目标沟槽，所述第二目标沟槽沿所述第一方向延伸且沿所述第二方向间隔排布。

5.根据权利要求1-4任一项所述的半导体结构制备方法，其特征在于，所述根据所述初始应力组合控制所述第二半导体机台在所述初始晶圆的背面形成目标层，包括：

根据所述初始应力组合确定所述目标层的材料类型及/或厚度；

控制所述第二半导体机台在所述初始晶圆的背面形成具有所述材料类型及厚度的目标层。

6.根据权利要求5所述的半导体结构制备方法，其特征在于，所述目标层包括氧化膜；所述根据所述初始应力组合控制第二半导体机台在所述初始晶圆上形成目标层，包括：

根据所述初始压应力组合控制所述第二半导体机台在所述初始晶圆的背面形成所述氧化膜，所述氧化膜用于向所述初始晶圆提供所述目标应力组合，所述目标应力组合关联于所述初始应力组合。

7.根据权利要求5所述的半导体结构制备方法，其特征在于，所述目标应力组合包括用于施加于所述初始晶圆的中间区域的第一吸附力，及用于施加于所述初始晶圆的边缘区域的第二吸附力；所述边缘区域环绕所述中间区域；

所述第一吸附力小于所述第二吸附力。

8.根据权利要求1-4任一项所述的半导体结构制备方法，其特征在于，所述获取所述初始晶圆的翘曲度包括：

获取所述初始晶圆上若干测量点与翘曲检测探头之间的距离数据；其中，所述测量点至少分布于所述初始晶圆的中心区域和边缘区域；

根据所述距离数据确定所述初始晶圆的翘曲状态，并计算得到翘曲度。

9.一种半导体结构制备装置，其特征在于，包括：

初始晶圆生成模块，用于根据初始晶圆内芯片上第一沟槽的预设参数，按照预设规则控制第一半导体机台在所述初始晶圆上形成第二沟槽，使得所述初始晶圆的翘曲朝向同一方向；所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直；

应力组合确定模块，用于获取所述初始晶圆的翘曲度，在所述翘曲度大于或等于所述翘曲阈值的情况下，根据所述初始晶圆的翘曲状态和翘曲度确定初始应力组合；

目标晶圆生成模块，用于根据所述初始应力组合控制第二半导体机台在所述初始晶圆上形成目标层，所述目标层用于向所述初始晶圆提供目标应力组合，所述目标应力组合至少部分抵消所述初始晶圆的翘曲应力。

10.一种半导体结构，其特征在于，包括初始晶圆，所述初始晶圆内的芯片上形成有第一沟槽，所述初始晶圆内形成有用于使所述初始晶圆的翘曲朝向同一方向的第二沟槽；所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直。

Images