CN111162020B - 检测阶梯结构偏移的方法及芯片 - Google Patents
检测阶梯结构偏移的方法及芯片 Download PDFInfo
- Publication number
- CN111162020B CN111162020B CN202010000238.XA CN202010000238A CN111162020B CN 111162020 B CN111162020 B CN 111162020B CN 202010000238 A CN202010000238 A CN 202010000238A CN 111162020 B CN111162020 B CN 111162020B
- Authority
- CN
- China
- Prior art keywords
- distance
- groove
- substrate
- step structure
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 64
- 230000015654 memory Effects 0.000 description 22
- 238000001514 detection method Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种检测阶梯结构偏移的方法，包含：在衬底的第一侧形成第一凹槽；形成堆叠层于衬底上，其中堆叠层包含交错叠置的多个第一绝缘层和多个第二绝缘层；通过多次修整‑蚀刻工艺使堆叠层形成阶梯结构，其包含最靠近衬底的第一台阶；测量第一凹槽与第一台阶的距离，以得到第一距离；以及比较第一距离与其预设距离，以判定阶梯结构的偏移程度。由于第一凹槽形成于衬底内，第一凹槽的位置及形状不会因后续的修整‑蚀刻工艺而改变。因此，所述方法可准确地判定阶梯结构的偏移程度。本发明还公开一种包含第一凹槽的芯片。
Description
技术领域
本发明涉及3D NAND存储器技术领域，特别是涉及一种检测阶梯结构偏移的方法及芯片。
背景技术
随着对高度集成电子装置的需求愈来愈高，现今的平面存储单元的存储密度已接近于实际可扩展的极限。3D存储器能解决平面存储单元的存储密度限制。3D存储器包括存储器阵列以及用于控制往返于存储器阵列的信号的外围装置。存储器阵列的典型制备方法包括：在衬底上形成多个由二种电介质层所组成的堆叠层；在最上层的堆叠层上形成掩模层；以掩模层作为掩模蚀刻最上层堆叠层的一部分；修整(trim)掩模层，再以修正后的掩模层对多个堆叠层进行蚀刻；如此重复进行修整-蚀刻工艺来使多个堆叠层形成阶梯结构。
目前用于形成阶梯结构的掩模层的厚度需大于8μm，因此难以线内(inline)监控阶梯结构中每一台阶的堆叠(overlay)偏移量。为了检测阶梯结构的偏移程度，一般会使最上层堆叠层的两相对侧各别形成一长方形凸块。经多次修整-蚀刻工艺后，两长方形凸块投影在衬底上的位置形成与第一台阶同层的检测标记。通过量测检测标记与第一台阶的距离来确认阶梯结构的偏移程度。
然而，目前两长方形凸块是通过厚度为4μm的光刻胶工艺制成，因此两长方形凸块本身的堆叠水平(stack level)较差。再者，最终形成的检测标记会发生位置左右偏移及变形的状况。又，最终形成的检测标记仅有一层堆叠层的厚度(不到)，因此在测量时检测标记的边界会不够清晰，而易造成测量误差。这些问题都会导致量测检测标记与第一台阶的距离并无法准确地判定阶梯结构的位置是否发生偏移，进而造成最终产品3D存储器的良率降低。
发明内容
为了解决习知通过在最上层堆叠层的两相对侧形成两长方形凸块并经多次修整-蚀刻工艺后所形成之检测标记，无法用以准确地判定阶梯结构的偏移程度的技术问题，本发明提供一种检测阶梯结构偏移的方法。所述方法包含：在衬底的第一侧形成第一凹槽；形成堆叠层于所述衬底上，其中所述堆叠层包含在与所述衬底垂直的方向上交错叠置的多个横向延伸的第一绝缘层和第二绝缘层；通过多次的修整-蚀刻工艺使所述堆叠层形成阶梯结构，其中所述阶梯结构包含多个台阶，且最靠近所述衬底的台阶为第一台阶；测量所述第一凹槽与所述第一台阶的距离，以得到第一距离；以及比较所述第一距离与第一预定距离，以判定所述阶梯结构的偏移程度，其中所述第一预定距离为所述第一距离的预设距离。
优选的，所述第一距离是所述第一凹槽与所述第一台阶中靠近所述第一凹槽的第一侧边的距离。
优选的，所述第一凹槽的深度为
优选的，所述第一凹槽是通过厚度为0.7μm的光刻胶工艺制成。
优选的，所述第一距离为所述第一凹槽中靠近所述第一台阶的第一侧壁，到所述第一台阶的第一侧边的垂直投影距离。
优选的，所述第一预定距离为1-2μm。
优选的，所述方法还包括：在形成所述第一凹槽的同时，在所述衬底的第一侧的相对侧形成第二凹槽；测量所述第二凹槽与所述第一台阶的距离，以得到第二距离，所述第一台阶的第一侧边及第二侧边为第一台阶的两相对侧。以及比较所述第二距离与第二预定距离，以判定所述阶梯结构的偏移程度。所述第二预定距离为所述第二距离的预设距离。
优选的，所述第二距离是所述第二凹槽与所述第一台阶的第二侧边的距离。所述第一台阶的第一侧边及第二侧边为第一台阶的两相对侧。
优选的，所述方法还包含：以下列公式计算所述第一台阶的变形量:S＝d1+d2-D1-D2。S为变形量，d1为第一距离，d2为第二距离，D1为第一预定距离，以及D2为第二预定距离。
本发明还提供一种芯片，其包括：衬底及设置于所述衬底上的阶梯结构。衬底的第一侧设有第一凹槽。阶梯结构包含多个台阶，其中最靠近所述衬底的台阶为第一台阶。所述第一台阶中靠近所述第一凹槽的第一侧边与所述第一凹槽相隔第一距离。所述阶梯结构包含在与所述衬底垂直的方向上交错叠置的多个横向延伸栅极层和绝缘层。
优选的，所述衬底还设有第二凹槽于第一侧的相对侧。所述第一台阶的第二侧边与所述第二凹槽相隔第二距离。所述第一台阶的第一侧边及第二侧边为第一台阶的两相对侧。
优选的，所述第一凹槽与第二凹槽的深度为且所述第一距离与第二距离为1-2μm。
优选的，所述第一凹槽与第二凹槽内填充有绝缘层。
本发明所提供的检测阶梯结构偏移的方法，以形成于衬底的第一凹槽及/或第二凹槽来作为阶梯结构的检测标记。由于第一凹槽及第二凹槽是形成于衬底内，因此第一凹槽及第二凹槽的位置及形状不会因后续的阶梯结构形成工艺而变化。再者，第一凹槽及第二凹槽可通过厚度为0.7μm的光刻胶工艺制成，因此第一凹槽及第二凹槽在位置和形状上的稳定性高。又，第一凹槽及第二凹槽的深度可为因此在测量时第一凹槽及第二凹槽的边界清晰，而不易造成测量误差。基于上述优点，通过所述方法可准确地判定阶梯结构的偏移程度及变形量，进而使可作为存储器使用的最终产品芯片的良率提升。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图3为本发明实施例的检测阶梯结构偏移的方法的流程示意图。
图4为图1的俯视图。
图5为图3的俯视图。
图6为本发明实施例的芯片的示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所使用的「本发明实施例」、「一实施例」及「一些实施例」等表示所描述的实施例可以包括特定的特征、结构或特性，但未必每个实施例都必须包括该特定特征、结构或特性。此外，此等用语未必是指同一实施例。再者，在结合实施例描述特定特征、结构或特性时，结合明确或未明确描述的其他实施例实现这样的特征、结构或特性处于相关领域的技术人员的知识范围之内。尽管本发明描述了具体配置和布置，但是应当理解所述描述仅出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他的配置和布置，亦可以将本公开应用到各种各样的其他应用当中。
本发明所使用的术语「一」、「一或多」或「所述」部分取决于上下文，可以用于描述单数意义的任何特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。本发明所使用的方向术语，例如「上」、「下」、「顶部」、「底部」、「内」、「外」、「侧边」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。应当容易理解，本发明所使用的用语「在…上」的含义应当以最宽方式被解读，因此此用语不仅表示「直接在某物上」而且还包括「在某物上且在其间有其它物或层」的含义。本发明所使用的术语「约」基于与半导体器件相关联的特定技术节点，可以表示给定值在其10％-30％(例如，给定值的±10％、±20％或±30％)内变化。
本发明提供一种检测阶梯结构偏移的方法，其包含下列步骤。
步骤1：参图1及图4，在一衬底100的第一侧101及第二侧102分别形成第一凹槽111及第二凹槽112。所述第一侧101及第二侧102为所述衬底100的两相对侧。衬底100可为绝缘体上硅(Silicon-on-insulator，SOI)、绝缘体上锗(Germanium-on-Insulator，GOI)或绝缘体上锗硅(Silicon-germanium-on-insulator，SGOI)。衬底100亦可为由硅、硅锗、碳化硅、玻璃、氮化镓、砷化镓等适当材料所组成。第一凹槽111及第二凹槽112可为正方体或长方体，但不限于此。第一凹槽111与第二凹槽112的形状可相同或不同。第一凹槽111的一侧边及第二凹槽112的一侧边可分别设计成与后续形成的阶梯结构700的第一台阶的第一侧边及第二侧边平行。较佳地，第一凹槽111及第二凹槽112为长方体且其长边或短边设计成与后续形成的阶梯结构700的第一台阶的第一侧边及第二侧边平行。第一凹槽111及第二凹槽112的长度可为10μm。第一凹槽111及第二凹槽112的宽度可为1μm。第一凹槽111及第二凹槽112的深度可为到/>第一凹槽111及第二凹槽112可通过厚度为0.7μm的光刻胶工艺制成。第一凹槽111与第二凹槽112的尺寸可相同或不同。
步骤2：参图2，形成堆叠层200于所述衬底100及所述第一凹槽111上。所述堆叠层200包含在与所述衬底垂直的方向上交错叠置的多个横向延伸的第一绝缘层201和第二绝缘层202。在本实施例中，第一绝缘层201和第二绝缘层202的数量各为8层。在一些实施例中，第一绝缘层201和第二绝缘层202的数量可各为24层、32层、48层、64层、72层、96层、128层或144层，且不限于此。在本实施例中，第一绝缘层201和第二绝缘层202的厚度相同。在一些实施例中，第一绝缘层201和第二绝缘层202的厚度可不相同。
在一实施例中，第一绝缘层201作为牺牲层，而第二绝缘层202作为层间绝缘层。在另一实施例中，第一绝缘层201作为层间绝缘层，而第二绝缘层202作为牺牲层。在后续的3D存储器的工艺中，会用导电材料替换牺牲层以形成3D存储器中的栅极层。牺牲层可由下列材料所组成：氮化硅、多晶硅、多晶锗、多晶锗硅或其组合，但不限于此。绝缘层可由氧化硅及氧化铝等适当的绝缘材料所组成。可通过化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、电浆辅助化学气相沉积(plasma-enhanced chemical vapor deposition，PECVD)、低压化学气相沉积(low pressurechemical vapor deposition，LPCVD)、溅镀、有机金属化学气相沉积(metal-organicchemical vapor deposition，MOCVD)、原子层沉积(atomic layer deposition，ALD)或其组合，来形成第一绝缘层201及第二绝缘层202。
步骤3：参图2及图3，通过多次的修整-蚀刻工艺使所述堆叠层200形成一阶梯结构700。所述阶梯结构700包含多个台阶701-708。最靠近所述衬底100的台阶701为第一台阶。在本实施例中，台阶的数量为8阶。在一些实施例中，依第一绝缘层201和第二绝缘层202的数量，阶梯结构700的台阶数量可为24阶、32阶、48阶、64阶、72阶、96阶、128阶或144阶，且不限于此。
步骤4：参图3及图5，测量所述第一凹槽111与所述第一台阶(即台阶701)的距离，以得到第一距离d1；以及测量所述第二凹槽112与所述第一台阶的距离，以得到第二距离d2。具体地，可测量所述第一凹槽111，与所述第一台阶中靠近所述第一凹槽111的第一侧边的距离，以得到第一距离d1。亦即，所述第一距离d1为所述第一凹槽111中靠近所述第一台阶的第一侧壁，到所述第一台阶的第一侧边的垂直投影距离。再者，可测量第二凹槽112与第一台阶的第二侧边的距离，以得到第二距离d2。所述第一台阶的第一侧边及第二侧边为第一台阶的两相对侧。亦即，所述第二距离d2为所述第二凹槽112中靠近所述第一台阶的第一侧壁，到所述第一台阶的第二侧边的垂直投影距离。步骤5：比较所述第一距离d1与第一预定距离D1，以及比较所述第二距离d2与第二预定距离D2，以判定所述阶梯结构700的偏移程度。所述第一预定距离D1为所述第一距离d1的预设距离。所述第二预定距离D2为所述第二距离d2的预设距离。第一预定距离D1及第二预定距离D2可为1-2μm，较佳为1.25μm，但不限于此。第一预定距离D1及第二预定距离D2可相同或不同。
在一实施例中，所述方法还包括以下列公式计算所述第一台阶(即台阶701)的变形量:S＝d1+d2-D1-D2。S为变形量，d1为第一距离，d2为第二距离，D1为第一预定距离，以及D2为第二预定距离。
请参阅图6，本发明还提供一种芯片10，其包括：存储器阵列及设置在存储器阵列上的外围装置。所述芯片10可作为3D存储器使用。所述外围装置是用于控制往返于存储器阵列的信号。所述存储器阵列包含衬底100及设置于所述衬底上的阶梯结构800。所述衬底100可为绝缘体上硅、绝缘体上锗或绝缘体上锗硅。衬底100亦可为由硅、硅锗、碳化硅、玻璃、氮化镓、砷化镓等适当材料所组成。衬底100的第一侧101及第二侧102分别设有第一凹槽111及第二凹槽112。所述第一侧101及所述第二侧102为所述衬底100的两相对侧。阶梯结构800包含多个台阶801-808，其中最靠近所述衬底100的台阶801为第一台阶。所述第一台阶中靠近所述第一凹槽111的第一侧边与所述第一凹槽111相隔第一距离d1。所述第一台阶的第二侧边与所述第二凹槽112相隔第二距离d2。所述第一台阶的第一侧边及第二侧边为第一台阶的两相对侧。所述第一距离d1及所述第二距离d2可为1-2μm，较佳为1.25μm，但不限于此。第一凹槽111及第二凹槽112可为正方体或长方体，但不限于此。第一凹槽111与第二凹槽112的形状可相同或不同。再者，第一凹槽111的一侧边及第二凹槽112的一侧边可分别设计成与第一台阶的第一侧边及第二侧边平行。较佳地，第一凹槽111及第二凹槽112为长方体且其长边或短边设计成与第一台阶的第一侧边及第二侧边平行。第一凹槽111及第二凹槽112的长度可为10μm。第一凹槽111及第二凹槽112的宽度可为1μm。第一凹槽111及第二凹槽112的深度可为到/>第一凹槽111及第二凹槽112可通过厚度为0.7μm的光刻胶工艺制成。第一凹槽111与第二凹槽112的尺寸可相同或不同。所述第一凹槽111及第二凹槽112内可填充有绝缘层。所述阶梯结构800包含在与所述衬底垂直的方向上交错叠置的多个横向延伸栅极层和绝缘层(图未示)。所述栅极层是用作为存储器阵列的字线或选择栅级。绝缘层可由氧化硅及氧化铝等适当的绝缘材料所组成。栅极层是由导电材料所组成，诸如多晶硅、硅化物、镍、钛、铂、铝、氮化钛、氮化钽及氮化钨。所述存储器阵列还包含多个在与所述衬底100垂直的方向上延伸并穿过整个阶梯结构800的半导体通道(图未示)。所述多个半导体通道与所述阶梯结构800中的多个栅极层的交叉点形成存储单元。所述存储器阵列还包含在与所述衬底垂直的方向上延伸且与每一阶梯801-807的栅极层电连接的导电引线(图未示)。所述栅极层可通过所述导电引线寻址。
请参阅图1至图6，可通过前述检测阶梯结构偏移的方法制成具有所述第一凹槽111及/或第二凹槽112的衬底100及所述阶梯结构700并判定所述阶梯结构700的偏移程度及变形量。接着，以导电材料置换所述阶梯结构700中的牺牲层，以形成所述阶梯结构800。
本发明所提供的检测阶梯结构偏移的方法，以形成于衬底的第一凹槽及/或第二凹槽来作为阶梯结构的检测标记。由于第一凹槽及第二凹槽是形成于衬底内，因此第一凹槽及第二凹槽的位置及形状不会因后续的阶梯结构形成工艺而变化。再者，第一凹槽及第二凹槽可通过厚度为0.7μm的光刻胶工艺制成，因此第一凹槽及第二凹槽在位置和形状上的稳定性高。又，第一凹槽及第二凹槽的深度可为因此在测量时第一凹槽及第二凹槽的边界清晰，而不易造成测量误差。基于上述优点，通过所述方法可准确地判定阶梯结构的偏移程度及变形量，进而使可作为存储器使用的最终产品芯片的良率提升。
虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (13)
1.一种检测阶梯结构偏移的方法，其特征在于：其包含：
在衬底的第一侧形成第一凹槽；
形成所述第一凹槽之后形成堆叠层于所述衬底上，其中所述堆叠层包含在与所述衬底垂直的方向上交错叠置的多个横向延伸的第一绝缘层和第二绝缘层；
形成所述堆叠层之后通过多次的修整-蚀刻工艺使所述堆叠层形成阶梯结构，其中所述阶梯结构包含多个台阶，且最靠近所述衬底的台阶为第一台阶；
测量所述第一凹槽与所述第一台阶的距离，以得到第一距离；以及
比较所述第一距离与第一预定距离，以判定所述阶梯结构的偏移程度，其中所述第一预定距离为所述第一距离的预设距离。
2.根据权利要求1所述的检测阶梯结构偏移的方法，其特征在于：所述第一距离是所述第一凹槽与所述第一台阶中靠近所述第一凹槽的第一侧边的距离。
3. 根据权利要求2所述的检测阶梯结构偏移的方法，其特征在于：所述第一凹槽的深度为4200-4800 Å。
4. 根据权利要求3所述的检测阶梯结构偏移的方法，其特征在于：所述第一凹槽是通过厚度为0.7 μm的光刻胶工艺制成。
5.根据权利要求1所述的检测阶梯结构偏移的方法，其特征在于：所述第一距离为所述第一凹槽中靠近所述第一台阶的第一侧壁，到所述第一台阶的第一侧边的垂直投影距离。
6. 根据权利要求1所述的检测阶梯结构偏移的方法，其特征在于：所述第一预定距离为1-2 μm。
7.根据权利要求1所述的检测阶梯结构偏移的方法，其特征在于：其还包含：
在形成所述第一凹槽的同时，在所述衬底的第一侧的相对侧形成第二凹槽；
测量所述第二凹槽与所述第一台阶的距离，以得到第二距离；以及
比较所述第二距离与第二预定距离，以判定所述阶梯结构的偏移程度，其中所述第二预定距离为所述第二距离的预设距离。
8.根据权利要求7所述的检测阶梯结构偏移的方法，其特征在于：所述第二距离是所述第二凹槽与所述第一台阶的第二侧边的距离，所述第一台阶的第一侧边及第二侧边为第一台阶的两相对侧。
9. 根据权利要求7所述的检测阶梯结构偏移的方法，其特征在于：还包括以下列公式计算所述第一台阶的变形量:
S= d1+d2-D1-D2
其中，S为变形量，d1为第一距离，d2为第二距离，D1为第一预定距离，以及D2为第二预定距离。
10.一种芯片，所述芯片的制作方法包括权利要求1-9任一项所述的检测阶梯结构偏移的方法，所述芯片包括：
衬底，其第一侧设有第一凹槽；
设置于所述衬底上的阶梯结构，其包含多个台阶，其中最靠近所述衬底的台阶为第一台阶，所述第一台阶中靠近所述第一凹槽的第一侧边与所述第一凹槽相隔第一距离；
其中所述阶梯结构包含在与所述衬底垂直的方向上交错叠置的多个横向延伸栅极层和绝缘层。
11.根据权利要求10所述的芯片，其特征在于：所述衬底还设有第二凹槽于第一侧的相对侧，且所述第一台阶的第二侧边与所述第二凹槽相隔第二距离，所述第一台阶的第一侧边及第二侧边为第一台阶的两相对侧。
12. 根据权利要求11所述的芯片，其特征在于：所述第一凹槽与第二凹槽的深度为4200-4800 Å，且所述第一距离与第二距离为1-2μm。
13.根据权利要求11所述的芯片，其特征在于：所述第一凹槽与第二凹槽内填充有绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010000238.XA CN111162020B (zh) | 2020-01-02 | 2020-01-02 | 检测阶梯结构偏移的方法及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010000238.XA CN111162020B (zh) | 2020-01-02 | 2020-01-02 | 检测阶梯结构偏移的方法及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111162020A CN111162020A (zh) | 2020-05-15 |
| CN111162020B true CN111162020B (zh) | 2023-11-17 |
Family
ID=70560862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010000238.XA Active CN111162020B (zh) | 2020-01-02 | 2020-01-02 | 检测阶梯结构偏移的方法及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111162020B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104393046B (zh) * | 2014-04-24 | 2017-07-11 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| US9985046B2 (en) * | 2016-06-13 | 2018-05-29 | Sandisk Technologies Llc | Method of forming a staircase in a semiconductor device using a linear alignment control feature |
| CN107578986B (zh) * | 2016-07-04 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法和光刻偏移的测量方法 |
| US10043970B2 (en) * | 2016-12-15 | 2018-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Determining a characteristic of a monitored layer on an integrated chip |
| US10103166B1 (en) * | 2017-04-10 | 2018-10-16 | Macronix International Co., Ltd. | Semiconductor device and critical dimension defining method thereof |
| KR20180115550A (ko) * | 2017-04-13 | 2018-10-23 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
| WO2020168502A1 (en) * | 2019-02-21 | 2020-08-27 | Yangtze Memory Technologies Co., Ltd. | Staircase structure with multiple divisions for three-dimensional memory |
-
2020
- 2020-01-02 CN CN202010000238.XA patent/CN111162020B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111162020A (zh) | 2020-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6871404B2 (ja) | メモリデバイスおよび方法 | |
| US10026749B2 (en) | Semiconductor memory devices having separation structures | |
| JP6987876B2 (ja) | メモリデバイスおよび方法 | |
| CN109844955B (zh) | 用于减小三维存储器件中的应力的结构和方法 | |
| US9515023B2 (en) | Multilevel contact to a 3D memory array and method of making thereof | |
| US8836020B2 (en) | Vertical nonvolatile memory devices having reference features | |
| WO2016023260A1 (zh) | 三维存储器及其制造方法 | |
| CN109427803A (zh) | 三维半导体存储器件 | |
| CN107403803B (zh) | 三维半导体器件及其制造方法 | |
| KR20180126210A (ko) | 수직형 반도체 소자 | |
| US20240023334A1 (en) | Stacked type semiconductor memory device with varying widths in the insulating member and pillars | |
| KR20180090932A (ko) | 3차원 반도체 메모리 소자 | |
| US10950627B1 (en) | Three-dimensional memory device including split memory cells and methods of forming the same | |
| US11545437B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN111162020B (zh) | 检测阶梯结构偏移的方法及芯片 | |
| WO2021237403A1 (en) | Memory device and method for forming the same | |
| KR20200134577A (ko) | 3차원 반도체 메모리 소자 | |
| KR20210017528A (ko) | 집적회로 소자 및 이의 제조 방법 | |
| US11991881B2 (en) | Three-dimensional memory device with off-center or reverse slope staircase regions and methods for forming the same | |
| US11456254B2 (en) | Three-dimensional semiconductor memory device | |
| US20150145012A1 (en) | Semiconductor structure and manufacturing method of the same | |
| TWI757019B (zh) | 具有支撐結構的三維記憶體元件及其形成方法 | |
| US11239247B2 (en) | Memory device and method for forming the same | |
| CN114121997A (zh) | 半导体结构及其制备方法、三维存储器 | |
| US11908908B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |