CN107578986B - 半导体结构及其形成方法和光刻偏移的测量方法 - Google Patents

Abstract

本发明提供一种半导体结构及其形成方法和光刻偏移的测量方法，其中，所述形成方法包括：提供衬底，衬底包括：器件区和测试区；在衬底上形成介质层；提供第一光罩，第一光罩包括多个第一条状图形连接多条第一条状图形的第一连接图形；第一器件图形；提供第二光罩，第二光罩包括：多个第二条状图形和连接多个第二条状图形的第二连接图形；第二器件图形，用于在器件区形成第二器件；以第一光罩为掩膜对所述介质层进行刻蚀；以第二光罩为掩膜对介质层进行刻蚀，在测试区介质层中形成多个第二结构凹槽；多个第二结构凹槽的所述相对位移形成凹槽等差数列。本发明可以根据位移等差数列中结构位移绝对值最小的第二金属线的位置获取第二金属线的整体偏移。

Description

半导体结构及其形成方法和光刻偏移的测量方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法和光刻偏移的测量方法。

背景技术

光刻技术是半导体制作技术中至关重要的一项技术，能够实现将图形从掩模版中转移到硅片表面，形成符合设计要求的半导体产品。在光刻工艺过程中，首先，通过曝光步骤，光线通过掩模版中透光的区域照射至涂覆了光刻胶的硅片上，并与光刻胶发生光化学反应；接着，通过显影步骤，利用感光和未感光的光刻胶对显影剂的溶解程度，形成光刻图案，实现掩模版图案的转移；然后，通过刻蚀步骤，基于光刻胶层所形成的光刻图案对硅片进行刻蚀，将掩模版图案进一步转移至硅片上。

在微机电(MEMS)工艺中，首先是在第一层硅片上做一些结构图形，然后将第二层硅片和第一层硅片键合，接着再在第二层硅片上做结构图形。但是需要在第二层硅片上做的图形和第一层硅片上做的图形有很好的对准关系。

由于光刻工艺中的对准精度、晶圆偏移或聚焦精度等因素的影响，会使光刻胶在曝光的过程中发生偏移、旋转、缩放或正交等方面的问题，而使光刻的位置发生偏移，从而使形成的半导体器件或金属线连接线的位置发生相对偏移，进而使半导体结构的性能受到影响。特别是在形成金属布线的过程中，光刻位置的偏移容易引起金属连接线位置的偏移，从而容易导致电连接关系的错误，而使半导体结构无法正常工作。因此，在半导体结构的形成工艺中，需要对半导体器件及金属连接线位置的相对偏移进行测量。

然而，现有的检测手段很难对半导体器件及金属连接线位置的相对偏移进行测量。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法和光刻偏移的测量方法，能够对金属线的偏移进行测量。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括：器件区和测试区；在所述衬底上形成介质层；提供第一光罩，所述第一光罩包括：多个第一结构图形，所述第一结构图形包括：多个第一条状图形，所述第一条状图形相互平行，且相邻第一条状图形之间的距离相等；连接多条所述第一条状图形的第一连接图形；第一器件图形，用于在器件区形成第一器件凹槽；提供第二光罩，所述第二光罩包括：多个第二结构图形，所述第二结构图形包括：多个第二条状图形和连接多个所述第二条状图形的第二连接图形，相邻第二条状图形之间的距离相等，且第二条状图形间距等于第一条状图形间距；第二器件图形，用于在器件区形成第二器件凹槽；以所述第一光罩对所述介质层进行第一图形化处理，在测试区介质层中形成多个第一结构凹槽，所述第一结构凹槽包括多个第一条形凹槽和连接所述多个第二条形凹槽的第一连接凹槽，在器件区形成多个第一器件凹槽；以所述第二光罩对所述介质层进行第二图形化处理，在测试区介质层中形成多个第二结构凹槽，所述第二结构凹槽包括多个第二条形凹槽和连接所述多个第二条形凹槽的第二连接凹槽，多条所述第二条形凹槽分别位于相邻所述第一条形凹槽之间，在所述器件区介质层中形成第二器件凹槽；相邻第一条形凹槽之间具有凹槽平分线，所述凹槽平分线到所述相邻第一条形凹槽的距离相等；所述第二结构凹槽具有相对位移，所述相对位移是：在相邻第一条形凹槽之间，第二条形凹槽的中心线到所述凹槽平分线的位移；所述多个第二结构凹槽的所述相对位移形成凹槽等差数列；形成多个位于所述第一条形凹槽中的第一金属线；在所述第二条形凹槽中形成第二金属线；在所述第一连接凹槽中形成第一连接线；在所述第二连接凹槽中形成第二连接线；在所述第一器件凹槽中形成第一光刻结构；在所述第二器件凹槽中形成第二光刻结构。

可选的，多个第一结构图形中第一条状图形的个数相同或不同；多个第二结构图形中第二条状图形的个数相同或不同。

可选的，多个所述第一结构图形相同；多个所述第一结构图形沿第一条状图形延伸方向排列。

可选的，在同一第一结构图形中，相邻第一条状图形之间的间距为75nm～95nm；相邻第二条状图形之间的间距为75nm～95nm。

可选的，所述凹槽等差数列的公差为工艺所允许的第二光罩相对于第一光罩偏移的最小单位距离。

可选的，所述凹槽等差数列的公差为1mm～3mm。

相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括测试区和器件区；位于所述衬底上的介质层；位于器件区所述介质层中的第一光刻结构；位于器件区所述介质层中的第二光刻结构；位于测试区所述介质层中的多个金属线结构，所述金属线结构包括：位于介质层中的多条第一金属线，所述第一金属线相互平行，且相邻第一金属线之间的距离相等；连接多条所述第一金属线的第一连接线；位于介质层中的多条第二金属线，各条第二金属线分别位于相邻第一金属线之间，相邻第二金属线之间的距离相等，且第二金属线间距与第一金属线间距相同；连接多条所述第二金属线的第二连接线；相邻第一金属线之间具有平分线，所述平分线到所述相邻第一金属线的距离相等；所述金属线结构具有结构位移，所述结构位移是：在相邻第一金属线之间，第二金属线的中心线到所述平分线的位移；所述多个金属线结构的多个结构位移形成位移等差数列。

可选的，所述位移等差数列的公差为工艺所允许的金属线偏移的最小单位距离。

可选的，所述位移等差数列的公差为1nm～3nm。

可选的，相邻第一金属线之间的间距为75nm～95nm，相邻第二金属线之间的间距为75nm～95nm，所述金属线结构的个数小于80个。

可选的，还包括：位于所述介质层中的第一焊盘，所述第一焊盘与所述第一连接线相连；位于所述介质层中的第二焊盘，所述第二焊盘与所述第二连接线相连。

可选的，相邻金属线结构的第二连接线或第一连接线相邻，相邻的所述第一连接线与同一第一焊盘连接，相邻的所述第二连接线与同一第二焊盘连接。

可选的，多个金属线结构中，第一金属线的条数相同或不同；多个金属线结构中，第二金属线的条数相同或不同。

此外，本发明还提供一种光刻偏移的测量方法，包括：提供半导体结构；获取多个金属线结构对应的多个结构电容值；根据所述位移等差数列的顺序排列对应金属线结构的所述结构电容值，形成电容数列；获取所述电容数列中绝对值最小项的项数信息；根据所述项数信息计算所述第二光刻结构相对于第一光刻结构的整体偏移。

可选的，所述位移等差数列的公差为x；所述电容数列中的最小值为第k项；计算所述第二光刻结构相对于第一光刻结构的整体偏移的方法包括：提供参考位移数列，所述参考位移数列为：当第二光刻结构相对于第一光刻结构的整体偏移为0时，多个金属线结构的多个结构位移形成的等差数列；当所述参考位移等差数列中第m项的绝对值最小时，通过公式x(m-k)计算所述第二光刻结构相对于第一光刻结构的整体偏移。

可选的，多个金属线结构中，第一金属线的条数相同；多个金属线结构中，第二金属线的条数相同；获取多个金属线结构对应的多个结构电容值的步骤包括：通过测量多个金属线结构的电容值获取多个所述结构电容值。

可选的，多个金属线结构中，第一金属线的条数不相同；多个金属线结构中，第二金属线的条数不相同；获取多个金属线结构对应的多个电容值的步骤包括：测量多个金属线结构的电容值；通过所述金属线结构的电容值获取对应金属线结构的多个串联电容值，所述串联电容值为该金属线结构中一条第二金属线与相邻两条第一金属线形成的串联电容的电容值。

可选的，所述半导体结构还包括：位于所述介质层中的第一焊盘，所述第一焊盘连接所述第一连接线；位于所述介质层中的第二焊盘，所述第二焊盘连接所述第二连接线；测量多个金属线结构的电容值的步骤包括：对多个所述第一焊盘施加第一电压并对所述第二焊盘施加第二电压，所述第一电压与第二电压不同；测量所述第一焊盘和第二焊盘之间的电容。

可选的，所述位移等差数列的公差为工艺所允许的金属线整体偏移的最小单位距离。

可选的，所述位移等差数列的公差为1nm～3nm。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的半导体结构的形成方法中，在通过第一光罩和第二光罩对介质层进行图形化时，如果第二光罩相对于第一光罩发生偏移，后续形成的第二光刻结构相对于第一光刻结构发生偏移，第二条形凹槽相对于第一条形凹槽发生相对偏移，且第二条形凹槽相对于第一条形凹槽的偏移等于第二光刻结构相对于第一光刻结构的偏移。形成第一金属线和第二金属线之后，第二金属线相对于第一金属线的偏移等于所述第二光刻结构相对于第一光刻结构的整体偏移。此外，相邻第一条状图形之间的距离相等，所述多个第二结构图形的所述相对位移形成凹槽等差数列。因此，不同金属线结构中第二金属线到相邻第二金属线之间等分线之间的距离形成的数列也为所述凹槽等差数列。第二金属线与其相邻两条第一金属线能够形成串联电容。因此，能够使金属线结构的串联电容与所述凹槽等差数列对应。因此，本发明的半导体结构的形成方法可以根据串联电容值与所述凹槽等差数列获取所述第二金属线相对与第一金属线之间的偏移，从而获取第二光刻结构相对于第一光刻结构之间的整体偏移。

本发明的金属线偏移的测量方法中，所述第二金属线位于相邻第一金属线之间，则金属线结构的电容与所述金属线结构的结构位移有关。多个金属线结构的多个结构位移形成位移等差数列，则所述位移等差数列中绝对值最小项对应的金属线结构的电容值最小。金属线结构的电容值可以相应于所述位移等分差数列排列成电容数列。当第二金属线相对于第一金属线发生偏移时，所述位移等差数列的最小项的项数会发生变化，所述电容等差数列的最小值项的项数也发生相应变化。根据所述电容数列中绝对值最小项的项数信息，获得所述位移等差数列中结构位移的绝对值最小项的项数信息。根据位移等差数列中结构位移的绝对值最小项的项数信息，结合第二金属线相对于第一金属线无偏移状态下的位移数列绝对值最小项的项数信息，可以获取所述第二金属线相对于第一金属线的相对偏移，进而获得所述第二光刻结构相对于第一光刻结构的整体偏移。

本发明的半导体结构中，所述第二金属线位于相邻第一金属线之间，则金属线结构的电容与所述金属线结构的结构位移有关。多个金属线结构的多个结构位移形成位移等差数列，则所述位移等差数列中绝对值最小项对应的金属线结构的电容值最小。因此可以根据所述金属线结构的电容获取所述第二金属线结构相对于第一金属线结构的偏移，进而获得第二光刻结构相对于第一光刻结构的整体偏移。

进一步，相邻金属线结构的第二连接线或第一连接线相邻，相邻的所述第一连接线与同一第一焊盘连接，相邻的所述第二连接线与同一第二焊盘连接。相邻的第一连接线公用第一焊盘，相邻的第二连接线公用第二焊盘，能够减少焊盘的使用，减少材料浪费。

附图说明

图1至图7是本发明的半导体结构的形成方法一实施例各步骤的结构示意图；

图8至图9本发明半导体结构一实施例的结构示意图；

图10是本发明的半导体结构中，当第二光刻结构相对于第一光刻结构的整体偏移为零时，各个金属线结构的第一位移、第二位移以及结构位移参数之间的关系图表；

图11是本发明半导体结构另一实施例的结构示意图；

图12是本发明的半导体结构中，当第二光刻结构相对于第一光刻结构的整体偏移为零时，串联电容值与所述金属线结构的结构位移之间的关系曲线图；

图13是本发明的半导体结构中，当第二光刻结构相对于第一光刻结构发生不同整体偏移时，计算获得的多个金属结构的串联电容值与结构位移之间的关系曲线图。

具体实施方式

半导体结构存在诸多问题，例如：很难对导体器件及金属连接线位置的相对偏移进行测量。

现结合一种半导体结构，分析金属布线工艺中，金属线的偏移很难测量的原因：

在微机电(MEMS)工艺中，首先是在第一层硅片上做一些结构图形，然后将第二层硅片和第一层硅片键合，接着再在第二层硅片上做结构图形。第二层硅片上的结构图形需要与第一层硅片上的结构图形对准。在集成电路的生产工艺中，可以通过光学工具测量所述对准偏差。然而在金属布线工艺中，第一层硅片和第二层硅片是不透明的，因此，所述第一层硅片与第二层硅片之间的金属互连线的偏移很难通过所述光学工具进行检测。

解决上述问题的一种方法是：通过套刻标记对光刻的套刻精度进行测量，然而套刻标记法只能定性地检验光刻过程中光罩是否发生偏移，不能进行定量地测量光罩之间的相对偏移量。另外，套刻标记法主要依靠的是光学对准原理，只能对既定的区域进行检测，具有一定的局限性。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括：器件区和测试区；在所述衬底上形成介质层；提供第一光罩，所述第一光罩包括：多个第一结构图形，所述第一结构图形包括：多个第一条状图形，所述第一条状图形相互平行，且相邻第一条状图形之间的距离相等；连接多条所述第一条状图形的第一连接图形；第一器件图形，用于在器件区形成第一器件；提供第二光罩，所述第二光罩包括：多个第二结构图形，所述第二结构图形包括：多个第二条状图形和连接多个所述第二条状图形的第二连接图形；第二器件图形，用于在器件区形成第二器件；以所述第一光罩为掩膜对所述介质层进行刻蚀，在测试区介质层中形成多个第一结构凹槽，所述第一结构凹槽包括多个第一条形凹槽和连接所述多个第二条形凹槽的第一连接凹槽；在器件区形成多个第一器件凹槽；以所述第二光罩为掩膜对所述介质层进行刻蚀，在测试区介质层中形成多个第二结构凹槽，所述第二结构凹槽包括多个第二条形凹槽和连接所述多个第二条形凹槽的第二连接凹槽；在所述器件区介质层中形成第二器件凹槽；多条所述第二条形凹槽分别位于相邻所述第一条形凹槽之间，相邻第一条形凹槽之间具有凹槽平分线，所述凹槽平分线到所述相邻第一条形凹槽的距离相等；所述第二结构凹槽具有相对位移，所述相对位移是在相邻第一条形凹槽之间的第二条形凹槽中心线到所述凹槽平分线之间的位移，所述多个第二结构凹槽的所述相对位移形成凹槽等差数列；形成多个位于所述第一条形凹槽中的第一金属线；在所述第二条形凹槽中形成第二金属线；在所述第一连接凹槽中形成第一连接凹槽；在所述第二凹槽中形成第二连接凹槽；在所述第一器件凹槽中形成第一光刻结构；在所述第二器件凹槽中形成第二光刻结构。

其中，所述第一光罩包括第一条状图形和第一光器件，所述第二光罩包括第二条状图形和第二器件图形。在通过第一光罩和第二光罩对介质层进行图形化时，如果第二光罩相对于第一光罩发生偏移，后续形成的第二光刻结构相对于第一光刻结构发生偏移，第二条形凹槽相对于第一条形凹槽发生相对偏移，且第二条形凹槽相对于第一条形凹槽的偏移等于第二光刻结构相对于第一光刻结构的偏移。形成第一金属线和第二金属线之后，第二金属线相对于第一金属线的偏移等于所述第二光刻结构相对于第一光刻结构的整体偏移。此外，相邻第一条状图形之间的距离相等，所述多个第二结构图形的所述相对位移形成凹槽等差数列。因此，不同金属线结构中第二金属线到相邻第二金属线之间等分线之间的距离形成的数列也为所述凹槽等差数列。第二金属线与其相邻两条第一金属线能够形成串联电容。因此，能够使金属线结构的串联电容值与所述凹槽等差数列对应。因此，本发明的半导体结构的形成方法可以根据串联电容值与所述凹槽等差数列获取所述第二金属线相对与第一金属线之间的偏移，从而获取第二光刻结构相对于第一光刻结构之间的整体偏移。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图7是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

请参考图1，提供衬底300，所述衬底300包括：器件区A和测试区B。

所述器件区A用于形成半导体器件，所述测试区B用于形成对器件区半导体器件的位置关系进行测量的测试器件。

本实施例中，所述衬底300为硅片或芯片。所述衬底300中具有半导体器件。

继续参考图1，在所述衬底300上形成介质层310。

所述介质层310用于实现后续第一金属线之间、第二金属线之间、第二金属线与第一金属线之间以及半导体器件之间的电绝缘。

本实施例中，所述介质层310的材料为氮化硅。在其他实施例中，所述介质层的材料还可以为氮氧化硅。

本实施例中，通过化学气相沉积工艺形成所述介质层310。

请参考图2，提供第一光罩410，所述第一光罩410包括：多个第一结构图形11，所述第一结构图形11包括：多个第一条状图形411，所述第一条状图形411相互平行，且相邻第一条状图形411之间的距离相等；连接多条所述第一条状图形411的第一连接图形412；第一器件图形413，所述第一器件图形413用于形成第一器件凹槽。

所述第一条状图形411用于形成第一金属线。

本实施例中，所述相邻第一条状图形411之间的距离为第一位移d1。

本实施例中，多个所述第一结构图形11沿第一条状图形411延伸方向排列。所述第二条状图形421沿第二条状图形421延伸方向排列。

本实施例中，多个所述第一结构图形11相同；多个所述第一结构图形11沿第一条状图形411延伸方向排列。所述第一条状图形411延伸方向为Y1方向。

本实施例中，同一个第一结构图形11中的第一条状图形411沿垂直于所述第一条状图形411的方向排列，垂直于所述第一条状图形411的方向为X1方向。

本实施例中，多个第一结构图形11中第一条状图形411的个数相同。在其他实施例中，多个第一结构图形中第一条状图形的个数也可以不相同

本实施例中，所述第一结构图形11的个数为11个。在其他实施例中，所述第一结构图形的个数还可以为大于1的其它值。

本实施例中，如果所述第一位移d1过大，容易降低半导体结构的集成度，如果所述第一位移d1过小，容易降低测试的精确度。具体的，本实施例中，所述第一位移d1在80nm～95nm的范围内。

所述第一连接图形412用于后续形成连接多条第一金属线一端的第一连接线。

本实施例中，所述第一连接图形412为长条形，所述第一连接图形412沿X1方向延伸。且所述第一连接图形412连接同一结构图形11中第一条状图形411的一端。

本实施例中，所述第一光罩410还包括第一器件图形413，用于在器件区A(如图1所示)形成第一器件凹槽。

请参考图3，提供第二光罩420，所述第二光罩420包括：多个第二结构图形12，所述第二结构图形12包括：多个第二条状图形421和连接多个所述第二条状图形421的第二连接图形422，相邻第二条状图形421之间的距离相等，且第二条状图形421间距等于第一条状图形411(如图2所示)间距；第二器件图形423用于在器件区A(如图1所示)形成第二器件凹槽。

本实施例中，多个第二结构图形12中第二条状图形421的个数相同。在其他实施例中，多个第二结构图形中第二条状图形的个数也可以不相同。

本实施例中，相邻第二条状图形421之间的距离相等，相邻第二条状图形421的间距等于相邻第二条状图形(如图2所示)的间距。

本实施例中，所述第二光罩420包括：多个第二结构图形12，所述第二结构图形12包括：多个第二条状图形421。

本实施例中，所述第二结构图形12包括：11个第二条状图形421。在其他实施例中，所述第二结构图形还可以包括其他数量的第二条状图。

本实施例中，同一第二结构图形12中第二条状图形421沿垂直于第二条状图形421的方向排列。

本实施例中，同一第二结构图形12中第二条状图形421相互平行，且相邻第二条状图形421之间的距离相等，为第二位移d2，所述第二位移d2与第一位移d1相等。

所述第二条状图形421与测试区B(如图7所示)对应，用于后续在所述测试区B形成第二金属线；所述第二器件图形423用于后续在器件区A形成第二光刻结构。

相邻第一条状图形411之间的距离相等，相邻第二条状图形421之间的距离相等，且所述第二位移d2与第一位移d1也相等。因此，后续形成的同一金属结构中相邻第一金属线之间的电容值相同。在后续形成第一金属线和第二金属线之后，同一金属线结构中第二金属线到相邻第二金属线之间等分线之间的位移相同，能够形成结构位移。

本实施例中，所述第二光罩420中的第二结构图形12沿垂直于第二条状图形的方向相互错开排列。相邻第二结构图形12沿垂直于第二条状图形的方向错开的距离为后续形成的位移等差数列的公差。

本实施例中，相邻第二结构图形12沿垂直于第二条状图形的方向错开的距离为光刻工艺所允许的所述第二光罩420的位置相对于第一光罩410位置偏移的最小单位距离。具体的，相邻第二结构图形12沿垂直于第二条状图形的方向错开的距离为1mm～3mm。

相邻第一结构图形11(如图2所示)沿第一条状图形411(如图2所示)延伸方向排列，且在垂直于第一条状图形411方向上相互对齐；相邻第二结构图形12沿垂直于第二条状图形的方向错开。这种排列方式能够使后续形成的金属线结构的结构位移成等差数列，从而形成位移等差数列。

需要说明的是，在对介质层310(如图1所示)进行刻蚀的过程中，当第二光罩420相对于第一光罩410(如图2所示)发生偏移时，后续形成的位移等差数列的绝对值最小项的项数会发生相应变化，因此，可以根据所述位移等差数列的绝对值最小项的项数的变化，获取所述第二光罩420相对于第一光罩410的相对偏移。

还需要说明的是，如果第一光罩410的位置相对于第二光罩420的位置的偏移较小，所述第一光罩410的位置相对于第二光罩420的位置的偏移对半导体器件的影响可以忽略不计。因此，能够影响半导体器件性能的所述整体偏移的最小距离为工艺所允许的所述第二光罩420的位置相对于第一光罩410位置偏移的最小单位距离。

本实施例中，相邻第一条状图形411(如图8所示)之间的距离与相邻第二条状图形421之间的距离之差为工艺所允许的所述第二光罩420的位置相对于第一光罩410位置偏移的最小单位距离。

本实施例中，多个所述第二结构图形12相同；多个所述第二结构图形12沿第二条状图形421延伸方向排列。所述第一条状图形421延伸方向为Y2方向。

本实施例中，同一个第二结构图形12中的第二条状图形421沿垂直于所述第二条状图形421的方向排列，垂直于所述第二条状图形421的方向为X2方向。

本实施例中，所述第一条形图形411之间的第一位移d1等于第二条形图形421之间的第二位移d2。

本实施例中，相邻第二结构图形12相互错开。在后续形成第一金属线和第二金属线之后，所述第二金属线到相邻第二金属线之间等分线之间的距离不相同，且所述第二金属线到相邻第二金属线之间等分线之间的距离能够形成位移等差数列。从而使第二金属线与其相邻两条第一金属线形成串联电容，多个所述串联电容的串联电容值形成电容数列，从而可以所述电容数列中最小项获取所述第一光罩410与第二光罩420之间的相对偏移，从而获取光刻结构之间的相对偏移。

本实施例中，所述第一位移d1(如图2所示)在75nm～95nm的范围内。

本实施例中，所述第二位移d2在75nm～95nm的范围内。

本实施例中，所述第二连接图形422为长条形，所述第二连接图形422沿X2方向延伸。且所述第二连接图形422连接同一第二结构图形12中第二条状图形421的一端。

需要说明的是，本实施例中，所述第二结构图形12还包括：连接所述多个第二条状图形421一端的第二连接图形422。

所述第二连接图形422用于后续形成连接多条第二金属线一端的第二连接线。

请参考图4，以所述第一光罩410(如图8所示)为掩膜对所述介质层310进行刻蚀，在测试区B衬底300中形成多个第一结构凹槽，所述第一结构凹槽包括多个第一条形凹槽333和连接所述多个第二条形凹槽的第二连接凹槽(图中未示出)；在所述器件区A介质层310中形成第一器件凹槽321。

所述第一条形凹槽333用于后续容纳第一金属线。

所述第一器件凹槽321用于后续容纳第一光刻结构。

本实施例中，所述第一图形化处理的步骤包括：在所述介质层310上形成第一光刻胶；通过所述第一光罩410(如图4所示)对所述第一光刻胶进行第一曝光处理，形成第一图形层；以所述第一图形层为掩膜对所述介质层310进行刻蚀；去除第一光刻胶。

本实施例中，形成所述第一条形凹槽333和第一器件凹槽321的工艺包括干法刻蚀或湿法刻蚀。

本实施例中，所述第一连接凹槽连接所述多个第一条形凹槽333一端。

本实施例中，所述第一光罩410中的第一结构图形沿第一条状图形411延伸方向排列，且沿垂直于所述第一条状图形411的方向上对齐。因此，所述第一结构凹槽沿第一条形凹槽333延伸方向排列，且沿垂直于所述第一条形凹槽333的方向上对齐。

请参考图5，以所述第二光罩420(如图4所示)对所述介质层310进行第二图形化处理，在测试区B介质层310中形成多个第二结构凹槽，所述第二结构凹槽包括：多个第二条形凹槽334和连接所述多个第二条形凹槽334的第二连接凹槽(图中未示出)，多条所述第二条形凹槽334分别位于相邻所述第一条形凹槽333(如图4所示)之间；相邻第一条形凹槽333之间具有凹槽平分线，所述凹槽平分线到所述相邻第一条形凹槽333的距离相等；所述第二结构凹槽具有相对位移，所述相对位移是：在相邻第一条形凹槽333之间，第二条形凹槽334的中心线到所述凹槽平分线的位移；所述多个第二结构凹槽的所述相对位移形成凹槽等差数列。

所述第二条形凹槽334用于容纳第二金属线；所述第二器件凹槽322用于容纳第二光刻结构。

本实施例中，所述第二图形化处理的步骤包括：在所述介质层310上形成第二光刻胶；通过所述第二光罩420(如图4所示)对所述第二光刻胶进行第二曝光处理，形成第二图形层；以所述第二图形层为掩膜对所述介质层310进行刻蚀；去除第二光刻胶。

本实施例中，形成所述第二条形凹槽334和第二器件凹槽322的工艺包括干法刻蚀或湿法刻蚀。

本实施例中，所述第二连接凹槽连接所述多个第二条形凹槽334的一端。

需要说明的是，所述第二光罩420中的第二条状图形421沿第二条状图形421的延伸方向(Y方向)排列，且在沿垂直于所述第二条状图形421的方向(X方向)上相互错开。则所述第二条形凹槽334沿第二条形凹槽334延伸方向排列，且在沿垂直于第二条形凹槽334的方向上相互错开。

本实施例中，所述第二条形凹槽334沿垂直于第二条形凹槽334的方向上相互错开的距离为工艺所允许的所述第二光罩420相对于第一光罩410偏移的最小单位距离。

所述凹槽等差数列的公差为工艺所允许的第二光罩420相对于第一光罩410偏移的最小单位距离。也就是说，本实施例中，所述凹槽等差数列的公差就为所述第二条形凹槽334沿垂直于第二条形凹槽334的方向上相互错开的距离。

如果所述凹槽等差数列的公差过大，会影响对形成半导体结构进行光刻偏移测量时的测量误差，因此，所述凹槽等差数列的公差越小，测量的精确度越高。然而，如果第二光罩420相对于第一光罩410的偏移过小，第二光罩420相对于第一光罩410的偏移对所形成半导体结构的影响可以忽略。因此，工艺所允许的第二光罩420相对于第一光罩410偏移的最小单位距离指的是能够影响半导体结构性能的第二光罩420相对于第一光罩410的最小偏移量。

具体的，本实施例中，所述第二条形凹槽334沿垂直于第二条形凹槽334的方向上相互错开的距离为1mm～3mm。即所述凹槽等差数列的公差为1mm～3mm。

请参考图6和图7，图7是图6测试区B的俯视图，在所述第一条形凹槽333(如图4所示)中形成第一金属线331，在所述第二条形凹槽334(如图5所示)中形成第二金属线332；在所述第一连接凹槽中形成第一连接线(图中为示出)，在所述第二连接凹槽中形成第二连接线(图中未示出)。

所述第一连接线用于连接第一金属线331，使第一金属线331接相同的电压；所述第二连接线用于连接第二金属线332，从而使第二金属线332接相同的电压。需要说明的是，本实施例中，所述第一金属线331和第二金属线332用于施加电压，从而使第二金属线411与其邻近的两条第一金属线421形成串联电容。所述串联电容的串联电容值随所述多条第二金属线332相对于第一金属线332的整体偏移而改变。也就是说，所述串联电容的串联电容值随着第一光罩410与第二光罩420的相对偏移而发生改变。因此，本发明的半导体结构的形成方法能够测量所述第一光罩310与第二光罩320之间的相对偏移。

所述第一连接线和第二连接线能够使第一连接线和第二连接线所连接的第一金属线331和第二金属线332形成的多个串联电容并联，从而增加金属线结构的电容，进而使所述金属线结构的电容能够测量。

本实施例中，所述第一金属线341、第二金属线332、第一连接线341以及第二连接线342的材料相同。具有相同材料的所述第一金属线341、第二金属线332、第一连接线341以及第二连接线342能够在同一工艺中形成，从而能够简化工艺流程。在其他实施例中，所述第一金属线、第二金属线、第一连接线以及第二连接线的材料还可以不相同。

具体的，本实施例中，所述第一金属线341、第二金属线332、第一连接线341以及第二连接线342的材料为铜。在其他实施例中，所述第一金属线、第二金属线、第一连接线以及第二连接线的材料也可以为钨或铝。

本实施例中，通过电化学镀膜方法形成所述第一金属线341、第二金属线332、第一连接线341和第二连接线342。

需要说明的是，本实施例中，在形成所述第一金属线341和第二金属线332、第一连接线341和第二连接线342之前，所述形成方法还包括：在所述测试区B(如图1所示)介质层310上形成第一焊盘351和第二焊盘352。

所述第一焊盘351用于使第一连接线341与外部电路连接，从而为第一金属线331提供电压；所述第二焊盘352用于使第一连接线342与外部电路连接，从而为第一金属线332提供电压。

本实施例中，所述第一焊盘351和第二焊盘352的材料为铜、钨、铝或锡。

本实施例中，通过电化学镀膜的方法形成所述第一焊盘351和第二焊盘352。

继续参考图6和图7，在所述第一器件凹槽321中形成第一光刻结构320；在所述第二器件凹槽322中形成第二光刻结构340。

本实施例中，所述第一光刻结构320和第二光刻结构340为金属连接线，用于实现所述衬底300中的半导体器件与外界的电连接。在其他实施例中，所述第一光刻结构和第二光刻结构还可以为其它需要套刻的半导体结构。

本实施例中，所述第一金属线341、第二金属线332、第一连接线341以及第二连接线342与所述第一光刻结构320和第二光刻结构340的材料相同。具有相同材料的所述第一金属线341、第二金属线332、第一连接线341、第二连接线342和所述光刻结构能够在同一工艺中形成，从而能够简化工艺流程。在其他实施例中，所述光刻结构可以不为金属线，所述第一金属线、第二金属线、第一连接线、第二连接线和所述光刻结构的材料也可以不相同。

具体的，本实施例中，所述第一光刻结构320和第二光刻结构340的材料为铜。在其他实施例中，所述光刻结构的材料也可以为钨或铝。

本实施例中，通过电化学镀膜方法形成所述第一金属线341、第二金属线332、第一连接线341、第二连接线342和所述光刻结构。

本实施例中，所述第一器件凹槽321与第一条形凹槽333(如图4所示)利用同一个光罩形成，所述第二器件凹槽322与第二条形凹槽334(如图5所示)利用同一个光罩形成。因此所述第一光罩410与第二光罩420的相对偏移即为所述第一光刻结构320和第二光刻结构340之间的相对偏移。因此，本发明的半导体结构能够通过测量第二金属线332相对于第一金属线331的偏移，获得第一光刻结构320和第二光刻结构340之间的相对偏移。

综上，本实施例的半导体结构的形成方法中，所述第一光罩包括第一条状图形和第一光器件，所述第二光罩包括第二条状图形和第二器件图形。因此，所述第一光刻结构与第一条状图形通过第一光罩形成；所述第二光刻结构与所述第二条状图形通过第二光罩形成。在通过第一光罩和第二光罩对介质层进行图形化时，如果第二光罩相对于第一光罩发生偏移，后续形成的第二光刻结构相对于第一光刻结构发生偏移，第二条形凹槽相对于第一条形凹槽发生相对偏移，且第二条形凹槽相对于第一条形凹槽的偏移等于第二光刻结构相对于第一光刻结构的偏移。形成第一金属线和第二金属线之后，第二金属线相对于第一金属线的偏移等于所述第二光刻结构相对于第一光刻结构的整体偏移。此外，相邻第一条状图形之间的距离相等，所述多个第二结构图形的所述相对位移形成凹槽等差数列。因此，不同金属线结构中第二金属线到相邻第二金属线之间等分线之间的距离形成的数列也为所述凹槽等差数列。第二金属线与其相邻两条第一金属线能够形成串联电容。因此，能够使金属线结构的串联电容值与所述凹槽等差数列对应。因此，本发明的半导体结构的形成方法可以根据串联电容值与所述凹槽等差数列获取所述第二金属线相对与第一金属线之间的偏移，从而获取第二光刻结构相对于第一光刻结构之间的整体偏移。

图8和图9是本发明一实施例的半导体结构的形成方法形成的半导体结构的结构示意图，图8中的测试区II是图9沿虚线Dd的剖视图。

所述半导体结构包括：衬底100，所述衬底100包括测试区I和器件区II；位于所述衬底100上的介质层110；位于器件区I所述介质层110中的第一光刻结构111；位于器件区I所述介质层110中的第二光刻结构112；位于测试区II所述介质层110中的多个金属线结构10，所述金属线结构10包括：位于介质层110中的多条第一金属线131，所述第一金属线131相互平行，且相邻第一金属线131之间的距离相等；连接多条所述第一金属线131的第一连接线141；位于介质110中的多条第二金属线132，各条第二金属线132分别位于相邻第一金属线131之间，相邻第二金属线132之间的距离相等，且第二金属线132间距与第一金属线131间距相同；连接多条所述第二金属线132的第二连接线142；相邻第一金属线131之间具有平分线，所述平分线到所述相邻第一金属线131的距离相等；所述金属线结构10具有结构位移，所述结构位移是在相邻第一金属线131之间的第二金属线132中心线到所述平分线之间的位移；所述多个金属线结构的多个结构位移形成位移等差数列S。

所述器件区I用于形成半导体器件，所述测试区II用于对器件区半导体器件的位置关系进行测量。

本实施例中，所述衬底100为硅片或芯片。所述衬底100中具有半导体器件。所述半导体器件可以为PMOS、MNOS或二极管。

所述介质层110用于实现第一金属线之间、第二金属线之间、第一金属线和第二金属线之间以及半导体器件之间的电绝缘。

本实施例中，所述介质层110的材料为氮化硅。在其他实施例中，所述介质层的材料还可以为氮氧化硅。

本实施例中，所述第一光刻结构111为金属连接线或插塞。在其他实施例中，所述第一光刻结构还可以形成过程需要光罩的其它结构。

本实施例中，相邻第二金属线132之间的距离相等，第二金属线132的间距与第一金属线131间距相同。

所述第一光刻结构111与所述第一金属线131的位置关系由第一光罩中第一条状图形和所述第一器件图形的位置关系确定；所述第二光刻结构112与所述第二金属线132之间的位置关系由第二光罩中第二条状图形和所述第二器件图形的位置关系确定。因此，当第一光刻结构111与第二光刻结构112的相对位置发生变化时，所述第二金属线132相对于第一金属线131的位置关系也发生改变。

所述第一金属线131用于对光刻过程中第一光罩和第二光罩的偏移进行标记。

本实施例中，多条第一金属线131接相同电压。

本实施例中，所述第一金属线131的材料为铜或钨。

需要说明的是，如果所述第二金属线132相对于第一金属线131的整体偏移较小，所述第二金属线132相对于第一金属线131的整体偏移对半导体器件的影响可以忽略不计。本实施例中，能够影响半导体器件性能的所述整体偏移的最小值为工艺所允许的所述整体偏移的最小单位距离。

本实施例中，所述等差数列S的公差为工艺所允许的所述第二金属线132相对于第一金属线131的整体偏移的最小单位距离。因此，所述等差数列S的公差为1nm～3nm。具体的，本实施例中，所述等差数列S公差为2nm。

由于多个金属线结构的结构位移形成位移等差数列，所述位移等差数列的公差为工艺所允许的金属线整体偏移的最小单位距离的整数倍。因此，如果所述金属线结构10的个数过多，在形成所述等差数列S时，等差数列S的项数过多，容易使第二金属线132与第一金属线131重合，因此所述金属线结构10的个数不能过多。本实施例中，所述金属线结构10的个数应小于80个(图中仅示出3个金属线结构10)。具体的，所述金属线结构的个数为11个。在其他实施例中，所述金属线结构10的个数还可以为其它值。

本实施例中，多个金属线结构10，第一金属线131的条数相同；多个金属线结构10中，第二金属线132的条数相同。在其他实施例中，多个金属线结构中，第一金属线的条数还可以不相同；多个金属线结构中，第二金属线的条数也可以不相同。

本实施例中，所述每个金属线结构10中的第一金属线131的条数为12条。在其他实施例中，所述第一金属线的条数还可以为其它数量。

本实施例中，所述多个金属线结构10中相邻第一金属线131之间的距离相等。

如果相邻所述第一金属线131之间的距离过小，容易与第二金属线132发生电连接；如果相邻所述第一金属线131之间的距离过大，容易降低半导体结构的集成度。本实施例中，相邻所述第一金属线131之间的距离在75nm～95nm的范围内。

本实施例中，所述第一金属线131为长条形，所述多条第一金属线131的长边相互平行，且所述多条第一金属线131沿垂直于长边的方向排列。

所述第二金属线132用于对光刻过程中第二光罩相对于第一光罩的偏移进行标记，并与第一金属线131形成电容，实现对第二金属线132相对于第一金属线131的整体偏移进行测量。

本实施例中，所述第二金属线132为长条形。所述第二金属线132的长边平行于所述第一金属线131的长边。

本实施例中，沿垂直于所述第二金属线132长边且指向所述第一焊盘151的方向设定为X方向。垂直于所述X方向的方向为Y方向。沿Y方向将11个金属线结构10进行编号，依次为：第1个金属线结构、第2个金属线结构、第3个金属线结构，依次类推至第11个金属线结构。

本实施例中，第1个金属线结构、第2个金属线结构、第3个金属线结构到第11个金属线结构中第二金属线132至其相邻平分线的距离依次为等差数列S的各个项。所述第1个金属线结构、第2个金属线结构、第3个金属线结构到第11个金属线结构依次与所述等差数列S的项相对应。

本实施例中，所述第6个金属线结构所对应的等差数列S的项为0。在其他实施例中，等差数列为0的项也可以为其它金属线结构，所述等差数列也可以不包括为0的项。

本实施例中，所述第二金属线132到其邻近平分线的结构位移沿X方向为正，沿X的反方向的结构位移为负。

本实施例中，金属线结构10具有第一位移S1和第二位移S2。所述第一位移为金属线结构10中第二金属线132到沿X正方向邻近所述第二金属线132的第一金属线的位移；所述第二位移为金属线结构10中第二金属线132到沿X负方向邻近所述第二金属线132的第一金属线的位移。

本实施例中，所述第一位移S1和第二位移S2的设计值如图10所示。

图10是本发明中，当第二光刻结构140相对于第一光刻结构120的整体偏移为零时，各个金属线结构10的第一位移S1、第二位移S2以及结构位移参数之间的关系图表。

请参考图10，结构1、2、3至11分别与第1个金属线结构、第2个金属线结构、第3个金属线结构到第11个金属线结构对应。

本实施例中，第1个金属线结构、第2个金属线结构、第3个金属线结构到第11个金属线结构的第一位移S1分别为：32nm，34nm，36nm，38nm，40nm，42nm，44nm，46nm，48nm，50nm，52nm；所述第1条第二金属线至第11条第二金属线的第二位移S2分别为：52nm，50nm，48nm，46nm，44nm，42nm，40nm，38nm，36nm，34nm，32nm。

本实施例中，所述等差数列S为-10nm,-8nm,-6nm,-4nm,-2nm,0nm,2nm,4nm,6nm,8nm,10nm。

在所述半导体结构的形成工艺中，可能会由于光刻对准偏差的存在，使所述第二金属线132相对于第一金属线131发生整体偏移，导致所述第一位移S1和第二位移S2发生改变，从而使等差数列S发生变化，等差数列S的零值项发生改变。因此，可以通过等差数列S零值项的位置变化确定所述第二金属线132相对于第一金属线131的偏移。在其他实施例中，所述等差数列不包括零值项，可以根据所述等差数列中最小项的项数确定第二金属线相对于第一金属线的偏移。

请继续参考9，本实施例中，所述半导体结构还包括：位于所述介质层110中的第一焊盘151，所述第一焊盘151与所述第一连接线141相连。所述第一焊盘151用于对第一金属线131施加电压。

所述第一焊盘151用于施加电压，所述第一连接线141用于连接所述多条第一金属线131，从而使所述多条第一金属线131具有相同电压。

本实施例中，所述第一连接线141为长条形，所述多条第一金属线141位于所述第一连接线141一端，所述第一焊盘151位于所述第一连接线141另一端。

本实施例中，所述第一连接线141的材料为铜或钨。

本实施例中，所述第一焊盘151的材料为铜或钨。

本实施例中，所述半导体结构还包括：位于所述介质层110中的第二焊盘152，所述第二焊盘152与所述第二连接线141相连。所述第二焊盘152用于对所述第二金属线132施加电压。

所述第二连接线142用于连接所述多条第二金属线132从而使所述多条第二金属线132具有相同电压。

本实施例中，所述第二连接线142为长条形，所述多条第二金属线142位于所述第二连接线142一端，所述第二焊盘152位于所述第二连接线142另一端。

需要说明的是，所述第二金属线132与位于所述第二金属线132两侧的第一金属线131形成串联电容。金属线结构10中的多个第一金属线131和多个第二金属线132形成多个串联电容。

所述第一连接线141用于使第一金属线131接相同电压，所述第二连接线142用于使第二金属线132接相同电压，能够使金属线结构10中的多个串联电容并联，从而增加所述金属线结构10的整体电容，进而降低对金属线结构10整体电容的测量难度。所述串联电容的串联电容C为：

其中，L为位于所述第一金属线131之间的第二金属线132的长度；C1为第二金属线132和与第二金属线的位移为第一位移S1的第一金属线131形成的电容；C2为第二金属线132和与第二金属线的位移为第二位移S2的第一金属线131形成的电容；h为位于所述第一金属线131之间的第二金属线132的宽度；ε为所述介质层110的介电常数；S1+S2的值为固定值。

由上式可以得出，所述串联电容的串联电容值与第一位移S1和第二位移S2有关，也就与所述第二金属线132相对于第一金属线131的偏移有关，因此可以通过测量所述串联电容值能够获取所述第二金属线132相对于第一金属线131的偏移。

图11是本发明的半导体结构另一实施例的结构示意图。

请参考图11，本实施例与前一实施例的相同之处在此不多做赘述，不同之处在于：

所述半导体结构还包括：连接所述第一金属线231一端的第一连接线241；连接所述第二金属线232一端的第二连接线242；位于所述介质层210中与所述第一连接线241相连的第一焊盘251；位于所述介质层210中与所述第二连接线242相连的第二焊盘252；相邻金属线结构的第二连接线242或第一连接线241相邻，相邻的所述第一连接线241与同一第一焊盘251连接，相邻的所述第二连接线242与同一第二焊盘252连接。相邻的所述第二连接线242与同一第二焊盘252连接，能够节约材料。

本实施例的半导体结构中，所述第二金属线位于相邻第一金属线之间，则金属线结构的电容与所述金属线结构的结构位移有关。多个金属线结构的多个结构位移形成位移等差数列，则所述位移等差数列中绝对值最小项对应的金属线结构的电容值最小。因此可以根据所述金属线结构的电容获取所述第二金属线结构相对于第一金属线结构的偏移，进而获得第二光刻结构相对于第一光刻结构的整体偏移。

进一步，相邻金属线结构的第二连接线或第一连接线相邻，相邻的所述第一连接线与同一第一焊盘连接，相邻的所述第二连接线与同一第二焊盘连接。相邻的第一连接线公用第一焊盘，相邻的第二连接线公用第二焊盘，能够减少焊盘的使用，减少材料浪费。

本发明还提供一种光刻偏移的测量方法，包括：

步骤S1，提供半导体结构；

步骤S2，获取多个金属线结构对应的多个结构电容值；

步骤S3，根据所述位移等差数列的顺序排列对应金属线结构的所述电容值，形成电容数列；

步骤S4，获取所述电容数列中绝对值最小项的项数信息；

步骤S5，根据所述项数信息计算所述第二光刻结构相对于第一光刻结构的整体偏移。

以下结合附图进行详细说明。

执行步骤S1，请参考图8和图9，提供采用上述形成方法一实施例形成的半导体结构。

本实施例中，所述半导体结构与上述半导体结构一实施例的半导体结构相同，在此不做赘述。

继续参考图8和图9，执行步骤S2，获取多个金属线结构对应的多个结构电容值。

本实施例中，多个金属线结构10中，第一金属线131的条数相同；多个金属线结构10中，第二金属线132的条数相同。获取多个金属线结构10对应的多个结构电容值的步骤包括：通过测量多个金属线结构10的电容值获取多个所述结构电容值。

在其他实施例中，多个金属线结构中，第一金属线的条数不相同；多个金属线结构中，第二金属线的条数不相同。获取多个金属线结构对应的多个电容值的步骤包括：测量多个金属线结构的电容值；通过所述金属线结构的电容值获取对应金属线结构的多个串联电容值，所述串联电容值为该金属线结构中一条第二金属线与相邻两条第一金属线形成的串联电容的电容值。可以以所述串联电容值作为所述结构电容，也可以以所述串联电容值的倍数作为结构电容。

本实施例中，测量金属线结构10的电容值的步骤包括：使所述第一连接线141接第一电压，使所述第二连接线142接第二电压，测量所述第一连接线141和第二连接线142之间的电容值。

本实施例中，所述半导体结构还包括连接所述第一连接线141的第一焊盘151和连接所述第二连接线142的第二焊盘。测量金属结构电容值的步骤包括：在所述第一焊盘151和第二焊盘152上施加不同的电压；测量所述第一焊盘151和第二焊盘152之间的电容。

本实施例中，使所述第一连接线141接第一电压的步骤包括使所述第一焊盘151接第一电压。

本实施例中，所述第一电压为正电压。在其他实施例中，所述第一电压也可以为负电压。

本实施例中，所述多条第一金属线131并联，所述第一金属线131上的电压等于第一电压。

本实施例中，使所述第二连接线142接第二电压的步骤包括使所述第二焊盘152接第二电压。

本实施例中，所述第二电压为负电压。在其他实施例中，所述第二电压也可以为正电压。

本实施例中，所述多条第二金属线132并联，所述第二金属线132上的电压等于第二电压。

继续参考图8和图9，执行步骤S3，根据所述位移等差数列的顺序排列对应金属线结构10的所述电容值，形成电容数列。

本实施例中，一条第二金属线132与所述第二金属线132两侧的两条第一金属线131形成串联电容，所述串联电容的电容值为串联电容值，即相邻第一金属线331之间的电容值。

所述串联电容值C为：

其中，L为位于所述第一金属线131之间的第二金属线332的长度；C1为第二金属线132和到第二金属线132的位移为第一位移S1的第一金属线131形成的电容；C2为第二金属线132和到第二金属线132的位移为第二位移S2的第一金属线131形成的电容；h为位于所述第一金属线131之间的第二金属线132的宽度。

本实施例中，相邻所述第一金属线131之间的距离相等，因此，任意第二金属线132的第一位移S1与第二位移S2之和S1+S2的值为固定值。

具体的，本实施例中，第一位移S1与第二位移S2之和S1+S2的值为84nm。

所述金属线结构10包括多条第一金属线131和多条第二金属线132，所述金属线结构10的结构电容为多个所述串联电容值之和。因此，所述金属线结构10包括：多条第一金属线131和多条第二金属线132可以增加所述金属线结构10的电容值，使金属结构的电容值成倍增加，从而能够降低电容的测量难度。

具体的，本实施例中，所述金属线结构10包括12条第一金属线131和11条第二金属线132，所述金属线结构的电容为11个所述串联电容值之和。

在其他实施例中，获取所述串联电容值的步骤包括：通过所述金属线结构的电容值除以组成所述金属线结构的串联电容个数。

执行步骤S3，根据所述位移等差数列的顺序排列对应金属线结构10的所述结构电容，形成电容数列。

执行步骤S4，获取所述电容数列中绝对值最小项的项数信息。

本实施例对多个所述金属线结构10的电容值进行测量的过程中，将多个所述金属线结构10的电容值与所述位移等差数列的项依次对应排列，得到与所述位移等差数列对应的电容数列。

结合参考图12和体13，结合参考图12和图13，图12是本发明中，当第二光刻结构140相对于第一光刻结构120的整体偏移为零时，半导体结构的串联电容值与所述金属线结构10的结构位移之间的关系曲线图；图13是本发明中，当所述第二光刻结构140相对于第一光刻结构120发生不同的整体偏移时，计算获得的多个金属线结构10的串联电容值与所述结构位移之间的关系曲线图。

执行步骤S5，根据所述项数信息计算所述第二光刻结构140相对于第一光刻结构120的整体偏移。

本实施例中，计算所述第二光刻结构140相对于第一光刻结构120的整体偏移的步骤包括：

提供参考位移数列，所述参考位移数列为：当第二光刻结构140相对于第一光刻结构120的整体偏移为0时，多个金属线结构10的多个结构位移形成的等差数列；

所述位移等差数列中第m项的绝对值最小，通过公式x(m-k)计算所述第二光刻结构140相对于第一光刻结构120的整体偏移。

对于第二金属线132没有发生偏移的半导体结构，根据设计要求，多条第二金属线132到平分线的位移形成一个理想位移等差数列。所述理想位移等差数列的各项为金属线结构10的理想结构位移。

本实施例中，所述理想等差数列即为所述参考位移数列。在形成所述半导体结构的工艺中，容易由于掩膜或光刻胶的移动，而导致第二金属线132相对于第一金属线131的整体偏移，从而形成所述位移等差数列，所述位移等差数列对应的金属线结构10与理想位移等差数列对应的金属线结构10相同，因此，所述位移等差数列各项与所述理想位移等差数列各项相互对应。

本实施例中，第二光刻结构140相对于第一光刻结构120的整体偏移为：在形成所述半导体结构的工艺中，容易由于掩膜或光刻胶的移动，引起的第二光刻结构140与第一光刻结构120之间间距与设计值之间的偏差。

本实施例对多个所述串联电容值进行测量的过程中，将多个所述串联电容值与所述位移等差数列的项依次对应排列，得到与所述位移等差数列对应的电容数列。所述电容数列的各项也就与所述理想位移等差数列各项对应。

本实施例中，所述半导体结构在理想状态下的结构如图8至图10所示。

所述半导体结构在理想状态下，所述第1条第二金属线至第11条第二金属线的第一位移S1分别为：32nm，34nm，36nm，38nm，40nm，42nm，44nm，46nm，48nm，50nm，52nm；所述第1条第二金属线至第11条第二金属线的第二位移S2分别为：52nm，50nm，48nm，46nm，44nm，42nm，40nm，38nm，36nm，34nm，32nm。

所述半导体结构在理想状态下，第6条第二金属线到相邻两条第一金属线131的距离相等，即所述第6条第二金属线所对应的位移等差数列S的相最小。则所述位移等差数列S为-10nm,-8nm,-6nm,-4nm,-2nm,0nm,2nm,4nm,6nm,8nm,10nm。

由以上数据，可以计算得到多个串联电容值与所述位移等差数列S各项之间的关系。

结合参考图12，图12为本发明的半导体结构在理想状态下的串联电容值与所述金属线结构10的结构位移之间的关系曲线图。

由图12可以看出，多个金属线结构10的结构位移与所述串联电容值成抛物线关系。所述结构位移最小的金属线结构10的串联电容值具有最小值，即所述位移等差数列绝对值最小项对应的串联电容值具有最小值。

此外，本实施例的半导体结构在理想情况下，11个金属线结构10对应的串联电容值形成对称的抛物线。

本实施例中，所述金属线结构10的电容由多个所述串联电容并联形成，即所述金属线结构10的电容为所述串联电容值的倍数。本实施例中，多个所述金属线结构10的第一金属线131和第二金属线线132的条数相同。因此，所述多个金属线结构10的结构电容也形成抛物线，因此，本实施例中，可以将测量得到的金属线结构10的结构电容与所述金属线结构10的位移等差数列顺序对应，形成所述电容数列。在其他实施例中，多个所述金属线结构中的第一金属线和第二金属线的条数不同，可以通过所述金属线结构的电容值获取所述串联电容值。

图13是当所述第二金属线132发生不同偏移时，计算获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线。

曲线1为当第二金属线132相对于第一金属线131的偏移为-10nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线；

曲线2为当第二金属线132相对于第一金属线131的偏移为-8nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线；

曲线3为当第二金属线132相对于第一金属线131的偏移为-6nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线；

曲线4为当第二金属线132相对于第一金属线131的偏移为-4nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线；

曲线5为当第二金属线132相对于第一金属线131的偏移为-2nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线；

曲线6为当第二金属线132相对于第一金属线131的偏移为nm时，获得的11条第二金属线132的串联电容值与所述结构位移之间的关系曲线；

曲线7为当第二金属线132相对于第一金属线131的偏移为2nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线；

曲线8为当第二金属线132相对于第一金属线131的偏移为4nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线；

曲线9为当第二金属线132相对于第一金属线131的偏移为6nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线；

曲线10为当第二金属线132相对于第一金属线131的偏移为8nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线；

曲线11为当第二金属线132相对于第一金属线131的偏移为10nm时，获得的11个金属线结构10的串联电容值与所述结构位移之间的关系曲线。

由图13可以看出，当半导体结构的第二金属线132相对于第一金属线131发生偏移时，所述11个金属线结构10的串联电容值与所述结构位移之间的关系曲线的最低点也发生相应移动。也就是说所述11个串联电容值中的最小值在所述电容数列中的项数信息发生相应变化。

根据所述项数信息计算所述第二光刻结构140相对于第一光刻结构120的整体偏移。

本实施例中，所述半导体结构由本发明半导体结构的形成方法一实施例的方法形成。因此，所述第一金属线131与第一光刻结构120由相同的第一光罩形成；所述第二金属线132与第二光刻结构140由相同的第二光罩形成。因此，所述第二金属线132相对于第一金属线131的偏移即为第二光刻结构140相对于第一光刻结构120的整体偏移。

需要说明的是，如果第二金属线132相对于第一金属线131的整体偏移较小，第二金属线132相对于第一金属线131的整体偏移对半导体器件的影响可以忽略不计。因此，能够影响半导体器件性能的所述整体偏移的最小距离为工艺所允许的第二金属线132相对于第一金属线131整体偏移的最小单位距离。

本实施例中，所述位移等差数列的公差为工艺所允许的第二金属线132相对于第一金属线131整体偏移的最小单位距离。因此，在这种假定下，所述位移等差数列包含结构位移最小的项。

如果所述半导体结构的第二光刻结构140相对于第一光刻结构120在没有发生所述整体偏移的情况下，所述位移等差数列的公差为d；所述位移等差数列最小的项为第m项；通过对所述半导体结构的金属线结构10的电容值进行测量，得到最小结构电容所对应的电容数列的项为第k项。则所述第二光刻结构140相对于第一光刻结构120的整体偏移x为：

x＝d(m-k)

如果所述整体偏移x为正值，则第二光刻结构140相对于第一光刻结构120沿X方向偏移的距离为x；如果所述整体偏移x为负值，则所述第二光刻结构140相对于第一光刻结构120沿X反方向偏移的距离为-x。

具体的，本实施例中，所述半导体结构的第二金属线132相对于第一金属线131在不发生偏移的理想情况下，所述位移等差数列的第6项最小。

如果测量得到的多个金属线结构10的电容值中，第k个金属线结构10对应的串联电容的串联电容值为最小值，则，第二光刻结构140相对于第一光刻结构120的整体偏移x为：

x＝d(6-k)

本实施例中，所述位移等差数列的公差为1nm～3nm。具体的，本实施例中，所述位移等差数列的公差为2nm。

因此，本实施例中，所述第二光刻结构120相对于第一光刻结构140的整体偏移x为：

x＝2(6-k)

如果所述整体偏移x为正值，则所述第二光刻结构120相对于第一光刻结构140沿X方向偏移的距离为x；如果所述整体偏移x为负值，则所述第二光刻结构120相对于第一光刻结构140沿X反方向偏移的距离为-x。

由此可见，本实施例中，可以根据设计要求的半导体结构的位移等差数列的绝对值最小项与所述电容数列最小值项的项数比较，即可估算出第二光刻结构140相对于第一光刻结构120的整体偏移，也就可以估算出在形成半导体结构的过程中，第二光罩相对第一光罩的偏移量。

综上，本实施例的金属线偏移的测量方法中，所述第二金属线位于相邻第一金属线之间，则金属线结构的电容与所述金属线结构的结构位移有关。多个金属线结构的多个结构位移形成位移等差数列，则所述位移等差数列中绝对值最小项对应的金属线结构的电容值最小。金属线结构的电容值可以相应于所述位移等分差数列排列成电容数列。当第二金属线相对于第一金属线发生偏移时，所述位移等差数列的最小项的项数会发生变化，所述电容等差数列的最小值项的项数也发生相应变化。因此，可以通过测量相邻第一金属线所形成的电容获得所述电容数列，从而可以得到所述电容数列中绝对值最小项的项数信息。根据所述电容数列中绝对值最小项的项数信息，获得所述位移等差数列中结构位移的绝对值最小项的项数信息。根据位移等差数列中结构位移的绝对值最小项的项数信息，结合第二金属线相对于第一金属线无偏状态下的位移数列绝对值最小项的项数信息，可以获取所述第二金属线相对于第一金属线的相对偏移，进而获得所述第二光刻结构相对于第一光刻结构的整体偏移。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底包括：器件区和测试区；

在所述衬底上形成介质层；

提供第一光罩，所述第一光罩包括：多个第一结构图形，所述第一结构图形包括：多个第一条状图形，所述第一条状图形相互平行，且相邻第一条状图形之间的距离相等；连接多条所述第一条状图形的第一连接图形；第一器件图形，用于在器件区形成第一器件凹槽；

提供第二光罩，所述第二光罩包括：

多个第二结构图形，所述第二结构图形包括：多个第二条状图形和连接多个所述第二条状图形的第二连接图形，相邻第二条状图形之间的距离相等，且第二条状图形间距等于第一条状图形间距；第二器件图形，用于在器件区形成第二器件凹槽；

以所述第一光罩对所述介质层进行第一图形化处理，在测试区介质层中形成多个第一结构凹槽，所述第一结构凹槽包括多个第一条形凹槽和连接所述多个第二条形凹槽的第一连接凹槽，在器件区形成多个第一器件凹槽；

以所述第二光罩对所述介质层进行第二图形化处理，在测试区介质层中形成多个第二结构凹槽，所述第二结构凹槽包括多个第二条形凹槽和连接所述多个第二条形凹槽的第二连接凹槽，多条所述第二条形凹槽分别位于相邻所述第一条形凹槽之间，在所述器件区介质层中形成第二器件凹槽；相邻第一条形凹槽之间具有凹槽平分线，所述凹槽平分线到所述相邻第一条形凹槽的距离相等；所述第二结构凹槽具有相对位移，所述相对位移是：在相邻第一条形凹槽之间，第二条形凹槽的中心线到所述凹槽平分线的位移；所述多个第二结构凹槽的所述相对位移形成凹槽等差数列；

形成多个位于所述第一条形凹槽中的第一金属线；

在所述第二条形凹槽中形成第二金属线；

在所述第一连接凹槽中形成第一连接线；

在所述第二连接凹槽中形成第二连接线；

在所述第一器件凹槽中形成第一光刻结构；

在所述第二器件凹槽中形成第二光刻结构。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，多个第一结构图形中第一条状图形的个数相同或不同；多个第二结构图形中第二条状图形的个数相同或不同。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，多个所述第一结构图形相同；多个所述第一结构图形沿第一条状图形延伸方向排列。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，在同一第一结构图形中，相邻第一条状图形之间的间距为75nm～95nm；相邻第二条状图形之间的间距为75nm～95nm。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽等差数列的公差为工艺所允许的第二光罩相对于第一光罩偏移的最小单位距离。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽等差数列的公差为1mm～3mm。

7.一种根据权利1至6任意一项半导体结构的形成方法形成的半导体结构，其特征在于，包括：

衬底，所述衬底包括测试区和器件区；

位于所述衬底上的介质层；

位于器件区所述介质层中的第一光刻结构；

位于器件区所述介质层中的第二光刻结构；

位于测试区所述介质层中的多个金属线结构，所述金属线结构包括：

位于介质层中的多条第一金属线，所述第一金属线相互平行，且相邻第一金属线之间的距离相等；

连接多条所述第一金属线的第一连接线；

位于介质层中的多条第二金属线，各条第二金属线分别位于相邻第一金属线之间，相邻第二金属线之间的距离相等，且第二金属线间距与第一金属线间距相同；

连接多条所述第二金属线的第二连接线；

相邻第一金属线之间具有平分线，所述平分线到所述相邻第一金属线的距离相等；

所述金属线结构具有结构位移，所述结构位移是：在相邻第一金属线之间，第二金属线的中心线到所述平分线的位移；

所述多个金属线结构的多个结构位移形成位移等差数列。

8.如权利要求7所述的半导体结构，其特征在于，所述位移等差数列的公差为工艺所允许的金属线偏移的最小单位距离。

9.如权利要求8所述的半导体结构，其特征在于，所述位移等差数列的公差为1nm～3nm。

10.如权利要求9所述的半导体结构，其特征在于，相邻第一金属线之间的间距为75nm～95nm，相邻第二金属线之间的间距为75nm～95nm，所述金属线结构的个数小于80个。

11.如权利要求7所述的半导体结构，其特征在于，还包括：

位于所述介质层中的第一焊盘，所述第一焊盘与所述第一连接线相连；

位于所述介质层中的第二焊盘，所述第二焊盘与所述第二连接线相连。

12.如权利要求11所述的半导体结构，其特征在于，相邻金属线结构的第二连接线或第一连接线相邻，相邻的所述第一连接线与同一第一焊盘连接，相邻的所述第二连接线与同一第二焊盘连接。

13.如权利要求7所述的半导体结构，其特征在于，多个金属线结构中，第一金属线的条数相同或不同；多个金属线结构中，第二金属线的条数相同或不同。

14.一种光刻偏移的测量方法，其特征在于，包括：

提供如权利要求7所述的半导体结构；

获取多个金属线结构对应的多个结构电容值；

根据所述位移等差数列的顺序排列对应金属线结构的所述结构电容值，形成电容数列；

获取所述电容数列中绝对值最小项的项数信息；

根据所述项数信息计算所述第二光刻结构相对于第一光刻结构的整体偏移。

15.如权利要求14所述的光刻偏移的测量方法，其特征在于，所述位移等差数列的公差为x；

所述电容数列中的最小值为第k项；

计算所述第二光刻结构相对于第一光刻结构的整体偏移的方法包括：

提供参考位移数列，所述参考位移数列为：当第二光刻结构相对于第一光刻结构的整体偏移为0时，多个金属线结构的多个结构位移形成的等差数列；

当所述参考位移等差数列中第m项的绝对值最小时，通过公式x(m-k)计算所述第二光刻结构相对于第一光刻结构的整体偏移。

16.如权利要求14所述的光刻偏移的测量方法，其特征在于，多个金属线结构中，第一金属线的条数相同；多个金属线结构中，第二金属线的条数相同；

获取多个金属线结构对应的多个结构电容值的步骤包括：通过测量多个金属线结构的电容值获取多个所述结构电容值。

17.如权利要求14所述的光刻偏移的测量方法，其特征在于，多个金属线结构中，第一金属线的条数不相同；多个金属线结构中，第二金属线的条数不相同；

获取多个金属线结构对应的多个电容值的步骤包括：

测量多个金属线结构的电容值；

通过所述金属线结构的电容值获取对应金属线结构的多个串联电容值，所述串联电容值为该金属线结构中一条第二金属线与相邻两条第一金属线形成的串联电容的电容值。

18.如权利要求17所述的光刻偏移的测量方法，其特征在于，所述半导体结构还包括：位于所述介质层中的第一焊盘，所述第一焊盘连接所述第一连接线；

位于所述介质层中的第二焊盘，所述第二焊盘连接所述第二连接线；

测量多个金属线结构的电容值的步骤包括：对多个所述第一焊盘施加第一电压并对多个所述第二焊盘施加第二电压，所述第一电压与第二电压不同；

测量所述第一焊盘和第二焊盘之间的电容。

19.如权利要求14所述的光刻偏移的测量方法，其特征在于，所述位移等差数列的公差为工艺所允许的金属线整体偏移的最小单位距离。

20.如权利要求19所述的光刻偏移的测量方法，其特征在于，所述位移等差数列的公差为1nm～3nm。