CN113113286A - 一种半导体芯片研磨片损伤层深度的简易确定方法 - Google Patents

一种半导体芯片研磨片损伤层深度的简易确定方法 Download PDF

Info

Publication number
CN113113286A
CN113113286A CN202110301275.9A CN202110301275A CN113113286A CN 113113286 A CN113113286 A CN 113113286A CN 202110301275 A CN202110301275 A CN 202110301275A CN 113113286 A CN113113286 A CN 113113286A
Authority
CN
China
Prior art keywords
corrosion
depth
damaged layer
stage
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110301275.9A
Other languages
English (en)
Inventor
卢运增
贺贤汉
胡久林
洪漪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhongxin Wafer Semiconductor Technology Co ltd
Original Assignee
Shanghai Zhongxin Wafer Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhongxin Wafer Semiconductor Technology Co ltd filed Critical Shanghai Zhongxin Wafer Semiconductor Technology Co ltd
Priority to CN202110301275.9A priority Critical patent/CN113113286A/zh
Publication of CN113113286A publication Critical patent/CN113113286A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种半导体芯片研磨片损伤层深度的简易确定方法,采用碱腐蚀工艺,以多阶段递进方式进行,每阶段的单面腐蚀量不高于3μm,并计算每个阶段的腐蚀速率;当相邻两个阶段的腐蚀速率小于0.003μm/s时,判定该两个阶段中的靠前阶段对应的总腐蚀量为单面损伤层深度。本发明方法不仅原理简单,操作易行;而且能够得到比较精确的损伤层厚度,该厚度通常小于业界常规规定的30μm,可以大幅度降低腐蚀去除量,一方面可以极大改善因腐蚀后期造成的硅片边缘TTV及SFQR不良;另一方面降低腐蚀去除量也有助于大幅降低企业生产成本,为探究研磨片损伤层深度提供了一个简单新颖的方向,适用于不同研磨去除量所对应的损伤层深度探究。

Description

一种半导体芯片研磨片损伤层深度的简易确定方法
技术领域
本发明涉及硅片腐蚀技术领域,具体涉及一种半导体芯片研磨片损伤层深度的简易确定方法。
背景技术
半导体抛光片作为各类电子产品的基础材料,衬底厂商在保证产品质量的前提下如何开发新工艺以降低企业发展成本显得尤为必要。硅片的一般生产加工流程为:单晶生长→切断→外径滚磨削→平边或V型槽处理→切片→边缘轮廓→研磨→腐蚀→化学气相沉积→抛光→最终清洗→终检→包装,而腐蚀工程是其中极为重要的一环。
腐蚀的目的主要是去除研磨过程带来的损伤层,微观结构如图1所示,是严重影响衬底质量的一大要因。目前业界为了防止因损伤层去除不完全而导致衬底漏电、后道器件失效等重大问题,一般将腐蚀厚度限定在30μm左右,但是问题也接踵而来:30μm的腐蚀去除厚度会因为腐蚀后期衬底片边缘与中心腐蚀速率不同而大大影响TTV、SFQR等平坦度关键参数,这些关键参数对于客户而言至关重要;与此同时,30μm的腐蚀去除量对于生产加工成本也是极大考验。
理论上,先确定损伤层厚度,再进行腐蚀操作就能解决上述问题。然而,现有技术中,用于测试损伤层厚度的仪器昂贵,半导体衬底抛光片供应商一般选择将待测样片寄给具有该仪器检测机构的方式进行损伤层检测,不仅费时费力,而且检测费用不菲;另外,此种检测手法只能检测到硅片表面的某几个点,而对于整个硅片表面的损伤层状况则不能全部确认,目前通过常规手法并不能全面而又准确地确认衬底硅片研磨后的损伤层深度,只能将研磨后的损伤层深度锁定在某一范围之内。
因此,如何高效地在降低腐蚀去除量改善平坦度的同时,又能保证研磨后损伤层能被完全去除,以求在两者之间找到一个完美的平衡点,是目前整个半导体衬底抛光片供应商一直在思考与亟待解决的难题。
发明内容
本发明是为解决上述技术问题而进行的,提供了一种半导体芯片研磨片损伤层深度的简易确定方法。本发明另辟蹊径进行碱腐蚀对研磨后损伤层深度的探究,找到研磨损伤层深度,从而降低腐蚀去除量以改善平坦度,又能保证损伤层能被去除,并且大大降低了企业生产成本。
本发明的改进思路如下:通过碱腐蚀工艺,以2μm左右腐蚀量为一个阶段进行逐步腐蚀,通过腐蚀前后厚度变化,推算出每个阶段的去除速率;根据损伤层腐蚀速率较非损伤层腐蚀速率快的原则(损伤层腐蚀速率快,在损伤层去除后腐蚀速率会变慢),通过对比每个阶段的速率变化,进而倒推出研磨后损伤层深度。
为了实现上述目的,本发明所采用的技术方案如下:
本发明提供了一种半导体芯片研磨片损伤层深度的简易确定方法:采用碱腐蚀工艺,以多阶段递进方式进行,每阶段的单面腐蚀量不高于3μm,并计算每个阶段的腐蚀速率;当相邻两个阶段的腐蚀速率小于0.003μm/s时,判定该两个阶段中的靠前阶段对应的总腐蚀量为单面损伤层深度。
本发明中,采用碱腐蚀工艺进行,原因或优势在于:常规酸腐蚀工艺进行硅片腐蚀时,腐蚀速率比碱腐蚀腐蚀速率更快,腐蚀厚度去除量不容易把握;且碱腐蚀对于腐蚀的温度要求更高,通过碱腐蚀进行腐蚀速率变化的探究,进而推测研磨后的损伤层,相对来讲更为准确。若是以酸腐蚀进行2um为单位的腐蚀去除量验证,对于时间、以及腐蚀厚度等都很难把控。
优选的:碱腐蚀工艺中,采用质量分数为45%~55%的强碱溶液在75~85℃条件下进行。
更优选的,强碱溶液为NaOH溶液,该NaOH溶液的浓度为49%,碱腐蚀温度为80.5±0.5℃
优选的,每阶段的单面腐蚀量为1~2μm,最优选2μm。既避免腐蚀量设定过低时,操作难且误差大的问题,又避免腐蚀量设定过高时,难以发现拐点,导致损伤层厚度判断不准确的问题。
考虑到腐蚀时间、机台量测误差等多方面因素,过程中推荐进行10组以上重复性试验,每组实验硅片至少30片,最后取得平均值。
本发明的有益保障及效果如下:
本发明损伤层深度的简易确定方法采用碱腐蚀工艺,以多阶段递进方式进行,通过计算每个阶段的腐蚀速率,并在相邻两个阶段的腐蚀速率小于0.003μm/s时,判定该两个阶段中的靠前阶段对应的总腐蚀量为单面损伤层深度。不仅原理简单,操作易行;而且能够得到比较精确的损伤层厚度,该厚度通常小于业界常规规定的30μm,可以大幅度降低腐蚀去除量,一方面可以极大改善因腐蚀后期造成的硅片边缘TTV及SFQR不良;另一方面降低腐蚀去除量也有助于大幅降低企业生产成本。
因此,本发明为探究研磨后磨片损伤层深度提供了一个简单新颖的方向,适用于不同研磨去除量所对应的损伤层深度探究。
附图说明
图1为硅片研磨后表面损伤层的微观图;
图2为本发明中碱腐蚀速率变化趋势图;
图3为本发明中降低腐蚀去除量前后的外观对比,(A)为降低腐蚀去除量前,(B)为降低腐蚀去除量后。
具体实施方式
下面结合本发明的附图和实施例对本发明的实施作详细说明,以下实施例是在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体操作过程,但本发明的保护范围不限于下述的实施例。
除非特别说明,本发明试剂浓度均指代质量分数。
一、材料准备及腐蚀条件
准备500片相同加工工艺的8寸研磨片,研磨去除厚度为常规条件70μm左右,其他完全相同,分成10组。
每组50枚按顺序刻字后进行腐蚀,期间不打乱顺序。腐蚀按照2μm为单位进行,并且每次腐蚀必须限定在新液的首50片进行,以保证每次腐蚀速率的稳定,数据可靠稳定。每次腐蚀后进行厚度测量,通过腐蚀前后厚度变化,推算出每个阶段的去除速率,根据损伤层腐蚀速率较非损伤层腐蚀速率快的原则(损伤层腐蚀速率快,在损伤层去除后腐蚀速率变慢),通过对比每个阶段的速率变化,进而倒推出研磨后损伤层深度。
碱腐蚀工艺如下:采用质量分数为49%的NaOH溶液进行,连续腐蚀8次,预计去除16μm左右,碱腐蚀药液温度统一控制在80.5±0.5℃。
二、结果显示
各组单次去除量、总去除量、及腐蚀速率平均值如下表1所示,腐蚀速率变化趋势如图2所示。
表1各组单次去除量、总去除量、及腐蚀速率平均值
Figure BDA0002986363230000031
Figure BDA0002986363230000041
各组详细数据如下表2所示:
表2十个实验组腐蚀厚度与腐蚀速率汇总
Figure BDA0002986363230000042
三、结果分析
根据腐蚀速率变化趋势数据,可以发现在腐蚀去除量腐蚀到10μm时,腐蚀速率发生了明显的改变,腐蚀速率由快变慢,此时说明研磨造成的损伤层已经被基本腐蚀完成,进而推测出在双面研磨去除量为70μm左右前提下,通过碱腐蚀法推测其损伤层深度在10μm左右。
根据图3,显微镜下观察降低腐蚀去除量前后的外观对比,未见明显异常。
经过以上数据得出,常规半导体衬底硅片在研磨量为70μm左右的前提下,研磨所造成单面损伤层深度在10μm左右,两面共计20μm损伤层深度,小于业界常规规定的30μm,可以大幅度降低腐蚀去除量,一方面可以极大改善因腐蚀后期造成的硅片边缘TTV及SFQR不良;另一方面降低腐蚀去除量也有助于大幅降低企业生产成本。
因此,本发明为探究研磨后磨片损伤层深度提供了一个简单新颖的方向,适用于不同研磨去除量所对应的损伤层深度探究。
以上已对本发明创造的较佳实施例进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明创造精神的前提下还可作出种种的等同的变型或替换,这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种半导体芯片研磨片损伤层深度的简易确定方法,其特征在于:
采用碱腐蚀工艺,以多阶段递进方式进行,每阶段的单面腐蚀量不高于3μm,并计算每个阶段的腐蚀速率;当相邻两个阶段的腐蚀速率小于0.003μm/s时,判定该两个阶段中的靠前阶段对应的总腐蚀量为单面损伤层深度。
2.根据权利要求1所述的半导体芯片研磨片损伤层深度的简易确定方法,其特征在于:
其中,所述碱腐蚀工艺中,采用质量分数为45%~55%的强碱溶液在75~85℃条件下进行。
3.根据权利要求2所述的半导体芯片研磨片损伤层深度的简易确定方法,其特征在于:
其中,所述强碱溶液为NaOH溶液,该NaOH溶液的浓度为49%。
4.根据权利要求2所述的半导体芯片研磨片损伤层深度的简易确定方法,其特征在于:
其中,碱腐蚀温度为80.5±0.5℃。
5.根据权利要求1所述的半导体芯片研磨片损伤层深度的简易确定方法,其特征在于:
其中,每阶段的单面腐蚀量为1~2μm。
6.根据权利要求1所述的半导体芯片研磨片损伤层深度的简易确定方法,其特征在于:
其中,每阶段的单面腐蚀量为2μm。
CN202110301275.9A 2021-03-22 2021-03-22 一种半导体芯片研磨片损伤层深度的简易确定方法 Pending CN113113286A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110301275.9A CN113113286A (zh) 2021-03-22 2021-03-22 一种半导体芯片研磨片损伤层深度的简易确定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110301275.9A CN113113286A (zh) 2021-03-22 2021-03-22 一种半导体芯片研磨片损伤层深度的简易确定方法

Publications (1)

Publication Number Publication Date
CN113113286A true CN113113286A (zh) 2021-07-13

Family

ID=76710303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110301275.9A Pending CN113113286A (zh) 2021-03-22 2021-03-22 一种半导体芯片研磨片损伤层深度的简易确定方法

Country Status (1)

Country Link
CN (1) CN113113286A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113340262A (zh) * 2021-06-01 2021-09-03 上海电气风电集团股份有限公司 叶片零位漂移的检测方法、系统、电子设备及存储介质
CN114485522A (zh) * 2022-04-06 2022-05-13 天津中环领先材料技术有限公司 一种〈100〉晶向硅单晶研磨片表面损伤层厚度的测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022082A (zh) * 2006-12-06 2007-08-22 上海合晶硅材料有限公司 一种控制硅单晶切磨片残留损伤层厚度的方法
CN101592469A (zh) * 2009-07-08 2009-12-02 中电电气(南京)光伏有限公司 太阳能电池硅片损伤层厚度和少子寿命测量方法及装置
CN104835755A (zh) * 2015-04-29 2015-08-12 上海华力微电子有限公司 一种离子注入损伤深度的测试方法
CN110047771A (zh) * 2019-03-07 2019-07-23 东方环晟光伏(江苏)有限公司 基于多次称重获得单晶硅片切割损伤层厚度的测试方法
CN110057334A (zh) * 2019-03-07 2019-07-26 东方环晟光伏(江苏)有限公司 基于持续称重获得单晶硅片切割损伤层厚度的测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022082A (zh) * 2006-12-06 2007-08-22 上海合晶硅材料有限公司 一种控制硅单晶切磨片残留损伤层厚度的方法
CN101592469A (zh) * 2009-07-08 2009-12-02 中电电气(南京)光伏有限公司 太阳能电池硅片损伤层厚度和少子寿命测量方法及装置
CN104835755A (zh) * 2015-04-29 2015-08-12 上海华力微电子有限公司 一种离子注入损伤深度的测试方法
CN110047771A (zh) * 2019-03-07 2019-07-23 东方环晟光伏(江苏)有限公司 基于多次称重获得单晶硅片切割损伤层厚度的测试方法
CN110057334A (zh) * 2019-03-07 2019-07-26 东方环晟光伏(江苏)有限公司 基于持续称重获得单晶硅片切割损伤层厚度的测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈海滨,周旗钢,万关良,肖清华: "300mm双面磨削硅片损伤层厚度检测", 《稀有金属》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113340262A (zh) * 2021-06-01 2021-09-03 上海电气风电集团股份有限公司 叶片零位漂移的检测方法、系统、电子设备及存储介质
CN114485522A (zh) * 2022-04-06 2022-05-13 天津中环领先材料技术有限公司 一种〈100〉晶向硅单晶研磨片表面损伤层厚度的测试方法
CN114485522B (zh) * 2022-04-06 2022-08-23 天津中环领先材料技术有限公司 一种〈100〉晶向硅单晶研磨片表面损伤层厚度的测试方法

Similar Documents

Publication Publication Date Title
CN113113286A (zh) 一种半导体芯片研磨片损伤层深度的简易确定方法
CN101769848B (zh) 检测刻蚀液过滤器的方法
CN101656193B (zh) 一种硅片加工工艺
CN101211773B (zh) 防止芯片背面金属剥落的方法
CN104428882B (zh) 半导体晶片的评价方法及制造方法
CN105252406A (zh) 一种硅片的抛光方法
CN109500663A (zh) 一种降低8英寸硅抛光片表面粗糙度的抛光工艺
EP1205968A2 (en) Process for reclaiming Si wafers
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
KR102454449B1 (ko) 웨이퍼의 제조방법
CN103972049A (zh) 晶圆回收方法
CN107316822A (zh) 硅晶体缺陷检测方法
CN103887147A (zh) 用于多晶硅化学机械研磨制程中缺陷检测晶圆的制作方法
CN115714082A (zh) 提高硅片平坦度降低硅材料消耗的工艺
CN1343302A (zh) 测量硅晶片的波度的方法与系统
CN115116881A (zh) 测量晶圆表面损伤层深度的方法和系统
CN110277307B (zh) 一种制备单面高亮度酸腐片的工艺方法
CN104425301B (zh) 一种监测光刻胶粘结层hmds异常的方法
CN112951716A (zh) 一种通过混腐蚀改善平坦度与粗糙度的方法
CN114083430B (zh) 一种精确获得晶片双面研磨中上下面去除量的有效方法
CN111829941A (zh) 一种用于检测氧化镓单晶加工表面损伤层的腐蚀液及检测方法
CN114485522B (zh) 一种〈100〉晶向硅单晶研磨片表面损伤层厚度的测试方法
CN113257697B (zh) 一种通过背面晶胞大小来确认腐蚀工艺的方法
Chen et al. Challenges of ultra-thin WLCSP
CN118538593A (zh) 改善衬底抛光片外延自掺杂的cvd工艺方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210713