CN107316821A - 一种深度稳定性检测方法 - Google Patents

一种深度稳定性检测方法 Download PDF

Info

Publication number
CN107316821A
CN107316821A CN201610269813.XA CN201610269813A CN107316821A CN 107316821 A CN107316821 A CN 107316821A CN 201610269813 A CN201610269813 A CN 201610269813A CN 107316821 A CN107316821 A CN 107316821A
Authority
CN
China
Prior art keywords
depressed part
depth
etching
depth detection
stability method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610269813.XA
Other languages
English (en)
Other versions
CN107316821B (zh
Inventor
姜海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610269813.XA priority Critical patent/CN107316821B/zh
Publication of CN107316821A publication Critical patent/CN107316821A/zh
Application granted granted Critical
Publication of CN107316821B publication Critical patent/CN107316821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

本发明提供一种深度稳定性检测方法，包括以下步骤：S1：提供一基板，所述基板中设有若干从所述基板上表面往下延伸的凹陷部；S2：在所述凹陷部内填充满填充物；S3：去除所述凹陷部外多余的填充物，直至露出所述基板上表面；S4：通过干法刻蚀清除所述凹陷部内所有的填充物，并记录刻蚀时长；S5：将所述刻蚀时长与预设标准时长进行比较，若二者差值在预设范围内，则判断所述凹陷部的深度稳定；若二者差值超过预设范围，则判断所述凹陷部深度异常。通过本发明的深度稳定性检测方法，可以大大减少切片分析的频率，节约成本，缩短深度稳定性侦测的响应时间。

Description

一种深度稳定性检测方法
技术领域
本发明属于半导体制造领域，涉及一种深度稳定性检测方法。
背景技术
半导体制造技术领域中，在MEMS(Micro-Electro-Mechanical Systems，微机电系统)和3D封装技术等领域，通常需要对硅等材料进行深通孔刻蚀。例如，在体硅刻蚀技术中，深硅通孔(Through-Silicon-Via，TSV)的深度达到几百微米、其深宽比甚至远大于10，通常采用深反应离子刻蚀方法来刻蚀体硅形成。另外，深沟槽结构也广泛应用于超级结器件(superjunction)、压敏传感器件(MEMS)、大功率器件(power MOS)等半导体器件的制程中。深沟槽一般通过干法刻蚀的方法获得。由于深沟槽的深度很深，需要的刻蚀时间较长，若要通过单步刻蚀工艺实现深沟槽的刻蚀，需要使用硬掩膜干法刻蚀工艺。
请参阅图1及图2，分别显示为深孔结构俯视图及深槽结构俯视图。图3显示为深孔结构或深槽结构的剖视图。
小尺寸密集分布的深孔深度，即便运用光学原理，也很难被精确量测。通常只能通过切片的方法进行分析。由于切片的方式只能对个别通孔深度进行分析，不能很好地反应整片晶圆的通孔深度稳定程度。同时，切片方式需要报废分析样品，成本高昂。目前通过切片方式还受限于切片分析所需的人力物力资源，耗时较长。因此切片的方法意味着高昂的成本以及较差的时效性，同时也不能很好地反应整片晶圆的通孔深度稳定程度。
因此，如何提供一种新的深度稳定性检测方法，以减少切片分析的频率，节约成本，缩短深度稳定性侦测的响应时间，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种深度稳定性检测方法，用于解决现有技术中只能通过切片方式分析深孔或深槽深度稳定性，导致成本高昂、时效性差的问题。
为实现上述目的及其他相关目的，本发明提供一种深度稳定性检测方法，包括以下步骤：
S1：提供一基板，所述基板中设有若干从所述基板上表面往下延伸的凹陷部；
S2：在所述凹陷部内填充满填充物；
S3：去除所述凹陷部外多余的填充物，直至露出所述基板上表面；
S4：通过干法刻蚀清除所述凹陷部内所有的填充物，并记录刻蚀时长；
S5：将所述刻蚀时长与预设标准时长进行比较，若二者差值在预设范围内，则判断所述凹陷部的深度稳定；若二者差值超过预设范围，则判断所述凹陷部深度异常。
可选地，所述预设标准时长与所述步骤S4中干法刻蚀所采用的刻蚀速率相对应。
可选地，于所述步骤S5中，当所述刻蚀时长与预设标准时长的差值不超过所述预设标准时长的20％时，则判断所述凹陷部的深度稳定。
可选地，所述凹陷部为凹孔或凹槽。
可选地，所述凹陷部的深宽比大于2。
可选地，所述填充物的材料包括光阻、二氧化硅中的任意一种。
可选地，所述基板的材料包括硅、氧化硅、碳化硅、氮化硅、锗硅、锗中的任意一种。
可选地，通过干法刻蚀或化学机械研磨法去除所述凹陷部外多余的填充物。
可选地，通过终点侦测技术判断刻蚀终点或化学机械研磨终点，直至露出所述基板上表面。
可选地，清除所述凹陷部内的填充物时，通过终点侦测技术判断刻蚀终点。
如上所述，本发明的深度稳定性检测方法，具有以下有益效果：本发明通过填充层刻蚀终点时间可以反映通孔深度是否稳定，在刻蚀速率稳定的基础上，若刻蚀终点时间有平稳表现，则意味着深孔或深槽深度稳定，这种状况下无需切片分析，反之，则意味着深度有较大变化，有必要采取切片方法确认。通过本发明的深度稳定性检测方法，可以大大减少切片分析的频率，节约成本，缩短深度稳定性侦测的响应时间。
附图说明
图1显示为现有技术中深孔结构的俯视图。
图2显示为现有技术中深槽结构的俯视图。
图3显示为现有技术中深孔结构或深槽结构的剖视图。
图4显示为本发明的深度稳定性检测方法的工艺流程图。
图5显示为本发明的深度稳定性检测方法中所述基板的剖视图。
图6显示为本发明的深度稳定性检测方法中在所述凹陷部内填充满填充物的示意图。
图7显示为本发明的深度稳定性检测方法中去除所述凹陷部外多余的填充物，直至露出所述基板上表面的示意图。
元件标号说明
S1～S5 步骤
1 基板
2 凹陷部
3 填充物
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种深度稳定性检测方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一基板，所述基板中设有若干从所述基板上表面往下延伸的凹陷部；
S2：在所述凹陷部内填充满填充物；
S3：去除所述凹陷部外多余的填充物，直至露出所述基板上表面；
S4：通过干法刻蚀清除所述凹陷部内所有的填充物，并记录刻蚀时长；
S5：将所述刻蚀时长与预设标准时长进行比较，若二者差值在预设范围内，则判断所述凹陷部的深度稳定；若二者差值超过预设范围，则判断所述凹陷部深度异常。
首先请参阅图5，执行步骤S1：提供一基板1，所述基板中设有若干从所述基板1上表面往下延伸的凹陷部2。
具体的，所述基板1的材料包括但不限于硅、氧化硅、碳化硅、氮化硅、锗硅、锗中的任意一种。所述凹陷部2可通过深反应离子刻蚀方法形成于所述基板1中。
作为示例，所述凹陷部的深宽比大于2。
作为示例，所述凹陷部2为凹孔或凹槽。此处，所述凹孔是指凹陷部横截面长宽比小于2，所述凹槽是指凹陷部横截面长宽比大于或等于2。所述凹孔的横截面形状包括但不限于圆形、椭圆形、多边形等。所述凹槽的横截面包括但不限于多边形。本实施例中，所述凹孔的横截面形状以圆形为例，所述凹槽的横截面以矩形为例。
然后请参阅图6，执行步骤S2：在所述凹陷部2内填充满填充物3。
具体的，为了使得所述填充物3填充满所述凹陷部2，所述填充物3优选采用流动性、覆盖性强的材料。为了不损伤所述凹陷部2的侧壁及上、下表面，所述填充物3需要选用不会在刻蚀反应过程中与所述基底1发生反应的材料。同时，为了降低后续刻蚀去除所述填充物3时对所述凹陷部2的影响，所述填充物3需要采用刻蚀时对所述基底1具有较高刻蚀选择比的材料。
作为示例，所述填充物3的材料包括但不限于光阻、二氧化硅中的任意一种。本实施例中，所述填充物3的材料优选采用光阻材料(也可称为光刻胶)，其具有良好的台阶覆盖率，同时在本领域中，去除光阻材料的技术非常成熟，能最大限度降低光阻去除过程中对所述凹陷部2所造成的不良影响。
本实施例中，所述光阻采用本领域常规的光阻材料，既可采用正性光阻，也可采用负性光阻，此处不应过分限制本发明的保护范围。
再请参阅图7，执行步骤S3：去除所述凹陷部2外多余的填充物3，直至露出所述基板1上表面。
具体的，去除所述凹陷部2外多余的填充物3是为了后续便于记录所述凹陷部2内填充物的初始刻蚀时间。
作为示例，通过干法刻蚀去除所述凹陷部2外多余的填充物，并通过终点侦测技术判断刻蚀终点，直至露出所述基板1上表面，以免过刻蚀所述基板。
对于干法刻蚀，终点侦测方法有很多，如质谱法、激光干涉法、等离子体阻抗变换法、光学发射光谱法(OES)等，其中，质谱法主要通过分析残余的气体来进行侦测；激光干涉法通过观测被刻蚀芯片上的某一特殊区域来进行侦测；等离子体阻抗变换法依赖于刻蚀完成时等离子体中的化学变化来进行侦测；光学发射光谱法主要基于在线光谱检测设备对等离子体发射出的光谱进行实时检测，当刻蚀到不同的物质层时，发射光谱会出现明显的变化，尤其是当达到刻蚀终点时，因刻蚀材料发生转变，其气体的组成和刻蚀薄膜都会发生化学变化，因此，通过检测刻蚀过程中刻蚀到不同层物质时，反应物和生成物发射谱线强度可以来判断刻蚀终点。
在另一实施例中，也可通过化学机械研磨法去除所述凹陷部2外多余的填充物，并通过终点侦测技术判断化学机械研磨终点，直至露出所述基板上表面。
对于化学机械研磨，常用终点检测法为电机电流终点检测法和光学终点检测法，可以衡量CMP是否已将材料研磨至所需厚度。其中，电机电流终点检测法的原理是在抛光表面到达晶片的不同介质材料的界面时，摩擦力会产生明显的变化，为保持抛光转速不变，驱动电机的电流必然会随之发生变化，对这个变化的电机电流信号进行采样，就可以实现CMP终点侦测；光学终点检测法的原理为一束入射光照射到被研磨层的表面时，部分被反射，部分进入该被研磨层之后被反射，该两束反射光因光程差不同，会发生干涉现象；根据干涉条纹的变化可以实现CMP终点检测。该入射光可以采用多种波长的光，如红外、可见和紫外光。
接着执行步骤S4：通过干法刻蚀清除所述凹陷部2内所有的填充物3，并记录刻蚀时长。
具体的，清除所述凹陷部2内的填充物3时，通过终点侦测技术判断刻蚀终点。终点刻蚀时间与初始刻蚀时间的差值即为刻蚀时长。
本实施例中，刻蚀所述填充物3时，通过控制刻蚀工艺条件，保持刻蚀速率稳定。在特定刻蚀速率下，所述刻蚀时长与所述凹陷部2内的填充物3的量呈正相关，而填充物3的量又与所述凹陷部的深度相关。
最后执行步骤S5：将所述刻蚀时长与预设标准时长进行比较，若二者差值在预设范围内，则判断所述凹陷部的深度稳定；若二者差值超过预设范围，则判断所述凹陷部深度异常。
本发明的判断原理为：在刻蚀速率稳定的基础上，若刻蚀终点时间有平稳表现，则意味着深孔或深槽深度稳定，这种状况下无需切片分析，反之，则意味着深度有较大变化，有必要采取切片方法确认。
具体的，所述预设标准时长与所述步骤S4中干法刻蚀所采用的刻蚀速率相对应。在另一实施例中，当所述步骤S4中干法刻蚀采用另一刻蚀速率时，相应的预设标准时长也不相同。
需要指出的是，对于相同深度、横截面形状不同的凹陷部，所述预设标准时长也会有所差异。所述预设标准时长可以预先经过多次试验确定。
对于不同的产品，深度稳定性要求不同。作为示例，本实施例中，当所述刻蚀时长与预设标准时长的差值不超过所述预设标准时长的20％时，则判断所述凹陷部的深度稳定。在其它实施例中，当深度稳定性要求较高时，也可采用如下判断标准：当所述刻蚀时长与预设标准时长的差值不超过所述预设标准时长的5％时，则判断所述凹陷部的深度稳定。判断标准可以根据实际要求进行调整，此处不应过分限制本发明的保护范围。
本发明的深度稳定性检测方法可以有效判断基板中凹陷部的深度稳定性，可以大大减少切片分析的频率，节约成本，缩短深度稳定性侦测的响应时间。同时，该深度稳定性检测方法适用于大面积的深度稳定性检测，克服了切片分析局域性的缺点
综上所述，本发明的深度稳定性检测方法通过填充层刻蚀终点时间可以反映通孔深度是否稳定，在刻蚀速率稳定的基础上，若刻蚀终点时间有平稳表现，则意味着深孔或深槽深度稳定，这种状况下无需切片分析，反之，则意味着深度有较大变化，有必要采取切片方法确认。通过本发明的深度稳定性检测方法，可以大大减少切片分析的频率，节约成本，缩短深度稳定性侦测的响应时间。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种深度稳定性检测方法，其特征在于，包括以下步骤：
S1：提供一基板，所述基板中设有若干从所述基板上表面往下延伸的凹陷部；
S2：在所述凹陷部内填充满填充物；
S3：去除所述凹陷部外多余的填充物，直至露出所述基板上表面；
S4：通过干法刻蚀清除所述凹陷部内所有的填充物，并记录刻蚀时长；
S5：将所述刻蚀时长与预设标准时长进行比较，若二者差值在预设范围内，则判断所述凹陷部的深度稳定；若二者差值超过预设范围，则判断所述凹陷部深度异常。
2.根据权利要求1所述的深度稳定性检测方法，其特征在于：所述预设标准时长与所述步骤S4中干法刻蚀所采用的刻蚀速率相对应。
3.根据权利要求1所述的深度稳定性检测方法，其特征在于：于所述步骤S5中，当所述刻蚀时长与预设标准时长的差值不超过所述预设标准时长的20％时，则判断所述凹陷部的深度稳定。
4.根据权利要求1所述的深度稳定性检测方法，其特征在于：所述凹陷部为凹孔或凹槽。
5.根据权利要求1所述的深度稳定性检测方法，其特征在于：所述凹陷部的深宽比大于2。
6.根据权利要求1所述的深度稳定性检测方法，其特征在于：所述填充物的材料包括光阻、二氧化硅中的任意一种。
7.根据权利要求1所述的深度稳定性检测方法，其特征在于：所述基板的材料包括硅、氧化硅、碳化硅、氮化硅、锗硅、锗中的任意一种。
8.根据权利要求1所述的深度稳定性检测方法，其特征在于：通过干法刻蚀或化学机械研磨法去除所述凹陷部外多余的填充物。
9.根据权利要求8所述的深度稳定性检测方法，其特征在于：通过终点侦测技术判断刻蚀终点或化学机械研磨终点，直至露出所述基板上表面。
10.根据权利要求1所述的深度稳定性检测方法，其特征在于：清除所述凹陷部内的填充物时，通过终点侦测技术判断刻蚀终点。
CN201610269813.XA 2016-04-27 2016-04-27 一种深度稳定性检测方法 Active CN107316821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610269813.XA CN107316821B (zh) 2016-04-27 2016-04-27 一种深度稳定性检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610269813.XA CN107316821B (zh) 2016-04-27 2016-04-27 一种深度稳定性检测方法

Publications (2)

Publication Number Publication Date
CN107316821A true CN107316821A (zh) 2017-11-03
CN107316821B CN107316821B (zh) 2021-03-12

Family

ID=60184943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610269813.XA Active CN107316821B (zh) 2016-04-27 2016-04-27 一种深度稳定性检测方法

Country Status (1)

Country Link
CN (1) CN107316821B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108430165A (zh) * 2018-02-08 2018-08-21 广州兴森快捷电路科技有限公司 Pcb板蚀刻检测方法
CN111211051A (zh) * 2020-01-02 2020-05-29 长江存储科技有限责任公司 台阶刻蚀方法、系统、电子设备及计算机可读存储介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060076067A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치
JP4011832B2 (ja) * 2000-06-30 2007-11-21 松下電器産業株式会社 半導体装置の製造方法
CN101233609A (zh) * 2005-05-02 2008-07-30 株式会社拓普康 半导体器件的制造方法
CN101350289A (zh) * 2007-07-20 2009-01-21 中芯国际集成电路制造(上海)有限公司 一种提高刻蚀深度精确度的方法
CN101465277A (zh) * 2007-12-19 2009-06-24 和舰科技(苏州)有限公司 晶圆浅沟隔离的蚀刻时间设定的方法和系统
CN101599430A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体器件栅极的形成方法和栅极刻蚀的控制系统
CN101834128A (zh) * 2009-03-12 2010-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102097286A (zh) * 2009-12-15 2011-06-15 北大方正集团有限公司 一种监控台阶仪测量芯片沟槽深度准确度的方法
CN102361015A (zh) * 2011-10-20 2012-02-22 上海集成电路研发中心有限公司 一种应用于双大马士革工艺的深孔形貌监测方法
CN102569019A (zh) * 2010-12-17 2012-07-11 无锡华润上华半导体有限公司 介质膜刻蚀方法和浅槽隔离形成方法
CN101958275B (zh) * 2009-07-16 2012-11-14 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN104465368A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种接触孔刻蚀装置及刻蚀方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011832B2 (ja) * 2000-06-30 2007-11-21 松下電器産業株式会社 半導体装置の製造方法
KR20060076067A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치
CN101233609A (zh) * 2005-05-02 2008-07-30 株式会社拓普康 半导体器件的制造方法
CN101350289A (zh) * 2007-07-20 2009-01-21 中芯国际集成电路制造(上海)有限公司 一种提高刻蚀深度精确度的方法
CN101465277A (zh) * 2007-12-19 2009-06-24 和舰科技(苏州)有限公司 晶圆浅沟隔离的蚀刻时间设定的方法和系统
CN101599430A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体器件栅极的形成方法和栅极刻蚀的控制系统
CN101834128A (zh) * 2009-03-12 2010-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN101958275B (zh) * 2009-07-16 2012-11-14 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN102097286A (zh) * 2009-12-15 2011-06-15 北大方正集团有限公司 一种监控台阶仪测量芯片沟槽深度准确度的方法
CN102569019A (zh) * 2010-12-17 2012-07-11 无锡华润上华半导体有限公司 介质膜刻蚀方法和浅槽隔离形成方法
CN102361015A (zh) * 2011-10-20 2012-02-22 上海集成电路研发中心有限公司 一种应用于双大马士革工艺的深孔形貌监测方法
CN104465368A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种接触孔刻蚀装置及刻蚀方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108430165A (zh) * 2018-02-08 2018-08-21 广州兴森快捷电路科技有限公司 Pcb板蚀刻检测方法
CN111211051A (zh) * 2020-01-02 2020-05-29 长江存储科技有限责任公司 台阶刻蚀方法、系统、电子设备及计算机可读存储介质
CN111211051B (zh) * 2020-01-02 2023-01-06 长江存储科技有限责任公司 台阶刻蚀方法、系统、电子设备及计算机可读存储介质

Also Published As

Publication number Publication date
CN107316821B (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
TWI823493B (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
US7115426B2 (en) Method and apparatus for addressing thickness variations of a trench floor formed in a semiconductor substrate
TW201642343A (zh) 電漿處理裝置及電漿處理方法
CN107316821A (zh) 一种深度稳定性检测方法
JP5907950B2 (ja) スルー基板マイクロチャネルを製造するための方法
EP2378548A1 (en) Methods of processing and inspecting semiconductor substrates
CN105206506B (zh) 晶圆的处理方法
CN105548770B (zh) 一种soi器件的脉冲激光等效let值计算方法
US20060175010A1 (en) Apparatus and a method for controlling the depth of etching during alternating plasma etching of semiconductor substrates
KR101986845B1 (ko) 에칭 장치 및 방법
Bauer et al. Very high aspect ratio through silicon via reflectometry
Perdu et al. Comparative study of sample preparation techniques for backside analysis
CN106093471B (zh) 一种含有自检测功能的面内压阻式加速度传感器及其制造方法
US20050070112A1 (en) Method for controlling trench depth in shallow trench isolation features
JP5728187B2 (ja) 半導体装置の製造方法
Salazar et al. A quantitative method for measuring remaining silicon thickness during xef2 fib trenching for backside circuit operations
JP2023521884A (ja) トレンチの光測定用ターゲット
JP2004022746A (ja) ウエハ接合体の製造方法および該ウエハ接合体の厚さ測定方法
Hill et al. Pattern density based prediction for deep reactive ion etch (DRIE)
Fursenko et al. 3D through silicon via profile metrology based on spectroscopic reflectometry for SOI applications
US8698106B2 (en) Apparatus for detecting film delamination and a method thereof
Wedlake et al. Simplification of replacement metal gate CMP metrology for FinFET
Li et al. Microfabrication of a wall shear stress sensor using side-implanted piezoresistive tethers
Gostein et al. Measuring deep-trench structures with model-based IR
Nakamura et al. Direct depth measurement tool of high aspect ratio via-hole for three-dimensional stacked devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant