CN107611137B

CN107611137B - 一种三维存储器件的制造方法及其器件结构

Info

Publication number: CN107611137B
Application number: CN201710774720.7A
Authority: CN
Inventors: 华文宇; 李思晢; 洪培真; 骆中伟; 夏志良; 霍宗亮
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2017-08-31
Filing date: 2017-08-31
Publication date: 2019-01-01
Anticipated expiration: 2037-08-31
Also published as: CN107611137A

Abstract

本发明提供一种三维存储器件的制造方法及其器件结构，通过优化分区图形台阶的图形设计，从而减少光刻和刻蚀工艺对分区图形台阶的图形的变形和扭曲影响，大幅增加台阶区域的有效接触面积，减少3D NAND的电连接线的接触失效问题。

Description

一种三维存储器件的制造方法及其器件结构

技术领域

本发明涉及半导体器件及其制造领域，尤其涉及一种三维闪存存储器件的制造方法及其器件结构。

背景技术

随着市场需求对存储器容量的不断提高，传统的基于平面或二维结构的存储器在单位面积内可提供的存储单元数量已经接近极限，无法进一步满足市场对更大容量存储器的需求。就如同在一块有限的平面上建立的数间平房，这些平房整齐排列，但是随着需求量的不断增加，平房的数量不断井喷，可最终这块面积有限的平面只能容纳一定数量的平房而无法继续增加。特别的，平面结构的闪存(NAND)已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。

为了解决上述困难，业界提出了三维闪存(3D NAND)存储器的概念，其是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储芯片放置在单面，新的3D NAND技术，垂直堆叠了多层数据存储单元，具备卓越的精度。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。利用新的技术使得颗粒能够进行立体式的堆叠，从而解决了由于晶圆物理极限而无法进一步扩大单晶片可用容量的限制，在同样体积大小的情况下，极大的提升了闪存颗粒单晶片的容量体积，进一步推动了存储颗粒总体容量的飙升。根据在垂直方向堆叠的颗粒层数不同，3D NAND颗粒又可以分为32层、48层甚至64层颗粒的不同产品。虽然，3D NAND技术能够在同等体积下，提供更多的存储空间，但是这项堆叠技术有着相当的操作难度，目前还面临诸多技术问题有待解决。

如图1所示，在3D NAND工艺中，为了保证电连接接触能够顺利地连到每个存储器单元中的控制栅电极层(CGs)，需要将三维存储器件的叠层结构形成一个三维的台阶结构。随着3D NAND存储单元堆叠层数的增加，单向台阶的结构遇到了挑战，导致存储器堆叠结构的长度被增大，使得器件所占的面积同时增大。因此，如图2所示，开始出现了双层台阶和多层的分区台阶结构。在使用分区图形台阶(SDS，Staircase Divide Scheme)后，台阶的图形从简单的X向变为了X/Y双向复合的台阶。

同时，为了减少三维存储器件台阶区的面积，使用了独立的分区台阶(SSDS，Separate Staircase Divide Scheme)方案来解决，并且，通过这种方案能够有效的减少所需的工艺数量。如图3所示，独立的分区图形台阶(SSDS)和后续的台阶工艺的组合，形成了一个在X/Y两个方向上的复合台阶图形。

但是，独立的分区台阶在后续的台阶刻蚀工艺过程中，会发生一定的形变，如图4-5所示，独立的分区图形台阶(SSDS)远离存储器件核心区(Core)的一端因为累积的刻蚀工艺造成了放大变形，这使得原本矩形的台阶图形设计，在累积的刻蚀工艺后变成了斜向的梯形图形，影响到后期的电连接接触孔工艺的实施。如图6所示，由于台阶在累积的刻蚀工艺后，形成了位于临近核心区的一侧的台阶宽度窄，而远离核心区的一侧的台阶宽度宽的图形，使得一部分位于边缘的接触孔图形在较窄的台阶区部分并不能实现微影和刻蚀的开孔操作，即使是远离核心区一侧较宽的台阶区，由于其台阶宽度仍然是不均匀的，导致一部分接触孔图形无法完全的实现微影和刻蚀开孔操作。这种情况产生，导致一部分三维存储器件的存储单元的栅极无法有效的形成与其电连接的接触孔，而形成了无效的接触孔(Fail Contact)，从而影响器件的正常工作。

另外，如图7所示，在核心区域(Core)和SSDS的图形的形成过程中，由于光刻胶的互相靠近，会产生一定的干涉问题，在光刻工艺中产生图形的扭曲：在后续的刻蚀工艺中，这种扭曲会被带到后面的台阶上，最后导致接触孔无法正确的落到台阶上，形成无效的接触孔(Fail Contact)，造成电连接的失效。

综上，当三维存储器件的结构越来越复杂，台阶层数越来越多，台阶由单方向分布变为双方向排列分布后，之前的核心区和台阶区的刻蚀工艺无法满足其图形的稳定性，由于台阶图形在刻蚀工艺中各种的变形，导致后续形成接触孔的工艺无法正确的实施在各个台阶区域上。该问题目前没有有效的解决方案，严重制约了三维存储器件的进一步发展。

发明内容

针对以上技术问题，本发明的目的为通过设计优化后的三维存储器件新型独立分区方案，避免光刻以及刻蚀工艺对分区图形的影响。

本发明的目的是通过以下技术方案实现的。

本发明提供一种三维存储器件的制造方法，包括以下步骤：

提供一基板，在所述基板上形成三维存储器件区，所述三维存储器件区包括位于所述基板上依次形成的多层存储器堆叠结构；

将所述堆叠结构通过微影和刻蚀工艺形成核心平台区以及与所述核心平台区至少一侧临近设置的多个分区图形区；

所述多个分区图形区的每一个形成为梯形的立体结构，且在平行于所述核心平台区的所述一侧且垂直于所述基板表面的方向上的截面处处为一底边长于顶边的等腰梯形，并且，从最靠近所述核心平台区的截面至最远离所述核心平台区的截面，所述截面的等腰梯形的顶边的长度和底边的长度均分别呈逐渐减小的趋势，同时，所述最靠近所述核心平台区的截面的等腰梯形的顶边长度等于所述最远离所述核心平台区的截面的等腰梯形的底边的长度；

利用微影和刻蚀工艺将所述分区图形区形成远离所述核心平台区逐渐降低的台阶结构，并且，满足每一个台阶至少在平行于所述核心平台区的所述一侧的方向上的长度是相同的。

优选地，所述核心平台区为一立方体结构，所述核心平台区临近所述分区图形区的一侧边被形成为具有至少一个圆弧形的形状；

通过所述微影和刻蚀工艺后，所述核心平台区临近所述分区图形区的一侧边的形状最终由所述圆弧形的形状转变为直线形状。

优选地，所述圆弧形的宽度为30纳米至50纳米。

优选地，在所述微影和刻蚀工艺步骤之后，还包括形成多个接触通孔的步骤，所述多个接触通孔分布于所述核心平台区以及所述台阶结构的每一个台阶上，用于实现所述三维存储器中每一个存储单元与外部电路的电连接。

优选地，所述三维存储器件还包括在所述基板上形成位于所述三维存储器件区周围的外围电路区，所述堆叠结构的核心平台区的高度高于所述外围电路区的高度。

优选地，所述三维存储器件的堆叠结构的层数大于等于48层。

优选地，所述三维存储器件的堆叠结构的层数为48层、64层、80层，96层，112层或128层。

本发明还提供另一种三维存储器件的制造方法，其特征在于，包括以下步骤：

所述多个分区图形区的每一个包括：位于远离所述核心平台区所述一侧的第一矩形区域，靠近所述核心平台区的所述一侧的第二矩形区域，以及位于所述第一矩形区域和第二矩形区域之间等腰梯形区域，其中所述第一矩形区域的长边长度小于所述第二矩形区域的长边长度，所述等腰梯形区域的底边与所述第二矩形区域的长边长度相同，所述等腰梯形区域的顶边与所述第一矩形区域的长边长度相同，同时所述等腰梯形的两侧边沿着由所述第二矩形区域向所述第一矩形区域的方向逐渐靠近；

优选地，所述等腰梯形区域由多个不同长度的子矩形区域组合而成，每个所述子矩形区域的长度由所述第二矩形区域向所述第一矩形区域的方向逐渐减小，每两个相邻的所述子矩形区域的长度关系为：

b＝a+2*TKss/n，

其中：b为两相邻子矩形区域中更靠近第二矩形区域的子矩形区域的长度，a为两相邻子矩形区域中更靠近第一矩形区域的子矩形区域的长度，TKss为所述台阶结构的总高度，n为台阶结构的台阶个数，其中n的取值范围为大于32的自然数。

优选地，所述圆弧形的宽度为30纳米至50纳米。

本发明还提供一种三维存储器件，所述三维存储器件由如上述任意一项所述的方法制成。

本发明的优点或有益效果在于：优化分区图形台阶的图形设计，减少光刻和刻蚀工艺对分区图形台阶的图形的变形和扭曲影响，大幅增加台阶区域的有效接触面积，减少3D NAND的电连接线的接触失效问题。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了背景技术中3D NAND的立体结构示意图。

图2示出了背景技术中3D NAND的多层分区图形台阶示意图。

图3示出了背景技术中3D NAND的独立分区图形台阶示意图。

图4示出了背景技术中3D NAND的独立分区图形台阶在刻蚀工艺前后的变化示意图。

图5示出了背景技术中3D NAND的独立分区图形台阶在刻蚀工艺后的立体结构示意图。

图6示出了背景技术中3D NAND的刻蚀工艺后形变的独立分区图形台阶形成接触孔的示意图。

图7示出了背景技术中3D NAND的核心区在刻蚀工艺后形成接触孔的示意图。

图8示出了本发明的实施例一的分区图形区的立体结构示意图。

图9示出了本发明的实施例二的分区图形区的平面结构示意图。

图10示出了本发明的实施例三的分区图形区的平面结构示意图。

图11示出了本发明的实施例四的核心平台区在刻蚀前的平面结构示意图。

图12示出了本发明的实施例四的核心平台区在刻蚀后的平面结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

实施例一

参考图8所示，本发明的实施例一提出一种三维存储器件的制造方法，包括以下步骤：

所述多个分区图形区的每一个形成为梯形的立体结构1，且在平行于所述核心平台区的所述一侧且垂直于所述基板表面的方向上的截面处处为一底边长于顶边的等腰梯形，并且，从最靠近所述核心平台区的截面11至最远离所述核心平台区的截面12，所述截面的等腰梯形的顶边的长度和底边的长度均分别呈逐渐减小的趋势，同时，所述最靠近所述核心平台区的截面11的等腰梯形的顶边长度等于所述最远离所述核心平台区的截面12的等腰梯形的底边的长度；

实施例二

参考图9所示，本发明的实施例二提出一种三维存储器件的制造方法，包括以下步骤：

所述多个分区图形区2的每一个包括：位于远离所述核心平台区所述一侧的第一矩形区域21，靠近所述核心平台区的所述一侧的第二矩形区域22，以及位于所述第一矩形区域21和第二矩形区域22之间等腰梯形区域23，其中所述第一矩形区域21的长边长度小于所述第二矩形区域22的长边长度，所述等腰梯形区域23的底边与所述第二矩形区域22的长边长度相同，所述等腰梯形区域23的顶边与所述第一矩形区域21的长边长度相同，同时所述等腰梯形区域23的两侧边沿着由所述第二矩形区域22向所述第一矩形区域21的方向逐渐靠近；

实施例三

该实施例三是对上述实施例二的进一步改进，其与实施例二相同部分将不再赘述。

如图10所示，所述等腰梯形区域23由多个不同长度的子矩形区域231组合而成，每个所述子矩形区域231的长度由所述第二矩形区域22向所述第一矩形区域21的方向逐渐减小，每两个相邻的所述子矩形区域231的长度关系为：

b＝a+2*TKss/n，

具体的，当所述三维存储器件的台阶结构的台阶数为50时，上述子矩形区域的长度关系式具体为：

b＝a+2*TKss/50。

实施例四

在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。

如图11所示，所述核心平台区(Core)为一立方体结构，所述核心平台区临近所述分区图形区(SSDS)的一侧边被形成为具有至少一个圆弧形的形状；

如图12所示，通过所述微影和刻蚀工艺后，所述核心平台区(Core)临近所述分区图形区(SSDS)的一侧边的形状最终由所述圆弧形的形状转变为直线形状。

优选地，所述圆弧形的宽度为30纳米至50纳米。

实施例五

在所述微影和刻蚀工艺步骤之后，还包括形成多个接触通孔的步骤，所述多个接触通孔分布于所述核心平台区以及所述台阶结构的每一个台阶上，用于实现所述三维存储器中每一个存储单元与外部电路的电连接。

实施例六

所述三维存储器件还包括在所述基板上形成位于所述三维存储器件区周围的外围电路区，所述堆叠结构的核心平台区的高度高于所述外围电路区的高度。

实施例七

本发明还提供一种三维存储器件，所述三维存储器件由如上述任意一项实施例所述的方法制成。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种三维存储器件的制造方法，其特征在于，包括以下步骤：

2.如权利要求1所述的三维存储器件的制造方法，其特征在于：

所述核心平台区为一立方体结构，所述核心平台区临近所述分区图形区的一侧边被形成为具有至少一个圆弧形的形状；

3.如权利要求2所述的三维存储器件的制造方法，其特征在于：

所述圆弧形的宽度为30纳米至50纳米。

4.如权利要求1所述的三维存储器件的制造方法，其特征在于：

在所述微影和刻蚀工艺步骤之后，还包括形成多个接触通孔的步骤，所述多个接触通孔分布于所述核心平台区以及所述台阶结构的每一个台阶上，用于实现所述三维存储器件中每一个存储单元与外部电路的电连接。

5.如权利要求1所述的三维存储器件的制造方法，其特征在于：

6.如权利要求1所述的三维存储器件的制造方法，其特征在于：所述三维存储器件的堆叠结构的层数大于等于48层。

7.如权利要求6所述的三维存储器件的制造方法，其特征在于：所述三维存储器件的堆叠结构的层数为48层、64层、80层、96层、112层或128层。

8.一种三维存储器件的制造方法，其特征在于，包括以下步骤：

9.如权利要求8所述的三维存储器件的制造方法，其特征在于：

所述等腰梯形区域由多个不同长度的子矩形区域组合而成，每个所述子矩形区域的长度由所述第二矩形区域向所述第一矩形区域的方向逐渐减小，每两个相邻的所述子矩形区域的长度关系为：

b＝a+2*TKss/n，

10.如权利要求8所述的三维存储器件的制造方法，其特征在于：

11.如权利要求10所述的三维存储器件的制造方法，其特征在于：

所述圆弧形的宽度为30纳米至50纳米。

12.如权利要求8所述的三维存储器件的制造方法，其特征在于：

13.如权利要求8所述的三维存储器件的制造方法，其特征在于：

14.如权利要求8所述的三维存储器件的制造方法，其特征在于：所述三维存储器件的堆叠结构的层数大于等于48层。

15.如权利要求14所述的三维存储器件的制造方法，其特征在于：所述三维存储器件的堆叠结构的层数为48层、64层、80层、96层、112层或128层。

16.一种三维存储器件，其特征在于，所述三维存储器件由如权利要求1至15的任意一项所述的方法制成。