CN101399251B - 存储器的布局方法和结构 - Google Patents
存储器的布局方法和结构 Download PDFInfo
- Publication number
- CN101399251B CN101399251B CN2007100464932A CN200710046493A CN101399251B CN 101399251 B CN101399251 B CN 101399251B CN 2007100464932 A CN2007100464932 A CN 2007100464932A CN 200710046493 A CN200710046493 A CN 200710046493A CN 101399251 B CN101399251 B CN 101399251B
- Authority
- CN
- China
- Prior art keywords
- telltale mark
- row
- alignment
- column rule
- telltale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种存储器的布局方法,包括:设置多个存储单元的行线和列线;在所述行线的边缘区域,每隔预定行数量的行线设置行定位标记;在所述列线的边缘区域,每隔预定列数量的列线设置列定位标记。本发明还提供一种存储器的布局结构。本发明所提供的存储器的布局方法和结构,可用于存储器产品失效地址快速定位,以此提高半导体存储器的失效分析的效率和准确性,节约失效分析的成本。
Description
技术领域
本发明涉及半导体制造技术领域,特别是涉及一种半导体存储器的布局方法和结构。
背景技术
在半导体器件的大规模生产中,通过对设计和制造后的半导体器件进行失效分析(FA),可以发现和纠正缺陷以解决缺陷产生的问题,因此,半导体器件的失效分析对于提高产率、改善工艺技术的可靠性和稳定性是非常重要的。有关半导体器件失效分析的信息请参考申请号为200510128845.X的中国发明专利申请。
半导体存储器的失效分析是通过扫描电子显微镜(SEM)将半导体存储器芯片放大到适于检测的尺寸,然后根据测试结果所提供的失效地址(缺陷位置),即存储单元的行地址和列地址,找到有缺陷的存储单元,再利用聚焦离子束(FIB)边切边观察缺陷位置并对其进行分析。
快速和准确的失效分析对于减小半导体存储器投入市场的开发周期是高度重要的。然而,现有的根据测试结果所提供的失效地址找到有缺陷的存储单元,都是通过检测人员在SEM所显示的电路层中数行和列,例如失效地址是230列(column,列地址),123行(row,行地址),就要在电路层中数230条列和123条行。对于大容量的存储器来说,行和列非常多并且通常密集地分布于多个电路层中,因此,检测人员就需要检查很多层,这样就很容易数错,一旦出错就会直接导致错误的分析结果;而为了避免出错,通常检测人员至少要数两次,这样就很耗费时间,会直接影响失效分析的效率。另外,由于SEM和FIB是很精密的设备,其使用成本也相当高,失效分析时间越长,其成本也就越高。
发明内容
本发明解决的问题是,提供一种失效地址快速定位的布局方法和结构,以提高半导体存储器的失效分析的效率和准确性,节约失效分析的成本。
为解决上述问题,本发明提供一种存储器的布局方法,包括下述步骤:设置多个存储单元的行线和列线;在所述行线的边缘区域,每隔预定行数量的行线设置行定位标记;在所述列线的边缘区域,每隔预定列数量的列线设置列定位标记。
可选的,所述设置行定位标记和列定位标记是指设置不相同的规则形状的行定位标记和列定位标记。
可选的,所述设置行定位标记和列定位标记是指修改所述行线和列线的边缘区域的虚拟图形。
可选的,所述设置行定位标记和列定位标记是指在所述行线和列线的边缘区域增加定位标记。
可选的,所述每隔预定行数量的行线设置行定位标记是指每隔预定行数量的行线,间隔设置第一行定位标记和第二行定位标记。
可选的,所述每隔预定列数量的列线设置列定位标记是指每隔预定列数量的列线,间隔设置第一列定位标记和第二列定位标记。
对应于上述的布局方法,本发明还提供一种存储器的布局结构,包括:行线和列线,在行线的边缘区域,每隔预定行数量的行线设置的行定位标记;在列线的边缘区域,每隔预定列数量的列线设置的列定位标记。
可选的,所述行定位标记和列定位标记是不相同的规则形状的行定位标记和列定位标记。
可选的,所述行定位标记和列定位标记是行线和列线的边缘区域的虚拟图形。
可选的,所述行定位标记包括:每隔预定行数量的行线,间隔设置的第一行定位标记和第二行定位标记。
可选的,所述列定位标记包括:每隔预定列数量的列线,间隔设置的第一列定位标记和第二列定位标记。
与现有技术相比,上述技术方案在行线和列线的边缘区域,设置了对应于行线的行定位标记和对应于列线的列定位标记,用于指示行线和列线的数量,由于形成在电路层上的结构和布局结构是对应的,这样检测人员就可以借助电路层上的行定位标记和列定位标记快速地对行和列的地址进行定位,从而确定失效的存储单元。因此,应用上述技术方案可以成倍地提高半导体存储器的失效分析的效率和准确性,节约失效分析的成本。
附图说明
图1是本发明实施例的存储器的布局方法的流程图;
图2是本发明实施例的存储器的行线和列线的结构示意图;
图3是本发明第一实施例的存储器的布局结构的示意图;
图4是本发明第二实施例的存储器的布局结构的示意图;
图5是本发明第三实施例的存储器的布局结构的示意图;
图6是本发明第四实施例的存储器的布局结构的示意图。
具体实施方式
半导体器件的设计和制造应该与失效分析高度结合,因此在半导体存储器的布局设计时应当考虑到失效分析的效率和准确性。本发明实施例即是在布局设计时每隔预定行数量的行线设置行定位标记,每隔预定列数量的列线设置列定位标记,因此,在数行时,行定位标记可以替代预定行数量的行线,在数列时,列定位标记可以替代预定列数量的列线,这样就成倍地提高了数行和列的速度。
如图1所示,本发明的存储器的布局方法包括下述步骤:
步骤S11,设置多个存储单元的行线和列线。存储器包括数以万计的存储单元。存储单元的行和列用于确定半导体存储器的存储单元的位置,行线、列线分别位于不同布线层,行线、列线也可以分别位于多个布线层。
步骤S12,在所述行线的边缘区域,每隔预定行数量的行线设置行定位标记;在所述列线的边缘区域,每隔预定列数量的列线设置列定位标记。在行线的布线层的边缘区域,每隔预定数量的行线设置行定位标记,在列线的布线层的边缘区域,每隔预定数量的列线设置列定位标记,通过行定位标记和列定位标记可以快速确定半导体存储器的存储单元的位置。
下面结合附图和实施例对本发明存储器的布局方法和结构的具体实施方式做详细的说明。
第一实施例
本实施例存储器的布局方法包括下述步骤:
步骤S11,请结合参考图1和图2,设置如图2所示的数条行线10和列线20。半导体存储器的存储单元是以行地址和列地址来表示其所在的位置,例如,第三十条行线和第二十三条列线所连接的存储单元就是行地址为30、列地址为23的存储单元。行线10、列线20分别位于不同布线层,本实施例中,行线10位于第一布线层1,列线20位于第二布线层2。
步骤S12,请结合参考图1和图3,在所述行线10的边缘区域,每隔预定行数量的行线10设置行定位标记11;在所述列线20的边缘区域,每隔预定列数量的列线20设置列定位标记21。
在第一布线层1的边缘区域,即靠近行线10的区域,增加对应于行线10的行定位标记11,每十个行线10边上增加一个行定位标记11,即行定位标记11指示其边上的行线10是第十条、第二十条、第三十条、第四十条......行线10,行定位标记11为圆点图形。如果要数230条行线,只需先数23个行定位标记即可,这样就成十倍地提高了数行的速度。
在第二布线层2的边缘区域,即靠近列线20的区域,增加对应于列线20的列定位标记21,每十个列线20边上增加一个列定位标记21,即列定位标记21指示其边上的列线20是第十条、第二十条、第三十条、第四十条......列线,列定位标记21为圆点图形。如果要数123条列线,只需先数12个列定位标记,再数3条列线即可,这样就成十倍地提高了数列的速度。
需要说明的是,本实施例中,行定位标记11和列定位标记21是相同的规则图形,即圆形,但并非以此为限,也可以是方形、三角等其它规则图形。行定位标记11和列定位标记21的增加位置并非限于每十个行线10和列线20,例如,也可以是每二十个行线10和列线20边上增加一个对应的行定位标记11和列定位标记21;或者每十个行线10边上增加一个行定位标记11,每二十个列线20边上增加一个列定位标记21。
根据本实施例的布局方法得到的存储器的布局结构如图3所示,所述的布局结构包括:行线10、每十条行线10边上的行定位标记11、列线20、每十条列线20边上的列定位标记21。其中,行线10和行定位标记11位于第一布线层1,列线20和列定位标记21位于第二布线层2,行定位标记11和列定位标记21是相同的圆点图形。
第二实施例
本实施例与第一实施例的区别在于:第一实施例的行定位标记和列定位标记是相同的规则图形,本实施例的行定位标记和列定位标记是不相同的规则图形,用于区分行定位标记和列定位标记。
本实施例存储器的布局方法包括下述步骤:
步骤S11,设置如图2所示的数条行线10和列线20。行线10、列线20分别位于不同布线层,本实施例中,行线10位于第一布线层1,列线20位于第二布线层2。
步骤S12,请结合参考图1和图4,在所述行线10的边缘区域,每隔预定行数量的行线10设置行定位标记12;在所述列线20的边缘区域,每隔预定列数量的列线20设置列定位标记21。
在第一布线层1的边缘区域,即靠近行线10的区域,增加对应于行线10的行定位标记12,每十个行线10边上增加一个行定位标记12,即行定位标记12指示其边上的行线10是第十条、第二十条、第三十条、第四十条......行线10,行定位标记12为方形。
在第二布线层2的边缘区域,即靠近列线20的区域,增加对应于列线20的列定位标记21,每十个列线20边上增加一个列定位标记21,即列定位标记21指示其边上的列线20是第十条、第二十条、第三十条、第四十条......列线,列定位标记21为圆形。
根据本实施例的布局方法得到的存储器的布局结构如图4所示,所述的布局结构包括:行线10、每十条行线10边上的行定位标记12、列线20、每十条列线20边上的列定位标记21。其中,行线10和行定位标记12位于第一布线层1,列线20和列定位标记21位于第二布线层2,行定位标记12为方形,列定位标记21为圆形。
第三实施例
随着半导体芯片集成度的提高,为了解决芯片制造时平坦度问题,必须在芯片布局设计时在边缘空白区域加入一些不规则的虚拟图形(dummypattem),即通过增加芯片边缘区域的图形密度,可以在化学机械抛光(CMP)制程中提高芯片的平坦度。本实施例中的行定位标记和列定位标记是作为虚拟图形设置在行线和列线的边缘区域,这样就不会增加布局设计的步骤。
本实施例存储器的布局方法包括下述步骤:
步骤S11,请结合参考图1和图2,设置如图2所示的数条行线10和列线20。行线10、列线20分别位于不同布线层,本实施例中,行线10位于第一布线层1,列线20位于第二布线层2。
步骤S12,请结合参考图1和图5,在所述行线10的边缘区域,每隔预定行数量的行线10设置行定位标记12;在所述列线20的边缘区域,每隔预定列数量的列线20设置列定位标记21。
在第一布线层1的边缘区域,即靠近行线10的区域,增加虚拟图形12、13,其中,虚拟图形12为规则图形即方形,虚拟图形13为不规则图形。虚拟图形12是在每十个行线10的边上设置一个,因此虚拟图形12实际上就是行定位标记12,用于指示其边上的行线10是第十条、第二十条、第三十条、第四十条......行线10。
在第二布线层2的边缘区域,即靠近列线20的区域,增加虚拟图形21、23,其中,虚拟图形21为规则图形即圆形,虚拟图形23为不规则图形。虚拟图形21是在每十个列线20的边上设置一个,因此虚拟图形21实际上就是列定位标记21,用于指示其边上的列线20是第十条、第二十条、第三十条、第四十条......列线20。
需要说明的是,为了不增加布局设计的步骤,本实施例中,行定位标记和列定位标记是在加入虚拟图形的步骤中加入的,实际上,其也可以在加入不规则的虚拟图形的步骤后,通过修改虚拟图形而得到,即如果在预定数量的字形图形和列线的边上已经有了不规则形状的虚拟图形,则将虚拟图形修改为规则的图形,以此作为行定位标记和列定位标记。
根据本实施例的布局方法得到的存储器的布局结构如图5所示,所述的布局结构包括:行线10、每十条行线10边上的虚拟图形12(即行定位标记)、虚拟图形13、列线20、每十条列线20边上的虚拟图形21(即列定位标记)、虚拟图形23。其中,行线10和虚拟图形12、13位于第一布线层1,列线20和虚拟图形21、23位于第二布线层2,虚拟图形12(即行定位标记)为方形,虚拟图形21(即列定位标记)为圆形,虚拟图形13、23为不规则图形。
第四实施例
本实施例与第一实施例的区别在于:本实施例的行定位标记包括第一行定位标记和第二行定位标记,列定位标记包括第一列定位标记和第二列定位标记。
本实施例存储器的布局方法包括下述步骤:
步骤S11,请结合参考图1和图2,设置如图2所示的数条行线10和列线20。行线10、列线20分别位于不同布线层,本实施例中,行线10位于第一布线层1,列线20位于第二布线层2。
步骤S12,请结合参考图1和图6,在所述行线的边缘区域,每隔预定行数量的行线10设置第一行定位标记14和第二行定位标记15;在所述列线的边缘区域,每隔预定列数量的列线20设置第一列定位标记24和第二列定位标记25。
在第一布线层1的边缘区域,即靠近行线10的区域,增加对应于行线10的第一行定位标记14或第二行定位标记15,每十个行线10边上增加一个第一行定位标记14或第二行定位标记15,第一行定位标记14和第二行定位标记15间隔地设置,即第一行定位标记14指示其边上的行线10是第十条、第三十条、第五十条、第七十条......行线10,第二行定位标记15指示其边上的行线10是第二十条、第四十条、第六十条、第八十条......行线10,第一行定位标记14和第二行定位标记15都为方形,但大小不同,第一行定位标记14和第二行定位标记15也可以是不同形状的图形。如果要数230条行线,只需先数11个第二行定位标记15,再数1个第一行定位标记14即可,这样又进一步地提高了数行的速度。
在第二布线层2的边缘区域,即靠近列线20的区域,增加对应于列线20的第一列定位标记24或第二列定位标记25,每十个列线20边上增加一个第一列定位标记24或第二列定位标记25,第一列定位标记24和第二列定位标记25间隔地设置,即第一列定位标记24指示其边上的列线20是第十条、第三十条、第五十条、第七十条......列线20,第二列定位标记25指示其边上的列线20是第二十条、第四十条、第六十条、第八十条......列线20,第一列定位标记24和第二列定位标记25都为圆形,但大小不同,第一列定位标记24和第二列定位标记25也可以是不同形状的图形。如果要数123条列线,只需先数6个第二列定位标记,再数3条列线即可,这样又进一步地提高了数列的速度。
设置不同的第一行定位标记14和第二行定位标记15、第一列定位标记24和第二列定位标记25更有利于确定行线10、列线20的数量,适用于行线10、列线20非常多的布局结构。
根据本实施例的布局方法得到的存储器的布局结构如图6所示,所述的布局结构包括:行线10、每十条行线10边上间隔设置的第一行定位标记14和第二行定位标记15、列线20、每十条列线20边上间隔设置的第一列定位标记24和第二列定位标记25。其中,行线10、第一行定位标记14和第二行定位标记15位于第一布线层1,第一行定位标记14和第二行定位标记15为大小不同的方形;列线20、第一列定位标记24和第二列定位标记25位于第二布线层2,第一列定位标记24和第二列定位标记25为大小不同的圆形。
综上所述,上述技术方案在行线和列线的边缘区域,设置了对应于行线的行定位标记和对应于列线的列定位标记,用于指示行线和列线的数量,由于形成在电路层上的结构和布局结构是对应的,检测人员就可以借助电路层上的行定位标记和列定位标记快速地对行和列的地址进行定位,从而确定失效的存储单元。在数行时,行定位标记可以替代预定行数量的行线,在数列时,列定位标记可以替代预定列数量的列线,这样就成倍地提高了数行和列的速度。因此,应用上述技术方案可以成倍地提高半导体存储器的失效分析的效率和准确性,节约失效分析的成本。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种存储器的布局方法,其特征在于,包括:设置多个存储单元的行线和列线;在所述行线的边缘区域,每隔预定行数量的行线设置行定位标记;在所述列线的边缘区域,每隔预定列数量的列线设置列定位标记,其中,所述行定位标记和列定位标记分别为所述行线和列线的边缘区域的虚拟图形,所述虚拟图形是为了在化学机械抛光制程中提高芯片的平坦度而在边缘空白区域加入的图形。
2.根据权利要求1所述的存储器的布局方法,其特征在于,所述设置行定位标记和列定位标记是指设置不相同的规则形状的行定位标记和列定位标记。
3.根据权利要求1所述的存储器的布局方法,其特征在于,所述设置行定位标记和列定位标记是指修改所述行线和列线的边缘区域的虚拟图形。
4.根据权利要求1所述的存储器的布局方法,其特征在于,所述设置行定位标记和列定位标记是指在所述行线和列线的边缘区域增加定位标记。
5.根据权利要求1所述的存储器的布局方法,其特征在于,所述每隔预定行数量的行线设置行定位标记是指每隔预定行数量的行线,间隔设置第一行定位标记和第二行定位标记。
6.根据权利要求1所述的存储器的布局方法,其特征在于,所述每隔预定列数量的列线设置列定位标记是指每隔预定列数量的列线,间隔设置第一列定位标记和第二列定位标记。
7.一种存储器的布局结构,包括行线和列线,其特征在于,还包括:在行线的边缘区域,每隔预定行数量的行线设置的行定位标记;在列线的边缘区域,每隔预定列数量的列线设置的列定位标记,其中,所述行定位标记和列定位标记分别为所述行线和列线的边缘区域的虚拟图形,所述虚拟图形是为了在化学机械抛光制程中提高芯片的平坦度而在边缘空白区域加入的图形。
8.根据权利要求7所述的存储器的布局结构,其特征在于,所述行定位标记和列定位标记是不相同的规则形状的行定位标记和列定位标记。
9.根据权利要求7所述的存储器的布局结构,其特征在于,所述行定位标记包括:每隔预定行数量的行线,间隔设置的第一行定位标记和第二行定位标记。
10.根据权利要求7所述的存储器的布局结构,其特征在于,所述列定位标记包括:每隔预定列数量的列线,间隔设置的第一列定位标记和第二列定位标记。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100464932A CN101399251B (zh) | 2007-09-26 | 2007-09-26 | 存储器的布局方法和结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100464932A CN101399251B (zh) | 2007-09-26 | 2007-09-26 | 存储器的布局方法和结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101399251A CN101399251A (zh) | 2009-04-01 |
CN101399251B true CN101399251B (zh) | 2012-06-06 |
Family
ID=40517674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100464932A Expired - Fee Related CN101399251B (zh) | 2007-09-26 | 2007-09-26 | 存储器的布局方法和结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101399251B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106847822B (zh) * | 2017-03-08 | 2018-11-16 | 长江存储科技有限责任公司 | 3d nand存储器件、制造方法以及台阶校准方法 |
KR20210047195A (ko) * | 2019-10-21 | 2021-04-29 | 에스케이하이닉스 주식회사 | 전자 장치 및 전자 장치의 제조 방법 |
JP2021150370A (ja) * | 2020-03-17 | 2021-09-27 | キオクシア株式会社 | 半導体記憶装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6539276B1 (en) * | 1998-09-30 | 2003-03-25 | Stmicroelectronics S.A. | Semiconductor circuit having surface features and method of adjusting a tool with respect to this surface |
CN1967836A (zh) * | 2005-11-18 | 2007-05-23 | 鸿富锦精密工业(深圳)有限公司 | 一种芯片 |
-
2007
- 2007-09-26 CN CN2007100464932A patent/CN101399251B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6539276B1 (en) * | 1998-09-30 | 2003-03-25 | Stmicroelectronics S.A. | Semiconductor circuit having surface features and method of adjusting a tool with respect to this surface |
CN1967836A (zh) * | 2005-11-18 | 2007-05-23 | 鸿富锦精密工业(深圳)有限公司 | 一种芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN101399251A (zh) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101785009B (zh) | 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法 | |
CN102623368A (zh) | 一种晶圆缺陷检测方法 | |
CN101882591B (zh) | 晶片的检测方法 | |
KR20020010585A (ko) | 반도체 장치의 제조 방법 및 그것을 사용하여 제조된반도체 장치 | |
US8806392B2 (en) | Distinguishable IC patterns with encoded information | |
CN104022050A (zh) | 一种晶圆批次中重复位置缺陷的检测方法 | |
CN101399251B (zh) | 存储器的布局方法和结构 | |
US20100211352A1 (en) | Mark arrangement inspecting method, mask data, and manufacturing method of semiconductor device | |
CN110874518B (zh) | 布线基板的设计辅助装置、导孔配置方法以及记录介质 | |
CN104916559A (zh) | 结合实体坐标的位失效侦测方法 | |
CN102054724B (zh) | 晶圆表面缺陷的检测方法及装置 | |
CN103915361A (zh) | 芯片缺陷的检测方法 | |
CN108803264A (zh) | 晶圆上多个对准标记的集中放置和光刻位置的确定方法 | |
JP2010198466A (ja) | 配線基板の配線設計方法 | |
CN103531498B (zh) | 晶圆缺陷分析系统 | |
US20160245861A1 (en) | Methods and devices for determining logical to physical mapping on an integrated circuit | |
US20220383473A1 (en) | Method and system for diagnosing a semiconductor wafer | |
US20080057677A1 (en) | Chip location identification | |
CN103646885B (zh) | 一种减小电子显微镜观察晶圆缺陷误差的方法 | |
KR100546354B1 (ko) | 원하는 분석 위치를 용이하게 찾을 수 있는 반도체 소자 | |
CN103928365A (zh) | 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法 | |
CN101552261A (zh) | 半导体集成电路及其布局方法 | |
US20100297785A1 (en) | Manufacture of defect cards for semiconductor dies | |
CN207250460U (zh) | 一种快速定位并测量缺陷的高密度测试芯片 | |
JP2007042882A (ja) | 半導体装置、その製造方法及び半導体装置の個別管理情報認識方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120606 Termination date: 20180926 |