CN111370412B - 三维存储器及三维存储器制作方法 - Google Patents

Abstract

本发明属于存储设备技术领域，具体涉及一种三维存储器及三维存储器制作方法。本发明旨在解决相关技术中沟道结构受力较大，容易造成沟道结构损坏的问题。该三维存储器包括衬底和堆叠结构；堆叠结构包括多个导电层和多个绝缘层；堆叠结构设置有多个沟道孔，沟道孔内设置有沟道结构；堆叠结构还设置有多个虚设孔，多个虚设孔位于各沟道孔之间，每个虚设孔的孔底与一个导电层接触；各虚设孔内均设置有连接线，连接线朝向衬底的一端与该连接线所在的虚设孔的孔底对应的导电层接合。如此设置，每一导电层均可以通过对应的连接线与外围器件连接；无需设置阶梯区，避免了因在阶梯区内填充绝缘填充物而导致的沟道结构受力，进而防止沟道结构损坏。

Description

三维存储器及三维存储器制作方法

技术领域

本发明涉及存储设备技术领域，尤其涉及一种三维存储器及三维存储器制作方法。

背景技术

随着存储设备技术的逐渐发展，三维储存器以其较高的存储能力以及较快的读取和写入速度被广泛的应用。

相关技术中，三维存储器包括由绝缘层和导电层交替堆叠形成的堆叠结构。堆叠结构包括核心区以及位于核心区外侧的阶梯区，核心区内具有沿堆叠方向延伸的沟道孔，沟道孔内设置沟道结构，沟道结构与导电层之间构成存储单元，以存储数据。阶梯区内绝缘层和导电层呈阶梯状，阶梯区内设置有沿堆叠方向延伸的连接线，每一连接线与一个导电层电连接，通过连接线实现各导电层与外围器件之间的连接；在阶梯区内还设置有绝缘填充物，绝缘填充物填充在阶梯区内，且包围各连接线，以使整个堆叠结构大体呈板状。

然而，由于阶梯区体积较大，相应的填充在阶梯区内的绝缘填充物的体积也较大，在绝缘填充物填充在阶梯区后，绝缘填充物对堆叠结构的核心区的应力较大，容易导致核心区变形，使得沟道结构损坏。

发明内容

有鉴于此，本发明实施例提供一种三维存储器及三维存储器制作方法，以解决沟道结构受力较大，容易造成沟道结构损坏的技术问题。

本发明实施例提供了一种三维存储器包括：衬底和设置在衬底上的堆叠结构；堆叠结构包括沿第一方向交替层叠设置的多个导电层和多个绝缘层；堆叠结构设置有多个沟道孔，沟道孔沿第一方向贯穿各导电层和各绝缘层，沟道孔内设置有沟道结构；堆叠结构还设置有多个虚设孔，多个虚设孔位于各沟道孔之间，多个虚设孔沿第一方向向衬底延伸，且每个虚设孔的孔底与一个导电层接触；各虚设孔内均设置有连接线，连接线的朝向衬底的一端与该连接线所在的虚设孔的孔底对应的导电层接合，且连接线与被该连接线贯穿的导电层之间绝缘。

具有上述结构的三维存储器，连接线朝向衬底的一端与该连接线所在的虚设孔孔底对应的导电层接合，使得每一导电层均可以通过对应的连接线与外围器件连接；与在堆叠结构上设置阶梯区，导电层通过阶梯区内的接触线与外围器件连接相比，本发明实施例提供的三维存储器中，无需设置阶梯区，因此也就无需在阶梯区设置填充绝缘物，避免了因在阶梯区内填充绝缘填充物而导致的沟道结构受力较大的问题，进而可以防止沟道结构损坏。

在可以包括上述实施例的一些实施例中，相邻的两个沟道孔之间设置有一个虚设孔。如此设置，可以保证虚设孔具有足够大的截面面积。

在可以包括上述实施例的一些实施例中，同一导电层与多个虚设孔的孔底接触。如此设置，可以提高导电层的电压均匀性，并且可以减小三维存储器的延迟；另外，还可以便于三维存储的布线。

在可以包括上述实施例的一些实施例中，虚设孔相对于垂直于衬底的平面对称设置。如此设置可以提高虚设孔的均匀性。

在可以包括上述实施例的一些实施例中，各虚设孔呈阵列设置，各沟道孔呈阵列设置，相邻的两列沟道孔之间设有一列虚设孔。

在可以包括上述实施例的一些实施例中，位于同一列的各虚设孔的深度相同。如此设置，同一列虚设孔内的各连接线连接同一导电层。

在可以包括上述实施例的一些实施例中，沿堆叠结构的中心至边缘的方向，各虚设孔的深度梯次减小。

在可以包括上述实施例的一些实施例中，沿堆叠结构的中心至边缘的方向，各虚设孔的深度梯次增大。

在可以包括上述实施例的一些实施例中，虚设孔包括环绕虚设孔中心线设置的周向侧壁以及位于虚设孔底部的孔底，连接线与虚设孔的周向侧壁之间设置有绝缘侧壁。

如此设置，避免了连接线与被该连接线贯穿的导电层接触，进而导致的同一连接线与不同的导电层连接。

在可以包括上述实施例的一些实施例中，绝缘侧壁为氧化硅侧壁、氮化硅侧壁或者氮氧化硅侧壁中的任一种。

在可以包括上述实施例的一些实施例中，连接线的材质与导电层的材质相同。

本发明实施例还提供一种三维存储器制作方法，包括：

提供衬底；在衬底上沿第一方向交替层叠的形成多个导电层和多个绝缘层，以构成堆叠结构；在堆叠结构上形成多个沟道孔，并在沟道孔内形成沟道结构，沟道孔沿第一方向贯穿各导电层和各绝缘层；在堆叠结构上形成多个虚设孔，多个虚设孔位于各沟道孔之间，多个虚设孔沿第一方向贯穿部分导电层和部分绝缘层，且每个虚设孔的孔底与一个导电层接触；在各虚设孔内形成连接线，连接线朝向衬底的一端与该连接线所在的虚设孔的孔底对应的导电层接合，且连接线与被该连接线贯穿的导电层之间绝缘设置。

采用上述方法制备三维存储器，由于在该三维存储器中，连接线朝向衬底的一端与该连接线所在的虚设孔孔底对应的导电层接合，使得每一导电层均可以通过对应的连接线与外围器件连接；与在堆叠结构上设置阶梯区，导电层通过阶梯区内的接触线与外围器件连接相比，本发明实施例提供的三维存储器的制作方法中，由于无需设置阶梯区，因此也无需在阶梯区填充绝缘填充物，从而避免了因在阶梯区内填充绝缘填充物而导致的沟道结构受力较大，防止沟道结构损坏。

在可以包括上述实施例的一些实施例中，在衬底上沿第一方向交替层叠的形成多个导电层和多个绝缘层，以构成堆叠结构的步骤包括：

在衬底上沿第一方向交替层叠的形成多个过渡层和多个绝缘层；在堆叠结构上形成多个沟道孔，并在沟道孔内形成沟道结构的步骤包括：形成沿第一方向贯穿各过渡层和各绝缘层的多个沟道孔；在各沟道孔内形成沟道结构。

在可以包括上述实施例的一些实施例中，在堆叠结构上形成多个虚设孔，多个虚设孔位于各沟道孔之间，且多个虚设孔沿第一方向贯穿部分导电层和部分绝缘层，每个虚设孔贯穿至不同的导电层的步骤包括：

在堆叠结构背离衬底的一侧形成第一牺牲层；在第一牺牲层上形成深度不同的多个第一中间虚设孔，第一中间虚设孔在堆叠结构上的投影位于多个沟道孔之间；自各第一中间虚设孔的孔底向衬底方向刻蚀形成相同深度的孔段，孔段延伸至堆叠结构中，孔段中位于在堆叠结构中的部分形成虚设孔。

如此设置，第一牺牲层可以在对构成堆叠结构的绝缘层和过渡层进行蚀刻时保护虚设孔外的绝缘层和过渡层，进而避免虚设孔外的绝缘层和过渡层被损坏。

在可以包括上述实施例的一些实施例中，在第一牺牲层上形成深度不同的多个第一中间虚设孔的步骤包括：

在第一牺牲层上形成第二牺牲层；在第二牺牲层上形成多个通孔，通孔在堆叠结构上的投影位于多个沟道孔之间；在第一牺牲层中暴露在各通孔内的区域形成深度不同的第一虚设孔段，各第一虚设孔段形成各第一中间虚设孔。

如此设置，先在第二牺牲层上形成通孔，之后通过通孔制作深度不同的第一虚设孔段，以形成第一中间虚设孔，使得第一中间虚设孔具有较高的位置精度，提高了三维存储的加工精度。

在可以包括上述实施例的一些实施例中，在第二牺牲层上形成多个通孔，通孔在堆叠结构上的投影位于多个沟道孔之间的步骤包括：

在第二牺牲层上形成第三牺牲层；在第三牺牲层上形成通孔，且通孔贯穿第二牺牲层；去除第三牺牲层。

在可以包括上述实施例的一些实施例中，在第一牺牲层中暴露在各通孔内的区域形成深度不同的虚设孔段，各虚设孔段形成各第一中间虚设孔的步骤包括：

在第二牺牲层上形成第四牺牲层；在第四牺牲层上形成多个第二中间虚设孔，各第二中间虚设孔与各通孔一一正对，且各第二中间虚设孔的深度不同；自各第二中间虚设孔的孔底向衬底方向形成深度相同的第二虚设孔段，第二虚设孔段延伸至第一牺牲层中，第二虚设孔段位于第一牺牲层的部分形成第一中间虚设孔。

在可以包括上述实施例的一些实施例中，在虚设孔内形成连接线的步骤之前，三维存储器制作方法还包括：

以各虚设孔为通道，将各过渡层替换成各导电层。

在可以包括上述实施例的一些实施例中，在虚设孔内形成连接线的步骤包括：

在虚设孔的周向侧壁和孔底上形成绝缘侧壁，绝缘侧壁围设成顶部开口、底部封闭的空腔；在空腔的底部形成过孔，过孔延伸至虚设孔的孔底对应的导电层；在空腔以及过孔内沉积导电材料，形成连接线。

如此设置，可以阻止连接线与被该连接线贯穿的导电层接触，进而同一连接线与一个导电层连接。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的三维存储器的结构示意图；

图2为图1中A处的局部放大图；

图3为本发明实施例提供的三维存储器的俯视图；

图4为本发明实施例提供的三维存储器制作方法的流程图；

图5为本发明实施例提供的三维存储制作方法中在衬底上形成过渡层和绝缘层的示意图；

图6为本发明实施例提供的三维存储制作方法中形成沟道结构的示意图；

图7为本发明实施例提供的三维存储制作方法中形成第一牺牲层、第二牺牲层以及第三牺牲层的示意图；

图8为本发明实施例提供的三维存储制作方法中形成通孔的示意图；

图9为本发明实施例提供的三维存储制作方法中去除第三牺牲层后形成第四牺牲层的示意图；

图10为本发明实施例提供的三维存储制作方法中在第四牺牲层上形成第二虚设孔的示意图；

图11为本发明实施例提供的三维存储制作方法中在第一牺牲层上形成第一虚设孔的示意图；

图12为本发明实施例提供的三维存储制作方法中形成虚设孔的示意图；

图13为本发明实施例提供的三维存储制作方法中去除第一牺牲层和第二牺牲层的示意图；

图14为本发明实施例提供的三维存储制作方法中形成绝缘侧壁的示意图；

图15为本发明实施例提供的三维存储制作方法中形成导电层和连接线的示意图。

附图标记说明：

10、衬底；           20、堆叠结构；         30、沟道孔；

40、虚设孔；         201、绝缘层；          202、导电层；

203、过渡层；        301、沟道结构；        401、连接线；

402、绝缘侧壁；      403、过孔；            501、第一牺牲层；

502、第二牺牲层；    503、第三牺牲层；      504、第一中间虚设孔；

505、通孔；          506、第四牺牲层；      507、第二中间虚设孔。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

三维存储器可以实现数据在三维空间内的存储和读取，使得三维存储器具有较高的存储能力。三维存储器包括衬底以及设置在衬底上的堆叠结构，其中堆叠结构由多个绝缘层和多个导电层交替堆叠形成；堆叠结构包括核心区以及位于核心区外侧的阶梯区，核心区内设置有沿垂于衬底方向延伸的沟道孔，沟道孔内设置有沟道结构，沟道结构与导电层之间构成存储单元，存储单元用于存储数据，每一沟道结构与各导电层之间形成存储串。

堆叠结构的阶梯区位于核心区的外侧，在制作三维存储器时，先使阶梯区内的导电层和绝缘层呈阶梯状分布，与此同时会在阶梯区内形成凹陷，之后在凹陷内通过蒸镀或者沉积等方式形成绝缘填充物；在绝缘填充物上且沿垂直于衬底的方向形成多个虚设孔，并且虚设孔的深度不同，以使每一虚设孔的孔底与对应的一个导电层接触，在虚设孔内形成连接线，并且连接线与虚设孔孔底对应的导电层接触，以实现连接线与导电层之间的连接；通过连接线可以实现导电层与外围器件之间的电连接，以进行数据的存储和读取。

然而，由于阶梯区的体积较大，在阶梯区内通过蒸镀或者沉积等方式形成绝缘填充物之后，绝缘填充物的温度逐渐恢复至常温时，绝缘填充物的体积会发生变化，使得绝缘填充物对堆叠结构产生作用力，进而使位于核心区的沟道结构受力，容易导致沟道结构损坏。

本发明实施例中，无需设置堆叠结构中的阶梯区，将连接线设置在堆叠结构的核心区，并位于沟道孔之间，以避免设置在阶梯区中的绝缘填充物对核心区的作用力，从而可以防止沟道结构损坏。

本发明实施例提供的三维存储器，可以为NAND存储器(闪存)，也可以为其他的三维存储器，本实施例对此不作限制。

如图1所示，三维存储器包括衬底10以及设置在衬底10上的堆叠结构20，其中，衬底10可以呈板状，并且衬底10可以主要由单晶硅构成，但本实施例并不以此为限，衬底10还可以主要由硅锗或锗等材质构成。

设置在衬底10上的堆叠结构20由沿第一方向交替堆叠的多个导电层202和多个绝缘层201构成，也就是说，沿着第一方向，导电层202和绝缘层201交替形成，例如，先在一层导电层202上设置一层绝缘层201，然后再在该绝缘层201上形成一层导电层202，如此往复以形成堆叠结构20。需要说明的是，第一方向为与衬底10所在的平面垂直(如图1中的y方向)或近似垂直的方向。

堆叠结构20中的导电层202由导电材料构成，示例性的，导电层202可以由钨、钴、铜和铝中的一种或多种制成，当然导电层202还可以由金属硅化物等非金属导电材质构成。位于相邻的两个导电层202之间的绝缘层201由绝缘材料构成，示例性的，绝缘层201可以由氧化硅、氮化硅和氮氧化硅中的一种或多种构成。

继续参照图1，堆叠结构20上设置有多个沟道孔30，沟道孔30沿第一方向贯穿各导电层202和绝缘层201，并且沟道孔30内设置有沟道结构301；其中，沟道孔30可以呈柱状、圆台状或者棱台状等；设置在沟道孔30内的沟道结构301与沟道孔30的形状相同。

设置在沟道孔30内的沟道结构301可以包括半导体通道层以及位于半导体通道层外侧的介质层，其中，半导体沟道层可以由非晶硅、多晶硅或单晶硅中的一种或者多种构成，介质层可以包括隧道层、存储单元层和阻隔层，隧道层可以由氧化硅和/或氮化硅构成，存储单元层可以由氮化硅、氮氧化硅或硅中的一种或者多种构成，阻隔层可以由氧化硅和/或氮化硅等绝缘材料构成。

沟道结构301与每一导电层202之间均可以构成存储单元，数据可以存储在存储单元内；每一沟道结构301与各导电层202构成存储串，以实现数据在三维方向上的存储和读取，以使得三维存储器具有较高的存储能力。

本实施例中，设置在堆叠结构20上的沟道孔30为多个，多个沟道孔30在堆叠结构20上间隔的设置；示例性的，沟道孔30在堆叠结构20上可以排成阵列，以实现沟道孔30的均布设置，也就是说多个沟道结构301在堆叠结构20中排列成多行和多列。当然沟道孔30在堆叠结构20上还可以杂乱的布置，相应的多个沟道结构301也杂乱的布置。

继续参照图1-图3，本实施例中，堆叠结构20上还设置有多个虚设孔40，多个虚设孔40在堆叠结构20上间隔的设置，示例性的，多个虚设孔40在堆叠结构20上可以排成阵列，当然多个虚设孔40在堆叠结构20上还可以杂乱的布置。

进一步地，各虚设孔40设置在沟道孔30之间，具体地，由于三维存储器中沟道孔30之间的距离较小，可以在相邻两个沟道孔30之间设置一个虚设孔40，以保证虚设孔40具有足够大的截面面积；当然在沟道孔30之间具有足够的距离时，也可以在相邻沟道孔30之间设置多个虚设孔40。各虚设孔40沿第一方向向衬底10延伸，并且每一虚设孔40惯穿至不同的导电层202；也就是说，每个导电层202与对应的一个虚设孔40的孔底接合。

本实施例中，每一虚设孔40内均设置有连接线401，连接线401朝向衬底10的一端与该连接线401所在的虚设孔40孔底对应的导电层202接合，以使连接线401与该连接线401所在的虚设孔40孔底对应的导电层202电连接。连接线401背离衬底10的一端可以与外围器件连接，以通过各连接线401实现外围器件与各导电层202之间的电连接。值得说明的是，外围器件可以为设置在堆叠结构20远离衬底10一侧的晶体管。

当相邻的两个沟道孔30之间设置一个虚设孔40时，相应的，相邻的两个沟道结构301之间设置有一个连接线401；当相邻两个沟道孔30之间设置有多个虚设孔40时，相应的，相邻的相邻两个沟道结构301之间设置多个连接线401。连接线401的材质可以与导电层202的材质相同，当然连接线401与导电层202的材质也可以不同，只要能够通过连接线401实现导电层202与外围器件之间的电连接即可。

本实施例提供的三维储存器中，堆叠结构20上设置有沿第一方向贯穿各导电层202和绝缘层201的沟道孔30，沟道孔30内设置有沟道结构301，并且在沟道孔30之间还设置有多个虚设孔40，每一虚设孔40的深度不同，以使每一虚设孔40的孔底与一个导电层202接触；且在各虚设孔40内设置有连接线401，连接线401朝向衬底10的一端与该连接线401所在的虚设孔40孔底对应的导电层202接合，使得每一导电层202均可以通过对应的连接线401与外围器件连接。与在堆叠结构上设置阶梯区，导电层通过阶梯区内的连接线与外围器件连接相比，在本实施例中，沟道结构301和连接线401均设置在堆叠结构20的核心区，无需设置位于核心区外的阶梯区，因此也就不需要在阶梯区设置绝缘填充物，从而避免了因在阶梯区内填充绝缘填充物而导致的沟道结构301受力较大，进而可以防止沟道结构301损坏。

继续参照图1-图3，为了实现每一导电层202与各沟道结构301之间的连接，在沟道结构301呈阵列布置的实现方式中，每一导电层202包括同层设置的多个栅极线，多个栅极线相互平行且间隔的设置，一行沟道结构301贯穿同一栅极线，或者一列沟道结构301贯穿同一栅极线。其中，以图1和图3所示方位为例，行方向可以与x方向平行，列方向为与x方向和y方向均垂直的z方向。

在上述实现方式中，一行沟道结构301贯穿同一栅极线，相邻的沟道孔30之间设置有一个虚设孔40，相应的相邻两列沟道孔30之间设置有一列虚设孔40；每一虚设孔40内均设置有连接线401，连接线401朝向衬底10的一端与该连接线401所在的虚设孔40孔底对应的导电层202连接；也就是说两列沟道结构301之间设置有一列连接线401。

进一步地，每一列虚设孔40的深度相同，使得每一列连接线401与同一导电层202连接；具体地，一列虚设孔40中虚设孔40的数量与同一导电层202中栅极线的数量相同，同一导电层202中的各栅极线与一列连接线401连接，并且每一个栅极线对应设置一个连接线401，以通过一列虚设孔40内的连接线401实现一个导电层202中的各栅极线与外围器件之间的连接。

在一个可选的实现方式中，同一导电层202与多个虚设孔40的孔底接触；也就是说，同一导电层202对应设置多个连接线401，同一导电层202对应的多个连接线401均与同一外围器件连接。由于导电层202自身具有一定的电阻，通过上述设置，可以提高导电层202的电压均匀性，减小三维存储器的延迟；另外，可以在堆叠结构20背离衬底10的一侧设置与连接同一导电层202的各连接线401连接的布线层，通过布线层与对应的外围器件连接，如此与通过阶梯区实现导电层与外围器件之间的连接相比，丰富了外围器件与导电层202之间的连接位置，以便于三维存储器的布线。值得说明的是，同一导电层202对应设置的虚设孔40数量可以为两个、三个、四个等。

进一步地，各虚设孔40相对于垂直于衬底10的平面对称设置，如此设置可以使虚设孔40分布更加均匀。

继续参照图1，在一个可实现的方式中，堆叠结构20可以为多层结构(如双层结构)，虽然图1并未示出下层结构中导电层202的连接方式，但不难想到各导电层202也可以通过对应的虚设孔40和设置在虚设孔40内的连接线401与外围器件连接。

继续参照图1和图3，在一个实施例中，沿堆叠结构20的中心向边缘的方向，各虚设孔40的深度梯次减小。在沟道结构301和连接线401均呈阵列状设置，每相邻两列沟道结构301之间设置有一列连接线401，并且每一列连接线401连接同一导电层202内的不同栅极线的实现方式中，每一列虚设孔40的深度相同，此时位于堆叠结构20中间位置的一列虚设孔40深度较大，由该列虚设孔40向两侧边缘的方向上，各列虚设孔40的深度逐渐减小；相邻虚设孔40的深度减小的幅度可以为导电层202的厚度与绝缘层201的厚度之和的整数倍；以图1所示结构为例，相邻的两个虚设孔40的深度差与导电层202的厚度与绝缘层201的厚度之和相等。当然，在其他的实现方式中，位于堆叠结构20中心的虚设孔40深度最大，该虚设孔40四周的虚设孔40深度均小于该虚设孔40的深度，并且该虚设孔40向堆叠结构20边缘的方向上各虚设孔40的深度逐渐减小。

在另一个实施例中，沿堆叠结构20的中心向边缘的方向，各虚设孔40的深度梯次增大。在沟道结构301和连接线401均呈阵列状设置，每相邻两列沟道结构301之间设置有一列连接线401，并且每一列连接线401连接同一导电层202内的不同栅极线的实现方式中，每一列虚设孔40的深度相同，此时位于堆叠结构20中间位置的一列虚设孔40深度较小，由该列虚设孔40向两侧边缘的方向上，各列虚设孔40的深度逐渐增大，相邻虚设孔40的深度增大的幅度可以为导电层202的厚度与绝缘层201的厚度之和的整数倍；示例性的相邻的两个虚设孔40的深度差与导电层202的厚度与绝缘层201的厚度之和相等。当然，在其他的实现方式中，位于堆叠结构20中心的虚设孔40深度最小，该虚设孔40四周的虚设孔40深度均大于该虚设孔40的深度，并且该虚设孔40向堆叠结构20边缘的方向上各虚设孔40的深度逐渐增大。

继续参照图1和图2，在上述实现方式中，虚设孔40包括位于底部的孔底、以及环绕虚设孔40中心线的周向侧壁；为了避免连接线401与被该连接线401贯穿的导电层202接触，进而导致的同一连接线401与不同的导电层202同时电连接，可以在连接线401与被该连接线401穿过的虚设孔40周向侧壁之间形成空隙；当然也可以在连接线401和虚设孔40的周向侧壁之间设置绝缘侧壁402。例如，如图1所示，靠近中心的虚设孔40中的连接线401沿y方向延伸，该连接线401从堆叠结构20的最顶层起穿过了七个导电层202，与第八个导电层202接触，此时，绝缘侧壁402设置在被该连接线401贯穿的七个导电层与该连接线401之间，以电性绝缘该连接线401和被该连接线401穿过的七个导电层202。

绝缘侧壁402由绝缘材料构成，示例性的，绝缘侧壁402可以为氧化硅侧壁，或者绝缘侧壁402为氮化硅侧壁，或者绝缘侧壁402为氮氧化硅侧壁，当然绝缘侧壁402还可以由其他的绝缘材质构成，本实施例对绝缘侧壁402的材质不做限制。

本发明实施例还提供一种三维存储器的制造方法，该方法可以用于制造前述各实施例提供的三维存储器，采用这种方法制作出来的三维存储器无需设置阶梯区，从而避免了因在阶梯区内填充绝缘填充物而导致的沟道结构受力较大，进而可以防止沟道结构损坏。

如图4所示，本发明实施例中的三维存储器制作方法包括：

S101、提供衬底。

衬底可以呈板状，衬底的材质可以有多种，例如：单晶硅、硅锗、锗等材质。

S102、在衬底上沿第一方向交替层叠的形成多个导电层和多个绝缘层，以构成堆叠结构。其中，可以通过化学气相沉积法(CVD)、原子层沉积法(ALD)等方法形成绝缘层和导电层。

在一个实施例中，可以先在衬底上形成一层导电层，之后在该层导电层上形成一层绝缘层，之后在该绝缘层上再形成一层导电层，如此循环，可以形成交替堆叠的多个导电层和多个绝缘层。

在另一个实施例中，在衬底上沿第一方向交替层叠的形成多个导电层和多个绝缘层，以构成堆叠结构的具体步骤包括：

在衬底10上沿第一方向交替堆叠的形成多个过渡层203和多个绝缘层201；采用此步骤后形成的结构如图5所示。具体地，可以先在衬底10上形成由绝缘材质构成的分隔层，之后在分隔层上形成过渡层203，之后在过渡层203上形成绝缘层201，之后在该绝缘层201上再形成过渡层203，如此往复，以形成交替堆叠的多个过渡层203和绝缘层201。在后续步骤中，将各过渡层203替换成导电层，以形成由导电层和绝缘层201构成的堆叠结构，其中分隔层可以将位于靠近衬底10的导电层与衬底10之间分隔开。

在上述实现方式中，绝缘层201可以由氧化硅、氮化硅、氮氧化硅中的一种或多种构成。导电层2可以由钨、钴、铜、铝中的一种或多种够成，当然导电层还可以由氮化钛等非金属导电材质构成。过渡层203的材质可以由氮化硅或氮氧化硅等材质构成，值得说明的是，过渡层203与绝缘层201的材质不同，以免在后续步骤中去除过渡层203的时破坏绝缘层201。

S103、在堆叠结构上形成多个沟道孔，并在沟道孔内形成沟道结构，沟道孔沿第一方向贯穿各导电层和各绝缘层。此步骤后形成的结构如图6所示，其中，沟道结构301可以包括半导体通道层以及位于半导体通道层外侧的介质层，其中，半导体沟道层可以由非晶硅、多晶硅或单晶硅构成，介质层可以包括隧道层、存储单元层和阻隔层，隧道层可以由氧化硅、氮化硅等材质构成，存储单元层可以由氮化硅、氮氧化硅或硅等材质构成，阻隔层可以由氧化硅、氮化硅等绝缘材料构成。

沟道结构301与每一导电层202之间均可以构成存储单元，数据可以存储在存储单元内；每一沟道结构与各导电层构成存储串，以实现数据在三维方向上的存储和读取，以使得三维存储器具有较高的存储能力。

在上述步骤中，在堆叠结构上形成多个沟道孔30，并在沟道孔30内形成沟道结构301的步骤具体包括：

首先，在交替堆叠的过渡层203和绝缘层201中形成沿第一方向贯穿各过渡层203和各绝缘层201的多个沟道孔30；然后，在各沟道孔30内形成沟道结构301。

其中，沟道孔30为穿过各过渡层203和各绝缘层201的通孔，沟道孔30的下端延伸至衬底10的表面。示例性的，可以通过光刻或干法蚀刻等方法在绝缘层201和过渡层203上形成沿垂直于衬底10方向延伸的沟道孔30。沟道结构301可以通过化学气相沉积法(CVD)、原子层沉积法(ALD)等方法形成。

请继续参考图4，本实施例中，在形成沟道结构301之后还包括：

S104、在堆叠结构上形成多个虚设孔，多个虚设孔位于各沟道孔之间，多个虚设孔沿第一方向贯穿部分导电层和部分绝缘层，且每个虚设孔的孔底与一个导电层接触。

示例性的，多个虚设孔排成阵列，即多个虚设孔排列成多行和多列；多个沟道孔30排成阵列，即多个沟道孔30排列成多行和多列，并且相邻的两列沟道孔30之间设置有一列虚设孔。进一步的，每一列虚设孔的深度相同；其中位于绝缘层201中心的一列虚设孔的深度最大，由中心向边缘的方向虚设孔的深度逐渐减小，以便在将过渡层203替换成导电层之后，使得每一列虚设孔的孔底位于同一导电层202上。

在一个实施例中，在堆叠结构20上形成多个虚设孔，多个虚设孔位于各沟道孔30之间，且多个虚设孔沿第一方向贯穿部分导电层和部分绝缘层201，每个虚设孔贯穿至不同的导电层的具体步骤包括：

首先，在堆叠结构20背离衬底10的一侧形成第一牺牲层501，

之后，在第一牺牲层501上形成深度不同的多个第一中间虚设孔504，第一中间虚设孔504在堆叠结构上的投影位于多个沟道孔30之间。第一中间虚设孔504为形成在第一牺牲层501中且顶部有开口、底部封闭的孔，沿堆叠结构20的中心至边缘的方向，相邻的两个第一中间虚设孔504的深度不同。形成的结构如图11所示。

接下来，自各第一中间虚设孔504的孔底向衬底10方向刻蚀形成相同深度的孔段，孔段延伸至堆叠结构20中，由于第一中间虚设孔504的深度不同，因此，自各第一中间虚设孔504的底部开始，朝向堆叠结构20刻蚀相同深度的孔段后，位于堆叠结构20中的孔段深度不同，孔段中位于在堆叠结构中的部分形成虚设孔40。形成的结构如图12所示。

在上述实施例中，第一牺牲层501除了用于形成第一中间虚设孔504外，还可以在刻蚀上述孔段时，第一牺牲层501可以保护虚设孔40外的绝缘层201和过渡层203，进而避免虚设孔40外的绝缘层201和过渡层203被损坏。其中，第一牺牲层501的材质可以由多种，示例性的，第一牺牲层501可以主要由无定型碳构成，当然第一牺牲层501还可以由其他的材质构成。

在上述实施例中，第一中间虚设孔504可以通过干法蚀刻或者湿法蚀刻等方式形成，相同的，自第一中间虚设孔504的孔底向衬底10方向形成延伸至过渡层203和绝缘层201的孔段也可以通过干法蚀刻或者湿法蚀刻等方式形成。

进一步地，在第一牺牲层501上形成深度不同的多个第一中间虚设孔504的步骤包括：

在第一牺牲层501上形成第二牺牲层502；如图11所示，第二牺牲层502位于第一牺牲层上501，第二牺牲层502可以主要由氮氧化硅等材质构成，可以通过沉积的方式形成。

接下来，在第二牺牲层502上形成多个通孔505，通孔505在堆叠结构上的投影位于多个沟道孔30之间；在第一牺牲层501中暴露在各通孔505内的区域形成深度不同的第一虚设孔段，各第一虚设孔段形成各第一中间虚设孔504。

在上述制作第一中间虚设孔504过程中，先在第二牺牲层502上形成通孔505，之后在位于通孔505内的第一牺牲层501中制作深度不同的第一虚设孔段，以形成第一中间虚设孔504，采用如上制作方法，使得第一中间虚设孔504具有较高的位置精度，提高了三维存储的加工精度。

进一步地，在第二牺牲层502上形成多个通孔505，通孔505在堆叠结构上的投影位于多个沟道孔30之间的步骤具体包括：

首先，在第二牺牲层502上形成第三牺牲层503，如图7所示，第三牺牲层503位于第二牺牲层502上；如图8所示，然后，在第三牺牲层503上形成通孔505，通孔505贯穿第三牺牲层503和第二牺牲层502；之后，去除第三牺牲层503。

上述制作方法中，第三牺牲层503可以为光刻胶，以通过掩膜、曝光、显影等方法在第三牺牲层503上形成第一曝光区，之后通过蚀刻的方式去除第一曝光区内的第三牺牲层503以及第一曝光区正对的第二牺牲层502，进而形成通孔505，提高了通孔505的位置精度。

在另一实施方式中，在第一牺牲层501中暴露在各通孔505内的区域形成深度不同的虚设孔段，各虚设孔段形成各第一中间虚设孔40的步骤包括：

在去除第三牺牲层503之后，首先在第二牺牲层502上形成第四牺牲层506，如图9所示，第四牺牲层506位于第二牺牲层502上。

然后，在第四牺牲层506上形成多个第二中间虚设孔507，各第二中间虚设孔507与各通孔505一一正对，且各第二中间虚设孔507的深度不同。

接下来，自各第二中间虚设孔507的孔底向衬底10方向形成深度相同的第二虚设孔段，第二虚设孔段延伸至第一牺牲层501中，第二虚设孔段位于第一牺牲层501的部分形成第一中间虚设孔504。

示例性的，第四牺牲层506可以为光刻胶，以便通过掩膜、曝光、显影等方式在第四牺牲层506上形成第二曝光区，并且第二曝光区与通孔505一一正对，之后通过蚀刻的方式去除第二曝光区内的第四牺牲层506，以形成的第二中间虚设孔507。

为了保证第二中间虚设孔507的深度不同，可以通过光学邻近效应修正(英文全称为Optical Proximity Correctio，简称为OPC)的方法，在进行曝光之前调节各第二曝光区对应的掩膜版，以使各第二曝光区对应的掩膜版的通光量不同，进而在曝光相同的时间内，各第二曝光区向衬底10方向延伸的深度不同，进而在去掉第二曝光区内的第四牺牲层506后可以形成深度不同的第二中间虚设孔507。

在形成第二中间虚设孔507后，可以通过蚀刻的方式在第二中间虚设孔507的孔底向衬底10方向形成深度相同的第二虚设孔段，第二虚设孔段延伸至第一牺牲层501中，进而形成深度不同的第一虚设孔504。

继续参照图4，在形成深度不同的第一虚设孔504之后，上述三维存储器的制作方法还包括：

S105、在各虚设孔内形成连接线，连接线朝向衬底的一端与该连接线所在的虚设孔的孔底对应的导电层接合，且连接线与被该连接线贯穿的导电层之间绝缘设置。

示例性的，可以通过化学气相沉积法(CVD)、原子层沉积法(ALD)等方法形成连接线；连接线可以主要由钨、钴、铜、铝等金属材质够成，当然连接线还可以由氮化钛等非金属导电材质构成；连接线与导电层的材质可以相同，以保证连接线与导电层接触处具有较小的电阻，以提高三维存储器性能。

如图14和图15所示，在虚设孔40内形成连接线的步骤之前，三维存储器制作方法还包括：

以各虚设孔40为通道，将各过渡层203替换成各导电层202，进而形成交替堆叠的导电层202和绝缘层201，以构成堆叠结构20。

如图13和图14所示，本实施例中，在虚设孔40内形成连接线401的步骤包括：

首先，在虚设孔40的内侧壁和底壁上形成绝缘侧壁402，绝缘侧壁402覆盖虚设孔40的周向侧壁和底壁，绝缘侧壁402围设成空腔，该空腔远离衬底10的一端设有开口，靠近衬底10的一端为封闭端；

然后，在绝缘侧壁402的底部形成过孔403，过孔403延伸至虚设孔40的孔底对应的导电层202；示例性的，可以通过刻蚀的方式，刻蚀空腔的底部，即刻蚀绝缘侧壁的底部，形成分别与空腔和导电层的表面连通的过孔403。

之后，在空腔以及过孔403内沉积导电材料，形成连接线401。

在上述实施方式中，绝缘侧壁402由绝缘材料构成，示例性的，绝缘侧壁402可以为氧化硅侧壁，或者绝缘侧壁402为氮化硅侧壁，或者绝缘侧壁402为氮氧化硅侧壁，当然绝缘侧壁402还可以由其他的绝缘材质构成，本实施例对绝缘侧壁402的材质不做限制。

如图13-图15所示，上述实现方式中，可以在形成虚设孔40后在虚设孔40的周向侧壁和孔底处均形成绝缘侧壁402，之后通过蚀刻等方式在虚设孔40孔底处的绝缘侧侧壁402上形成过孔403，之后利用虚设孔40去除与该虚设孔40孔底对应的过渡层203，以形成空白层，之后在各空白层以及各虚设孔40内形成导电材料，以形成各导电层202和各连接线401。

为了便于理解，上述实施例描述的三维储存器的制作方法可以总结成包括如下步骤：

提供衬底10，并在衬底10上形成交替层叠的多个过渡层203和多个绝缘层201。此步骤形成的结构如图5所示。

之后，形成贯穿各过渡层203和绝缘层201的沟道孔30，并在沟道孔30内形成沟道结构301。此步骤形成的结构如图6所示。

接下来，依次形成第一牺牲层501、第二牺牲层502以及第三牺牲层503。此步骤形成的结构如图7所示。

之后，通过蚀刻的方式在第三牺牲层503上形成通孔505，通孔505贯穿第二牺牲层502，此步骤形成的结构如图8所示。

之后去除第三牺牲层503，并在第三牺牲层503上形成第四牺牲层506。此步骤形成的结构如图9所示。

之后，通过光学邻近效应修正的方法，在第四牺牲层506上形成深度不同的第二曝光区，每一第二曝光区与第二牺牲层502上的通孔505一一对应，其中投影位于衬底10中心的第二曝光区深度较大，由该第二曝光区向边缘的方向上各第二曝光区的深度逐渐减小，去除各第二曝光区对应的第四牺牲层506，以形成各第二中间虚设孔507，并且投影位于衬底10中心的第二中间虚设孔507深度较大，由该第二中间虚设孔507向边缘的方向上各第二中间虚设孔507的深度逐渐减小。此步骤形成的结构如图10所示。

接下来，在第二中间虚设孔40的孔底向衬底10形成深度相同的第二虚设孔段，第二虚设孔段延伸至第一牺牲层501内，以形成第一中间虚设孔504，并且投影位于衬底10中心的第一中间虚设孔504深度机较大，由该第一中间虚设孔504向边缘的方向上各第一中间虚设孔504的深度之间减小。此步骤形成的结构如图11所示。

之后，在第一中间虚设孔504的孔底向衬底10形成深度相同的孔段，进而在过渡层203和绝缘层201上形成虚设孔40。此步骤形成的结构如图12所示。

去除第一牺牲层501和第二牺牲层502；此步骤形成的结构如图13所示。之后在虚设孔40的周向侧壁和孔底形成绝缘侧壁402；之后在虚设孔40孔底处的绝缘侧壁402上形成过孔403，此步骤形成的结构如图14所示。

之后，利用虚设孔40去除该虚设孔40孔底对应的过渡层203，形成空白层，在空白层和虚设孔40内形成导电层202，进而形成连接导电层202的连接线401。此步骤形成的结构如图15所示。

本实施提供的三维存储器制作方法制作的三维储存器，堆叠结构20上设置有沿第一方向贯穿各导电层202和绝缘层201的沟道孔30，沟道孔30内设置有沟道结构301，并且在沟道孔30之间还设置有多个虚设孔40，每一虚设孔40的深度不同，以使每一虚设孔40贯穿至不同的导电层202；且在各虚设孔40内设置有连接线401，连接线401朝向衬底10的一端与该连接线401所在的虚设孔40孔底对应的导电层202接合，使得每一导电层202均可以通过对应的连接线401与外围器件连接。与在堆叠结构上设置阶梯区，导电层通过阶梯区内的连接线与外围器件连接相比，在本实施例中，沟道结构301和连接线401均设置在堆叠结构20的核心区，无需设置位于核心区外的阶梯区，因此也就不需要在阶梯区设置绝缘填充物，从而避免了因在阶梯区内填充绝缘填充物而导致的沟道结构301受力较大，进而可以防止沟道结构301损坏。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (16)

1.一种三维存储器，其特征在于，包括：衬底和设置在所述衬底上的堆叠结构；

所述堆叠结构包括沿第一方向交替层叠设置的多个导电层和多个绝缘层；

所述堆叠结构设置有多个沟道孔，所述沟道孔沿所述第一方向贯穿各所述导电层和各所述绝缘层，所述沟道孔内设置有沟道结构；

所述堆叠结构还设置有多个虚设孔，多个所述虚设孔位于各所述沟道孔之间，多个所述虚设孔沿所述第一方向向所述衬底延伸，且每个所述虚设孔的孔底与一个所述导电层接触；

各所述虚设孔内均设置有连接线，所述连接线的朝向所述衬底的一端与该连接线所在的所述虚设孔的孔底对应的所述导电层接合，且所述连接线与被该连接线贯穿的所述导电层之间绝缘；

同一所述导电层与多个所述虚设孔的孔底接触，各所述虚设孔相对于垂直于所述衬底的平面对称设置。

2.根据权利要求1所述的三维存储器，其特征在于，相邻的两个所述沟道孔之间设置有一个所述虚设孔。

3.根据权利要求1所述的三维存储器，其特征在于，各所述虚设孔呈阵列设置，各所述沟道孔呈阵列设置，相邻的两列所述沟道孔之间设有一列所述虚设孔。

4.根据权利要求3所述的三维存储器，其特征在于，位于同一列的各所述虚设孔的深度相同。

5.根据权利要求1所述的三维存储器，其特征在于，沿所述堆叠结构的中心至边缘的方向，各所述虚设孔的深度梯次减小。

6.根据权利要求1所述的三维存储器，其特征在于，沿所述堆叠结构的中心至边缘的方向，各所述虚设孔的深度梯次增大。

7.根据权利要求1所述的三维存储器，其特征在于，所述虚设孔包括环绕所述虚设孔中心线设置的周向侧壁以及位于所述虚设孔底部的孔底，所述连接线与所述虚设孔的所述周向侧壁之间设置有绝缘侧壁。

8.根据权利要求7所述的三维存储器，其特征在于，所述绝缘侧壁为氧化硅侧壁、氮化硅侧壁或者氮氧化硅侧壁中的任一种。

9.根据权利要求1所述的三维存储器，其特征在于，所述连接线的材质与所述导电层的材质相同。

10.一种三维存储器制作方法，其特征在于，包括：

提供衬底；

在所述衬底上沿第一方向交替层叠的形成多个导电层和多个绝缘层，以构成堆叠结构；

在所述堆叠结构上形成多个沟道孔，并在所述沟道孔内形成沟道结构，所述沟道孔沿所述第一方向贯穿各所述导电层和各所述绝缘层；

在所述堆叠结构上形成多个虚设孔，多个所述虚设孔位于各所述沟道孔之间，多个所述虚设孔沿所述第一方向贯穿部分所述导电层和部分所述绝缘层，且每个所述虚设孔的孔底与一个所述导电层接触；

在各所述虚设孔内形成连接线，所述连接线朝向所述衬底的一端与该连接线所在的所述虚设孔的孔底对应的所述导电层接合，且所述连接线与被该连接线贯穿的所述导电层之间绝缘设置；

在所述堆叠结构上形成多个虚设孔，多个所述虚设孔位于各所述沟道孔之间，且多个所述虚设孔沿所述第一方向贯穿部分所述导电层和部分所述绝缘层，每个所述虚设孔贯穿至不同的所述导电层的步骤包括：

在所述堆叠结构背离所述衬底的一侧形成第一牺牲层；

在所述第一牺牲层上形成深度不同的多个第一中间虚设孔，所述第一中间虚设孔在所述堆叠结构上的投影位于多个所述沟道孔之间；

自各所述第一中间虚设孔的孔底向所述衬底方向刻蚀形成相同深度的孔段，所述孔段延伸至所述堆叠结构中，所述孔段中位于在所述堆叠结构中的部分形成所述虚设孔。

11.根据权利要求10所述的三维存储器制作方法，其特征在于，在所述衬底上沿第一方向交替层叠的形成多个导电层和多个绝缘层，以构成堆叠结构的步骤包括：

在所述衬底上沿第一方向交替层叠的形成多个过渡层和多个绝缘层；

在所述堆叠结构上形成多个沟道孔，并在所述沟道孔内形成沟道结构的步骤包括：

形成沿所述第一方向贯穿各所述过渡层和各所述绝缘层的多个所述沟道孔；

在各所述沟道孔内形成所述沟道结构。

12.根据权利要求10所述的三维存储器制作方法，其特征在于，在所述第一牺牲层上形成深度不同的多个第一中间虚设孔的步骤包括：

在所述第一牺牲层上形成第二牺牲层；

在所述第二牺牲层上形成多个通孔，所述通孔在所述堆叠结构上的投影位于多个所述沟道孔之间；

在所述第一牺牲层中暴露在各所述通孔内的区域形成深度不同的第一虚设孔段，各所述第一虚设孔段形成各所述第一中间虚设孔。

13.根据权利要求12所述的三维存储器制作方法，其特征在于，在所述第二牺牲层上形成多个通孔，所述通孔在所述堆叠结构上的投影位于多个所述沟道孔之间的步骤包括：

在所述第二牺牲层上形成第三牺牲层；

在所述第三牺牲层上形成通孔，且所述通孔贯穿所述第二牺牲层；

去除所述第三牺牲层。

14.根据权利要求12或13所述的三维存储器制作方法，其特征在于，在所述第一牺牲层中暴露在各所述通孔内的区域形成深度不同的虚设孔段，各所述虚设孔段形成各所述第一中间虚设孔的步骤包括：

在所述第二牺牲层上形成第四牺牲层；

在所述第四牺牲层上形成多个第二中间虚设孔，各所述第二中间虚设孔与各所述通孔一一正对，且各所述第二中间虚设孔的深度不同；

自各所述第二中间虚设孔的孔底向所述衬底方向形成深度相同的第二虚设孔段，所述第二虚设孔段延伸至所述第一牺牲层中，所述第二虚设孔段位于所述第一牺牲层的部分形成所述第一中间虚设孔。

15.根据权利要求11所述的三维存储器制作方法，其特征在于，在所述虚设孔内形成连接线的步骤之前，所述三维存储器制作方法还包括：

以各所述虚设孔为通道，将各所述过渡层替换成各所述导电层。

16.根据权利要求10或15所述的三维存储器制作方法，其特征在于，在所述虚设孔内形成连接线的步骤包括：

在所述虚设孔的周向侧壁和孔底上形成绝缘侧壁，所述绝缘侧壁围设成顶部开口、底部封闭的空腔；

在所述空腔的底部形成过孔，所述过孔延伸至所述虚设孔的孔底对应的所述导电层；

在所述空腔以及所述过孔内沉积导电材料，形成所述连接线。

Images