CN111640752B - 存储器及其形成方法 - Google Patents

Abstract

本发明提供了一种存储器及其形成方法。通过将每一排填充在最边缘且紧邻的两个节点接触窗中的两个节点接触部相互连接，以构成尺寸较大的组合接触部，从而在制备节点接触部时，即能够有效保证边缘位置的组合接触部的形貌，并且在宽度较大的组合接触部的阻挡保护下，还可以避免其余的节点接触部受到大量侵蚀，提高独立设置的节点接触部的形貌精度，进而有利于提高所形成的存储器的器件性能。

Description

存储器及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。

背景技术

存储器，例如动态随机存储器(Dynamic Random Access Memory，DRAM)，其通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元。以及，所述存储器还包括存储电容器，所述存储电容器用于存储代表存储信息的电荷，以及所述存储单元可通过一节点接触部电性连接所述存储电容器，从而实现各个存储单元的存储功能。

目前，一种制备节点接触部的方法例如为：首先界定出节点接触窗，接着可以填充导电材料层在所述节点接触窗中，以形成节点接触部。其中，在制备节点接触部时，导电材料层在填充节点接触窗的同时还进一步向上延伸出节点接触窗，使得填充在不同的节点接触窗中的导电材料层相互连接，基于此，即需要利用图形化工艺分断所述导电材料层，以形成相互分隔的节点接触部。

然而，图形化导电材料层以形成节点接触部时，对应在边缘位置上的节点接触部其图形形貌极易发生变形，从而会对节点接触部的性能造成不利影响，导致最终所形成的半导体器件其稳定性较差。

发明内容

本发明的目的在于提供一种存储器，以解决现有的存储器其边缘位置的节点接触部容易出现形貌异常，从而影响存储器性能的问题。

为解决上述技术问题，本发明提供一种存储器，包括：

衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧；

多条隔离柱，形成在所述衬底上并至少位于所述记忆体区中，以用于界定出多个节点接触窗在所述衬底的所述记忆体区中，以及所述多个节点接触窗在预定方向上对齐排布呈多排；以及，

多个节点接触部，所述节点接触部填充所述节点接触窗并呈多排排布，并且每一排填充在最边缘且紧邻的两个节点接触窗中的两个节点接触部相互连接，其中相互连接的两个节点接触部构成组合接触部，以及位于所述组合接触部远离周边区一侧的节点接触部构成独立接触部，并且每一所述独立接触部填充一个节点接触窗。

可选的，相邻的所述节点接触部之间间隔有所述隔离柱；其中，所述组合接触部中的两个节点接触部之间间隔的隔离柱构成第一隔离柱，以及所述组合接触部中的两个节点接触部覆盖所述第一隔离柱，并在所述第一隔离柱的顶表面上相互连接。

可选的，相邻的所述独立接触部之间间隔的隔离柱构成第二隔离柱，并且所述第二隔离柱的顶表面低于所述独立接触部的顶表面；以及，所述存储器还包括第一遮蔽层，所述第一遮蔽层至少填充在相邻的所述独立接触部之间并位于所述第二隔离柱上。

可选的，所述组合接触部中的两个节点接触部之间间隔的隔离柱构成第一隔离柱，所述第一隔离柱的顶表面高于所述第二隔离柱的顶表面。

可选的，所述隔离柱还形成在所述周边区中并构成第三隔离柱，以及相邻的所述第三隔离柱之间间隔有绝缘填充柱。

可选的，所述存储器还包括：电性传导层，至少形成在部分所述第三隔离柱上，其中被所述电性传导层覆盖的部分第三隔离柱的顶表面高出于未被所述电性传导层覆盖的另一部分第三隔离柱的顶表面。

可选的，所述电性传导层和所述组合接触部间隔设置，以及位于所述电性传导层和所述组合接触部之间的第三隔离柱和绝缘填充柱的顶表面相对于所述节点接触部的顶表面更为下沉，以界定出凹槽在所述电性传导层和所述组合接触部之间。

可选的，所述存储器还包括第二遮蔽层，所述第二遮蔽层至少填充在所述电性传导层和所述组合接触部之间的所述凹槽中。

可选的，所述存储器还包括多个隔离侧墙，所述凹槽的侧壁上形成有所述隔离侧墙；其中，所述凹槽的底壁上还形成有绝缘膜层，所述绝缘膜层覆盖所述凹槽中的第三隔离柱的顶表面和绝缘填充柱的顶表面，并连接所述隔离侧墙的底部。

可选的，所述存储器还包括多个隔离侧墙，所述凹槽的侧壁上形成有所述隔离侧墙，并且所述隔离侧墙的底部部分覆盖所述第三隔离柱；其中，在所述凹槽中，被所述隔离侧墙覆盖的第三隔离柱的顶表面高出于未被所述隔离侧墙覆盖的第三隔离柱的顶表面。

另外，本发明还提供了一种存储器的形成方法，包括：

提供一衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧；

形成多条隔离柱在所述衬底上，所述隔离柱至少位于所述记忆体区中以界定出多个节点接触窗在所述衬底的所述记忆体区中，以及所述多个节点接触窗在预定方向上对齐排布呈多排；以及，

形成多个节点接触部，所述节点接触部填充所述节点接触窗并呈多排排布，并且每一排的节点接触部中填充最边缘且紧邻的两个节点接触窗的两个节点接触部相互连接，其中相互连接的两个节点接触部构成组合接触部，以及位于所述组合接触部远离周边区一侧的节点接触部构成独立接触部，并且每一所述独立接触部填充一个节点接触窗。

可选的，每一排的节点接触窗中位于最边缘且邻近的两个节点接触窗联合定义为组合接触窗，以及位于所述组合接触窗远离周边区一侧的节点接触窗定义为独立接触窗；其中，形成所述节点接触部的方法包括：

形成导电材料层，所述导电材料层填充所述节点接触窗并覆盖所述隔离柱的顶表面；

形成图形化的掩模层在所述导电材料层上，所述图形化的掩模层至少包括第一图形和第二图形，所述第一图形覆盖在所述组合接触窗的上方，以及所述第二图形覆盖在所述独立接触窗的上方；以及，

以所述图形化的掩模层为掩模刻蚀所述导电材料层，以形成多个节点接触部，其中填充在所述组合接触窗中的两个节点接触部相互连接以构成所述组合接触部，以及填充在所述独立接触窗中的节点接触部相互分隔以构成所述独立接触部。

在本发明提供的存储器中，使每一排填充在最边缘且紧邻的两个节点接触窗中的两个节点接触部相互连接，从而可构成尺寸较大的组合接触部，如此一来，在制备节点接触部时，由于在边缘位置形成的两个节点接触部可以相互连接而构成尺寸较大的组合接触部，从而能够有效保障边缘位置的组合接触部的形貌；并且，在宽度较大的组合接触部的阻挡保护下，还可以进一步避免排布在内的节点接触部受到大量侵蚀，提高其余的节点接触部的形貌精度，进而有利于提高所形成的存储器的器件性能。

附图说明

图1a为本发明实施例一中的存储器其形成有隔离柱和节点接触部的剖面示意图；

图1b为本发明实施例一中的存储器其形成有遮蔽层的剖面示意图；

图2为本发明实施例一中的存储器的形成方法的流程示意图；

图3a～图3e为本发明实施例一中的存储器在其制备过程中的结构示意图；

图4为本发明实施例二中的存储器的结构示意图；

图5为本发明实施例三中的存储器的结构示意图。

其中，附图标记如下：

100-衬底；

100A-记忆体区；

100B-周边区；

110-第一沟槽隔离结构；

120-第二沟槽隔离结构；

210-组合接触部；

220-独立接触部；

200a-第一导电层；

200b-第二导电层；

200c-第三导电层；

300-隔离柱；

310-第一隔离柱；

320-第二隔离柱；

330-第三隔离柱；

400-绝缘填充柱；

510-第一遮蔽层；

520-第二遮蔽层；

520’-隔离侧墙；

530’-绝缘膜层；

610-组合接触窗；

620-独立接触部；

630-周边接触部；

710-第一图形；

720-第二图形；

730-第三图形；

800-导电材料层；

900-钝化层。

具体实施方式

以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图1a为本发明实施例一中的存储器其形成有隔离柱和节点接触部的剖面示意图，图1b为本发明实施例一中的存储器其形成有遮蔽层的剖面示意图。结合图1a和图1b所示，所述存储器包括：衬底100、形成在所述衬底100上的多条隔离柱300和多个节点接触部。

具体的，所述衬底100中形成有多个有源区，所述多个有源区例如呈阵列排布，相邻的有源区之间可利用第一槽隔离结构110相互分隔，并且基于所述有源区在所述有源区上形成有存储单元。其中，排布在边缘位置的有源区构成第一有源区AA1，以及被所述第一有源区AA1围绕在内的有源区构成第二有源区AA2。

需要说明的是，基于现有半导体制备工艺的限制，容易导致所形成的多个有源区中排布在边缘位置的有源区(例如，第一有源区AA1)其品质较低，若在低品质的有源区上进一步制备存储单元时，则基于边缘位置的有源区所形成的存储单元的器件性能即会受到影响，使得存在性能缺陷的存储单元需要报废，此时，必然会导致成本的浪费。

基于此，本实施例中，可以至少将位于边缘位置的有源区定义为非功能性有源区，所述非功能性有源区并不用于形成存储单元，即，所述非功能性有源区包括第一有源区AA1。以及，被所述第一有源区AA1围绕在内的第二有源区AA2至少部分定义为功能性有源区，用于形成有效的存储单元。

继续参考图1a所示，本实施例中，所述衬底100上定义有记忆体区100A和位于所述记忆体区100A外侧的周边区100B，以及所述多个有源区即形成在所述记忆体区100A中。其中，所述周边区100B与所述记忆体区100A相接的区域中形成第二沟槽隔离结构120，以使所述记忆体区100A中的半导体器件和所述周边区100B中的半导体器件相互隔离。应当认识到，所述多个有源区中排布在边缘位置的第一有源区AA1即相应的靠近所述周边区100B。

可以认为，所述多个有源区中最靠近周边区100B的有源区构成第一有源区AA1，以及所述多个有源区中位于所述第一有源区AA远离周边区100B一侧的有源区构成第二有源区AA2。

继续参考图1a所示，多条隔离柱300形成在所述衬底100上并位于所述记忆体区100A中，以用于界定出多个节点接触窗在所述衬底100上，以及所述多个节点接触窗在预定方向上对齐排布呈多排。可以认为，所述多个隔离柱300包括部分沿着第一方向延伸的隔离柱和另一部分沿着第二方向延伸的隔离柱，进而可利用不同方向相交的隔离柱围绕出所述多个节点接触窗。

进一步的，所述多条隔离柱300中，沿第一方向延伸的隔离柱和沿第二方向延伸的隔离柱例如为相互垂直，从而可使界定出的多个节点接触窗在第一方向和第二方向上均对齐排布。此时，即可以认为，多个节点接触窗在第一方向和第二方向上均呈多排排布。

继续参考图1a所示，所述节点接触部填充所述节点接触窗并相应的呈多排排布，以及所述节点接触部即与相应的有源区电性连接。其中，每一排的节点接触部中填充最边缘且紧邻的两个节点接触窗的两个节点接触部相互连接。

如上所述，本实施例中，至少将位于边缘位置的有源区定义为非功能性有源区，此时，位于边缘位置且与所述非功能性有源区连接的节点接触部也可相应的定义为非功能性接触部。因此，即使将位于边缘的两个节点接触部相互连接，仍然不会对整个存储器的器件性能造成影响。

本实施例中，将每一排中填充最边缘的两个节点接触窗并且相互连接的两个节点接触部定义为组合接触部210，以及每一排中位于所述组合接触部210远离周边区100B一侧的节点接触部定义为独立接触部220，并且每一所述独立接触部220填充一个节点接触窗。

即，由相互连接的节点接触部所构成的组合接触部210，其宽度尺寸相对于所述独立接触部220的宽度尺寸更大。例如，所述组合接触部210的宽度尺寸D1可大于2倍的所述独立接触部220的宽度尺寸D2(即，D1＞2*D2)。

需要说明的是，在传统工艺中，通过图形化同一导电材料层以将所述导电材料层进行分割，以形成相互分断的节点接触部时，对位于边缘位置的节点接触部而言通常会受到较大的刻蚀攻击，从而会导致边缘位置的节点接触部容易被大量侵蚀而变形。基于此，本实施例中，将边缘位置的有源区定义为非功能性有源区，并使边缘位置的节点接触部相互连接以构成尺寸较大的组合接触部210，如此一来，即使组合接触部210会受到较大的刻蚀攻击，仍能够保障所述组合接触部210的形貌。并且，在宽度尺寸较大的组合接触部210的阻挡保护下，还可以有效缓解与所述组合接触部210邻近的独立接触部220被过度侵蚀的问题。

进一步的，所述节点接触部包括第一导电层200a、第二导电层200b和第三导电层200c。其中，所述第一导电层200a填充在所述节点接触窗的底部，所述第二导电层200b位于所述第一导电层200a和所述第三导电层200c之间，并包覆所述第三导电层200c的底表面和至少部分侧壁。

应当认识到，利用所述隔离柱300围绕出所述节点接触窗，此时相邻的所述节点接触部之间相应的间隔有所述隔离柱300。具体的，所述组合接触部210中的两个节点接触部之间间隔的隔离柱300构成第一隔离柱310，以及所述组合接触部210中的两个节点接触部覆盖所述第一隔离柱310，并在所述第一隔离柱310的顶表面上相互连接。本实施例中，所述组合接触部210中，两个节点接触部的两个第二导电层200b在所述第一隔离柱310的顶表面上相互连接，两个节点接触部中的两个第三导电层200c在所述第一隔离柱310的上方相互连接。

以及，相邻的所述独立接触部220之间间隔的隔离柱300构成第二隔离柱320，并且所述第二隔离柱320的顶表面低于所述独立接触部220的顶表面。本实施例中，所述第二隔离柱320的顶表面还低于所述第一隔离柱310的顶表面。

结合图1a和图1b所示，本实施例中，所述独立接触部220和所述组合接触部210的顶表面齐平，此时所述独立接触部220和所述组合接触部210均相对于所述第二隔离柱320凸出。基于此，本实施例中的存储器还包括第一遮蔽层510，所述第一遮蔽层510至少填充在相邻的所述独立接触部220之间并位于所述第二隔离柱320上。进一步的，在所述独立接触部220和所述组合接触部210之间也间隔有所述第一遮蔽层510。

此外，所述隔离柱300还可进一步形成在所述周边区100B中，并构成第三隔离柱330，此时，例如可在所述周边区100B中界定出周边接触窗。以及，所述周边接触窗中填充有绝缘填充柱400，换言之，相邻的所述第三隔离柱330之间间隔有所述绝缘填充柱400。

可选的方案中，所述存储器还包括电性传导层230，所述电性传导层230至少形成在部分所述第三隔离柱330上。其中，被所述电性传导层230覆盖的部分第三隔离柱的顶表面高出于未被所述电性传导层230覆盖的另一部分第三隔离柱的顶表面。本实施例中，所述电性传导层230覆盖所述第三隔离柱330的顶表面并且还延伸覆盖邻近的绝缘接触柱400，以及被所述电性传导层230覆盖的第三隔离柱和绝缘接触柱的顶表面，均高出于未被所述电性传导层230覆盖的第三隔离柱和绝缘接触柱的顶表面。

本实施例中，最靠近所述记忆体区100A的电性传导层230和所述组合接触部210相互间隔设置，以及位于所述电性传导层230和所述组合接触部210之间的第三隔离柱330和所述绝缘填充柱400的顶表面相对于所述节点接触部的顶表面更为下沉，以界定出凹槽在所述电性传导层230和所述组合接触部210之间。更具体的，位于所述电性传导层230和所述组合接触部210之间的第三隔离柱330和所述绝缘填充柱400的顶表面，相对于被所述电性传导层230覆盖的第三隔离柱330和绝缘填充柱400的顶表面更为下沉。

需要说明的是，位于所述电性传导层230和所述组合接触部210之间的第三隔离柱330的数量和所述绝缘填充柱400的数量，可以根据实际情况调整(即，对应在所述凹槽中的第三隔离柱330的数量和所述绝缘填充柱400的数量可以根据实际情况对应调整)。例如，本实施例中，在所述电性传导层230和所述组合接触部210之间具有两个第三隔离柱330和两个绝缘填充柱400。以及，所述电性传导层230所覆盖的第三隔离柱和绝缘填充柱的数量也可以相应的调整为1个或多个。本实施例中，所述电性传导层230的下方覆盖有2个第三隔离柱和1个绝缘填充柱。

具体的，未被所述电性传导层230覆盖的第三隔离柱330和绝缘接触柱400的顶表面例如可以和所述第二隔离柱320的顶表面齐平。以及，被所述电性传导层230覆盖的第三隔离柱330和绝缘接触柱400的顶表面例如可以和所述第一隔离柱310的顶表面齐平。

继续参考图1a和图1b所示，所述电性传导层230包括第一电性传导层和第二电性传导层，所述第一电性传导层和所述第二电性传导层依次上下堆叠设置在所述第三隔离柱330和所述绝缘填充柱400上。

其中，所述电性传导层230中和节点接触部中的第二导电层300b和第三导电层300c可以基于同一导电材料层的基础上，并利用图形化工艺同时制备形成。所述电性传导层230和所述节点接触部的形成方法会在下面进行详细说明。

继续参考图1b所示，所述存储器还包括第二遮蔽层520，所述第二遮蔽层520至少填充在所述电性传导层230和所述组合接触部210之间的所述凹槽中。

进一步的方案中，所述周边区100B中可形成有多个电性传导层230，以及位于相邻的电性传导层230之间的第三隔离柱330和绝缘填充柱400的高度也相应的较低，基于此，相邻的电性传导层230之间也填充有所述第二遮蔽层520。

下面结合附图2和图3a～图3e对本实施例中形成如上所述的存储器的方法进行详细说明。其中，图2为本发明实施例一中的存储器的形成方法的流程示意图，图3a～图3e为本发明实施例一中的存储器在其制备过程中的结构示意图。

在步骤S100中，具体参考图3a所示，提供一衬底100，所述衬底100上定义有记忆体区100A和周边区100B，所述周边区100B位于所述记忆体区100A的外侧。

具体的，所述衬底100的所述记忆体区100A中形成有多个有源区，相邻的有源区之间例如可利用第一沟槽隔离结构110相互分隔。其中，所述多个有源区中排布在边缘位置的有源区构成第一有源区AA1，以及位于所述第一有源区AA1远离所述周边区一侧的有源区构成第二有源区AA2。

本实施例中，可以将位于边缘位置的有源区定义为非功能性有源区，所述非功能性有源区并不用于形成存储单元，即，所述非功能性有源区包括第一有源区AA1。以及，被所述第一有源区AA1围绕在内的第二有源区AA2至少部分定义为功能性有源区，用于形成存储单元。

进一步的，在所述有源区阵列外围的衬底中还可以形成有第二沟槽隔离结构120，以使所述记忆体区100A中的有源区阵列能够和周边区100B中的器件相互隔离。

在步骤S200中，继续参考图3a所示，形成多条隔离柱300在所述衬底100上，并界定出多个节点接触窗在所述衬底100上，以及所述多个节点接触窗在预定方向上对齐排布呈多排。本实施例中，所述多个节点接触窗形成在所述记忆体区100A中。

如上所述，所述多个隔离柱300可以包括部分沿着第一方向延伸的隔离柱和另一部分沿着第二方向延伸的隔离柱，进而可利用不同方向相交的隔离柱围绕出所述多个节点接触窗。其中，沿第一方向延伸的隔离柱和沿第二方向延伸的隔离柱例如为相互垂直，从而可使界定出的多个节点接触窗在第一方向和第二方向上均对齐排布。此时，即可以认为，多个节点接触窗在第一方向和第二方向上均呈多排排布。

本实施例中，将每一排的节点接触窗中位于最边缘且相互邻近的两个节点接触窗联合定义为组合接触窗610，以及将每一排中位于所述组合接触窗610远离周边区100B一侧的节点接触窗定义为独立接触窗620。

继续参考图3a所示，在所述记忆体区100A中形成有多条隔离柱300，以界定出多个节点接触窗(包括组合接触窗610和独立接触窗620)在所述记忆体区100A中，并且在所述周边区100B中也形成有所述隔离柱300，以界定出周边接触窗630在所述周边区100B中。此外，在该步骤中，所述多条隔离柱300(包括形成在记忆体区100A中的隔离柱和形成在周边区100B中的隔离柱)的顶表面齐平。

进一步的方案中，具体参考图3b所示，在所述周边接触窗630中还填充有绝缘填充柱400。

本实施例中，在界定出所述节点接触窗之后，还包括进一步刻蚀所述节点接触窗的底部，以使所述节点接触窗的底部进一步延伸至衬底100的有源区中。

在步骤S300中，具体参考图3c～图3d所示，形成多个节点接触部，所述节点接触部填充所述节点接触窗并呈多排排布，并且每一排的节点接触部中填充最边缘且紧邻的两个节点接触窗的两个节点接触部相互连接。

本实施例中，将每一排中填充最边缘的两个节点接触窗且相互连接的两个节点接触部联合定义为组合接触部210，以及每一排中位于所述组合接触部210远离周边区100B一侧的节点接触部定义为独立接触部220，并且每一所述独立接触部220填充一个节点接触窗。还可以理解为，填充在所述组合接触窗610中的两个节点接触部相互连接以构成组合接触部210，以及填充在所述独立接触窗620中的节点接触部构成独立接触部220。

继续参考图3d所示，所述节点接触部包括第一导电层200a、第二导电层200b和第三导电层200c。其中，所述第一导电层200a填充在所述节点接触窗的底部，以和所述有源区电性连接。所述第二导电层200b覆盖所述第一导电层200a的顶表面和所述节点接触窗的侧壁。所述第三导电层200c形成在所述第二导电层200b上，并填充所述节点接触窗，并且所述第三导电层200c还向上延伸出所述节点接触窗，以凸出于所述节点接触窗。

具体的，所述节点接触部的形成方法包括如下步骤。

第一步骤，具体参考图3c所示，形成第一导电层200a在所述节点接触窗的底部。其中，所述第一导电层200a的材料例如包括多晶硅。

第二步骤，继续参考图3c所示，形成导电材料层800，所述导电材料层800填充所述节点接触窗并覆盖所述隔离柱300的顶表面。本实施例中，所述导电材料层800不仅形成在所述记忆体区100A中，还形成在所述周边区100B中，以覆盖所述周边区100B中的隔离柱300和绝缘填充柱400。

其中，所述导电材料层800具体可包括上下层叠设置的下层导电材料层和上层导电材料层。具体的，所述下层导电材料层的材料例如包括氮化钛，所述上层导电材料层例如为金属层，进一步的所述金属层的材料可包括钨。

本实施例中，所述导电材料层800可以为平坦化后的膜层，以利用后续对所述导电材料层800的图形化精度。

第三步骤，继续参考图3c所示，形成图形化的掩模层在所述导电材料层800上。其中，所述图形化的掩模层例如为图形化的光阻层。

具体的，所述图形化的掩模层至少包括第一图形710和第二图形720，所述第一图形710和所述第二图形720均形成在所述记忆体区100A中。其中，所述第一图形710覆盖在所述组合接触窗的上方，以用于定义出组合接触部的图形，此时所述第一图形710还相应的覆盖所述组合接触窗中两个节点接触窗之间的隔离柱300。以及，所述第二图形720覆盖在所述独立接触窗的上方，以用于定义出独立接触部的图形。

进一步的，所述第一图形710的宽度尺寸相应的大于第二图形720的宽度尺寸(例如，所述第一图形710的宽度尺寸大于2倍的所述第二图形720的宽度尺寸)。

需要说明的是，在形成图形化的掩模层时，位于边缘位置的第一图形710同样会存在被过度显影的问题，从而影响第一图形710的图形精度。对此，本实施例中，使第一图形710的宽度尺寸大于第二图形720的宽度尺寸，从而可以确保第一图形710即使在过度显影的基础上仍符合尺寸要求。以及，在宽度尺寸较大的第一图形710的阻挡保护下，避免了第二图形720的过度显影，保障了第二图形720的图形精度。

可选的方案中，所述图形化的掩模层还包括第三图形730，所述第三图形730形成在所述周边区100B中，以用于在所述周边区100B中定义出电性传导层的图形。

第四步骤，具体参考图3d所示，以所述图形化的掩模层为掩模刻蚀所述导电材料层800，如此，以使对应于不同节点接触窗的导电材料层相互分断，从而形成相互分隔的组合接触部210和独立接触部220。此时，所述组合接触部210的宽度尺寸相应的大于所述独立接触部220的宽度尺寸，例如，所述组合接触部210的宽度尺寸D1可大于2倍的所述独立接触部220的宽度尺寸D2(即，D1＞2*D2)。

同样的，在刻蚀所述导电材料层800时，位于边缘位置的节点接触部会受到较大的刻蚀攻击，从而会导致边缘位置的节点接触部容易被大量侵蚀而变形。基于此，本实施例中，使位于边缘位置且邻近的两个节点接触部相互连接，以构成尺寸较大的组合接触部210，如此一来，即使组合接触部210会受到较大的刻蚀攻击，仍能够保障所述组合接触部210的形貌。并且，在宽度尺寸较大的组合接触部210的阻挡保护下，还可以有效缓解与组合接触部210邻近的独立接触部220被过度侵蚀的问题。

本实施例中，在以所述图形化的掩模层为掩模刻蚀所述导电材料层800时，还包括在所述周边区100B中形成与所述第三图形730相对应的电性传导层230。

接着参考图3e所示，进一步的方案中，刻蚀所述导电材料层以暴露出所述隔离柱300之后，还包括：刻蚀所述隔离柱300至预定深度。通过进一步刻蚀相邻的节点接触部之间的隔离柱300，如此，即可有效去除相邻的节点接触部之间的导电材料，以确保相邻的节点接触部之间相互分隔。

本实施例中，相邻的独立接触部220之间的隔离柱300暴露出，所述组合接触部210和邻近的独立接触部220之间的隔离柱300也暴露出，以及所述组合接触部210中位于两个节点接触部之间的隔离柱未被暴露出。基于此，在刻蚀所述隔离柱300时，相邻的独立接触部220之间的隔离柱300，以及所述组合接触部210和邻近的独立接触部220之间的隔离柱300的高度均降低，并可构成第二隔离柱320；以及，所述组合接触部210中位于两个节点接触部之间的隔离柱未被刻蚀，并构成高度较高的第一隔离柱310。

继续参考图3e所示，在所述周边区100B中，所述电性传导层230覆盖部分隔离柱，并且还延伸覆盖邻近的绝缘填充柱400。基于此，在刻蚀所述隔离柱300时，未被所述电性传导层230覆盖的隔离柱和绝缘填充柱400也同时被刻蚀，以相应的使未被所述电性传导层230覆盖的隔离柱和绝缘填充柱400的高度降低。其中，位于所述周边区100B中的隔离柱构成第三隔离柱330。

进一步的，在刻蚀所述隔离柱300之后，还包括形成第一遮蔽层510在所述独立接触部220之间，以及还形成在所述独立接触部220和所述组合接触部210之间。

本实施例中，在形成所述第一遮蔽层510时，还形成第二遮蔽层520，所述第二遮蔽层520至少填充在所述电性传导层230和所述组合接触部210之间。应当认识到，当所述周边区100B中形成有多个电性传导层230时，则所述第二遮蔽层520还填充在相邻的电性传导层230之间。

实施例二

与实施例一的区别在于，本实施例中，在组合接触部和电性传导层之间的凹槽中，其凹槽侧壁上形成有隔离侧墙，以使所述隔离侧墙至少覆盖所述组合接触部靠近周边区的侧壁。

图4为本发明实施例二中的存储器的结构示意图，如图4所示，位于所述电性传导层230和所述组合接触部210之间的第三隔离柱和绝缘填充柱的顶表面较低，从而可界定出凹槽在所述电性传导层230和所述组合接触部210之间。此时，所述组合接触部210中朝向所述周边区的部分侧壁即会暴露于所述凹槽中。以及，在所述凹槽的侧壁上形成有所述隔离侧墙520’，则所述隔离侧墙520’相应的至少覆盖所述组合接触部210的部分侧壁。

进一步的，在所述凹槽的底壁上还形成有绝缘膜层530’，所述绝缘膜层530’覆盖所述凹槽中的第三隔离柱的顶表面和绝缘填充柱的顶表面，并连接所述隔离侧墙520’的底部。

其中，所述隔离侧墙520’和所述绝缘膜层530’可以和形成在所述记忆体区100A中的第一遮蔽层510同时形成。具体的，所述第一遮蔽层510、所述隔离侧墙520’和所述绝缘膜层530’的形成方法例如包括如下步骤。

第一步骤，形成绝缘材料层，所述绝缘材料层填充相邻的独立接触部220之间的间隙，以及填充所述独立接触部220和所述组合接触部210之间的间隙，并且还至少填充所述组合接触部210和所述电性传导层230之间的凹槽，以及所述绝缘材料层的顶表面还向上凸出于所述节点接触部顶表面。

第二步骤，执行回刻蚀工艺，以去除所述绝缘材料层中高出于所述节点接触部的部分，并保留绝缘材料层中填充在相邻的独立接触部220之间的部分和填充在所述独立接触部220和所述组合接触部210之间的部分，以构成第一遮蔽层510；以及，通过所述回刻蚀工艺，还部分去除所述凹槽中的绝缘材料层以形成所述隔离侧墙520’在所述凹槽的侧壁上，并保留部分绝缘材料层在所述凹槽的底部，以构成绝缘膜层530’。

可选的方案中，在形成所述隔离侧墙520’之后，还包括：形成钝化层900，所述钝化层900填充所述凹槽以相应的覆盖所述隔离侧墙520’和所述绝缘膜层530’。以及，还可使所述钝化层900还覆盖所述记忆体区100A中的第一遮蔽层510和节点接触部。

实施例三

与实施例二的区别在于，本实施例中，在未覆盖电性传导层的凹槽中，被隔离侧墙覆盖的第三隔离柱的顶表面高出于未被隔离侧墙覆盖的第三隔离柱的顶表面。

图5为本发明实施例三中的存储器的结构示意图，如图5所示，在所述凹槽的侧壁上形成有所述隔离侧墙520’，并且所述隔离侧墙520’的底部还部分覆盖位于所述凹槽中的第三隔离柱330。其中，在所述凹槽中，被所述隔离侧墙520’覆盖的第三隔离柱的顶表面高出于未被所述隔离侧墙520’覆盖的第三隔离柱的顶表面。即，本实施例中的多个不同的隔离柱中至少具有三种不同的高度。

具体而言，本实施例中，所述组合接触部220中位于两个节点接触部之间的第一隔离柱310的顶部位置位于第一高度位置H1，以及周边区100B中被所述电性传导层230覆盖的第三隔离柱的顶部位置也位于第一高度位置H1。以及，所述周边区100B中未被所述电性传导层230覆盖的区域形成有凹槽，并且在所述凹槽中被所述隔离侧墙520’覆盖的第三隔离柱的顶部位置位于第二高度位置H2，以及所述记忆体区100A中的所述第二隔离柱320的顶部位置也位于第二高度位置H2。进一步的，在所述凹槽中未被所述隔离侧墙520’覆盖的第三隔离柱的顶部位置位于第三高度位置H3。其中，所述第一高度位置H1高于所述第二高度位置H2，所述第二高度位置H2高于所述第三高度位置H3。

本实施例中，在未覆盖所述电性传导层230的凹槽中，从所述隔离侧墙520’中不仅暴露有第三隔离柱，并且还暴露有绝缘填充柱400。此时，与所述第三隔离柱类似的，在所述凹槽中，被所述隔离侧墙520’覆盖的绝缘填充柱的顶表面高出于未被所述隔离侧墙520’覆盖的绝缘填充柱的顶表面。即，本实施例中的多个不同的绝缘填充柱也相应的至少具有三种不同的高度。

进一步的，与实施例二类似的，所述隔离侧墙520’和形成在所述记忆体区100A中的第一遮蔽层510可以同时形成。具体而言，在执行回刻蚀工艺时，可以完全去除绝缘材料层中覆盖凹槽底部的部分，以形成所述隔离侧墙520’，并暴露出第三隔离柱和绝缘材料层。以及，在暴露出所述第三隔离柱和绝缘材料层之后，还可进一步刻蚀所述第三隔离柱和绝缘材料层，以降低未被所述隔离侧墙520’覆盖的第三隔离柱和绝缘材料层的高度至第三高度位置H3。

需要说明的是，本实施例中的凹槽与实施例二中的凹槽，例如具有不同的开口尺寸(具体的，本实施例中的凹槽的开口尺寸可大于实施例二中的凹槽的开口尺寸)。如此一来，在执行回刻蚀工艺，以去除所述绝缘材料层中高出于所述节点接触部的部分时，则针对开口尺寸较大的凹槽而言，即可以形成隔离侧墙520’，并能够完全去除凹槽底部的绝缘材料层；以及，针对开口尺寸较小的凹槽而言，即可以在凹槽的底部上仍保留有部分绝缘材料层，以构成绝缘膜层530’。

同样的，在形成所述隔离侧墙520’之后，还可以进一步形成钝化层900，以填充所述凹槽以相应的覆盖所述隔离侧墙520’、第三隔离柱和绝缘填充柱。

综上所述，在如上所述的存储器中，通过将每一排填充在最边缘且紧邻的两个节点接触窗中的两个节点接触部相互连接，以构成组合接触部。此时，即相当于使位于边缘位置的组合接触部的宽度尺寸大于排布在内的独立接触部的宽度尺寸。如此一来，在制备节点接触部时，即使位于边缘位置的组合接触部容易受到大量的侵蚀仍能够保证组合接触部的形貌，并且在宽度较大的组合接触部的阻挡保护下，还可以避免其余的节点接触部受到大量侵蚀，提高独立设置的节点接触部的形貌精度，进而有利于提高所形成的存储器的器件性能。

进一步的方案中，还可以将边缘位置的有源区定义为非功能性有源区，以及，位于边缘位置的节点接触部也可相应的与所述非功能性有源区连接，此时，即可以将位于边缘位置的节点接触部定义为非功能性接触部。基于此，即使将位于边缘位置的两个节点接触部相互连接，仍然不会对整个存储器的器件性能造成影响。

需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (12)

1.一种存储器，其特征在于，包括：

衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧；

多条隔离柱，形成在所述衬底上并至少位于所述记忆体区中，以用于界定出多个节点接触窗在所述衬底的所述记忆体区中，以及所述多个节点接触窗在预定方向上对齐排布呈多排；以及，

多个节点接触部，所述节点接触部填充所述节点接触窗并呈多排排布，并且每一排填充在最边缘且紧邻的两个节点接触窗中的两个节点接触部相互连接，其中相互连接的两个节点接触部构成组合接触部，以及位于所述组合接触部远离周边区一侧的节点接触部构成独立接触部，并且每一所述独立接触部填充一个节点接触窗。

2.如权利要求1所述的存储器，其特征在于，相邻的所述节点接触部之间间隔有所述隔离柱；

其中，所述组合接触部中的两个节点接触部之间间隔的隔离柱构成第一隔离柱，以及所述组合接触部中的两个节点接触部覆盖所述第一隔离柱，并在所述第一隔离柱的顶表面上相互连接。

3.如权利要求1所述的存储器，其特征在于，相邻的所述独立接触部之间间隔的隔离柱构成第二隔离柱，并且所述第二隔离柱的顶表面低于所述独立接触部的顶表面；

以及，所述存储器还包括第一遮蔽层，所述第一遮蔽层至少填充在相邻的所述独立接触部之间并位于所述第二隔离柱上。

4.如权利要求3所述的存储器，其特征在于，所述组合接触部中的两个节点接触部之间间隔的隔离柱构成第一隔离柱，所述第一隔离柱的顶表面高于所述第二隔离柱的顶表面。

5.如权利要求1所述的存储器，其特征在于，所述隔离柱还形成在所述周边区中并构成第三隔离柱，以及相邻的所述第三隔离柱之间间隔有绝缘填充柱。

6.如权利要求5所述的存储器，其特征在于，所述存储器还包括：

电性传导层，至少形成在部分所述第三隔离柱上，其中被所述电性传导层覆盖的部分第三隔离柱的顶表面高出于未被所述电性传导层覆盖的另一部分第三隔离柱的顶表面。

7.如权利要求6所述的存储器，其特征在于，所述电性传导层和所述组合接触部间隔设置，以及位于所述电性传导层和所述组合接触部之间的第三隔离柱和绝缘填充柱的顶表面相对于所述节点接触部的顶表面更为下沉，以界定出凹槽在所述电性传导层和所述组合接触部之间。

8.如权利要求7所述的存储器，其特征在于，所述存储器还包括第二遮蔽层，所述第二遮蔽层至少填充在所述电性传导层和所述组合接触部之间的所述凹槽中。

9.如权利要求7所述的存储器，其特征在于，所述存储器还包括多个隔离侧墙，所述凹槽的侧壁上形成有所述隔离侧墙；

其中，所述凹槽的底壁上还形成有绝缘膜层，所述绝缘膜层覆盖所述凹槽中的第三隔离柱的顶表面和绝缘填充柱的顶表面，并连接所述隔离侧墙的底部。

10.如权利要求7所述的存储器，其特征在于，所述存储器还包括多个隔离侧墙，所述凹槽的侧壁上形成有所述隔离侧墙，并且所述隔离侧墙的底部部分覆盖所述第三隔离柱；

其中，在所述凹槽中，被所述隔离侧墙覆盖的第三隔离柱的顶表面高出于未被所述隔离侧墙覆盖的第三隔离柱的顶表面。

11.一种存储器的形成方法，其特征在于，包括：

提供一衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧；

形成多条隔离柱在所述衬底上，所述隔离柱至少位于所述记忆体区中以界定出多个节点接触窗在所述衬底的所述记忆体区中，以及所述多个节点接触窗在预定方向上对齐排布呈多排；以及，

形成多个节点接触部，所述节点接触部填充所述节点接触窗并呈多排排布，并且每一排的节点接触部中填充最边缘且紧邻的两个节点接触窗的两个节点接触部相互连接，其中相互连接的两个节点接触部构成组合接触部，以及位于所述组合接触部远离周边区一侧的节点接触部构成独立接触部，并且每一所述独立接触部填充一个节点接触窗。

12.如权利要求11所述的存储器的形成方法，其特征在于，每一排的节点接触窗中位于最边缘且邻近的两个节点接触窗联合定义为组合接触窗，以及位于所述组合接触窗远离周边区一侧的节点接触窗定义为独立接触窗；

其中，形成所述节点接触部的方法包括：

形成导电材料层，所述导电材料层填充所述节点接触窗并覆盖所述隔离柱的顶表面；

形成图形化的掩模层在所述导电材料层上，所述图形化的掩模层至少包括第一图形和第二图形，所述第一图形覆盖在所述组合接触窗的上方，以及所述第二图形覆盖在所述独立接触窗的上方；以及，

以所述图形化的掩模层为掩模刻蚀所述导电材料层，以形成多个节点接触部，其中填充在所述组合接触窗中的两个节点接触部相互连接以构成所述组合接触部，以及填充在所述独立接触窗中的节点接触部相互分隔以构成所述独立接触部。

Images