CN111463207B - 存储器及其形成方法 - Google Patents

存储器及其形成方法 Download PDF

Info

Publication number
CN111463207B
CN111463207B CN202010353508.5A CN202010353508A CN111463207B CN 111463207 B CN111463207 B CN 111463207B CN 202010353508 A CN202010353508 A CN 202010353508A CN 111463207 B CN111463207 B CN 111463207B
Authority
CN
China
Prior art keywords
isolation
bit line
substrate
layer
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010353508.5A
Other languages
English (en)
Other versions
CN111463207A (zh
Inventor
张钦福
林昭维
朱家仪
朴成�
童宇诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202210102777.3A priority Critical patent/CN114497046A/zh
Priority to CN202010353508.5A priority patent/CN111463207B/zh
Publication of CN111463207A publication Critical patent/CN111463207A/zh
Application granted granted Critical
Publication of CN111463207B publication Critical patent/CN111463207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/488Word lines

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器及其形成方法。利用位线和隔离侧墙构成第一分隔线,并进一步结合第二分隔线界定出节点接触窗,以及第一分隔线和第二分隔线的侧壁上还形成有绝缘层,从而可允许用于构成第一分隔线的隔离侧墙上可以形成有侧向凹陷。基于此,即可以采用更为简单的工艺制备其他组件(例如,可以直接利用图形化工艺直接形成第二分隔线),实现了在保证器件性能的基础上,简化器件的制备工艺,提高器件的生产效率。

Description

存储器及其形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种存储器及其形成方法。
背景技术
存储器,例如动态随机存储器(Dynamic Random Access Memory,DRAM),其通常包括存储电容器以及电性连接所述存储电容器的存储晶体管,所述存储电容器用于存储代表存储信息的电荷,以及所述存储晶体管可通过一节点接触部电性连接所述存储电容器。
基于现有的存储器而言,为了保证位线和节点接触部之间具有较好的隔离性能,则通常需要确保位线和节点接触部之间的隔离侧墙的完整性,避免隔离侧墙受到损伤。而正是考虑到隔离侧墙的品质,因此在制备与位线相交的分隔线以界定出节点接触窗(用于容纳节点接触部)时,则常常需要利用牺牲层并结合回填的方式形成与位线相交的分隔线。即,形成与位线相交的分隔线的方法一般包括:首先形成牺牲层,并在所述牺牲层中开设凹槽,进而在所述凹槽中填充隔离材料以形成分隔线,最后还需去除所述牺牲层以暴露出所述第二分隔线。
可见,为了保证隔离侧墙能够被完整的保留下,则相应的会导致制备工艺较为繁琐的问题,影响器件的生产效率。
发明内容
本发明的目的在于提供一种存储器,所述存储器可以在简化其制备工艺的基础上,保障其器件性能。
具体的,本发明提供的一种存储器,包括:
衬底,所述衬底中形成有位线接触窗;
多条位线,形成在所述衬底上并沿着第一方向延伸,并且所述位线具有填充在所述位线接触窗中的位线接触部,所述位线接触部的宽度尺寸小于所述位线接触窗的开口尺寸;
隔离侧墙,覆盖所述位线的侧壁并填充所述位线接触窗,并由所述隔离侧墙和所述位线构成第一分隔线;
多条第二分隔线,形成在所述衬底上并沿着第二方向延伸,以使所述第一分隔线和所述第二分隔线相交以界定出节点接触窗,所述节点接触窗还向下凹陷至所述衬底中,并且所述节点接触窗和所述位线接触窗具有交叠区域,所述节点接触窗还侧向凹陷至所述隔离侧墙位于所述位线接触窗的部分中;以及,
绝缘层,至少覆盖所述第一分隔线和所述第二分隔线的侧壁,并且所述绝缘层还填充所述隔离侧墙的侧向凹陷。
可选的,所述隔离侧墙包括第一隔离侧墙和第二隔离侧墙,所述第一隔离侧墙至少形成在所述位线接触窗中,并在所述第一隔离侧墙中形成有所述侧向凹陷,以及所述第一隔离侧墙还具有与衬底顶表面齐平的台面,所述第二隔离侧墙的底部形成在所述第一隔离侧墙的所述台面上。
可选的,所述第一隔离侧墙包括形成在所述位线接触窗中的第一部分以及高于衬底并覆盖位线侧壁的第二部分,所述第二隔离侧墙的底部形成在所述第一部分的台面上,并覆盖所述第二部分远离位线的侧壁。
可选的,所述第一隔离侧墙的材料不同于所述第二隔离侧墙的材料。
可选的,所述第二分隔线包括底部垫层和顶部主体层,并且所述顶部主体层的高度值大于所述底部垫层的高度值。
可选的,所述绝缘层的硬度大于所述顶部主体层的硬度。
可选的,所述衬底中还形成有多个有源区和沟槽隔离结构,相邻的所述有源区之间间隔有所述沟槽隔离结构,以及所述节点接触窗的底部向下凹陷至所述衬底中并暴露有部分所述有源区和部分所述沟槽隔离结构,并且所述节点接触窗在所述有源区中向下凹陷的深度大于所述节点接触窗在所述沟槽隔离结构中向下凹陷的深度;
以及,所述绝缘层的底部还延伸至所述节点接触窗低于衬底顶表面的区域中,以搭接在所述有源区或所述沟槽隔离结构上,其中,所述绝缘层中搭接在所述有源区上的底部低于所述绝缘层中搭接在沟槽隔离结构上的底部。
本发明还提供了一种存储器的形成方法,包括:
提供一衬底,所述衬底中形成有位线接触窗,并形成多条位线在所述衬底上,所述位线沿着第一方向延伸并填充对应的位线接触窗,以及所述位线中填充在所述位线接触窗中的部分构成位线接触部,所述位线接触部的宽度尺寸小于所述位线接触窗的开口尺寸;
形成隔离侧墙,所述隔离侧墙覆盖在所述位线的侧壁并填充所述位线接触窗,并利用所述位线和所述隔离侧墙构成第一分隔线;
形成多条第二分隔线在所述衬底上,所述第二分隔线沿着第二方向延伸并和所述第一分隔线相交以界定出节点接触窗,并使所述节点接触窗向下凹陷至所述衬底中,并且所述节点接触窗和所述位线接触窗具有交叠区域,所述节点接触窗还侧向凹陷至所述隔离侧墙位于所述位线接触窗的部分中;以及,
形成绝缘层,所述绝缘层至少覆盖所述第一分隔线和所述第二分隔线的侧壁,并且还填充所述隔离侧墙的侧向凹陷。
可选的,所述隔离侧墙的形成方法包括:
形成第一隔离侧墙,所述第一隔离侧墙覆盖所述位线的侧壁并填充所述位线接触窗,并且所述第一隔离侧墙填充在所述位线接触窗中的部分还具有与衬底顶表面齐平的台面;以及,
形成第二隔离侧墙,所述第二隔离侧墙的底部形成在所述第一隔离侧墙的所述台面上,并覆盖所述第一隔离侧墙的侧壁。
可选的,使所述节点接触窗向下凹陷至所述衬底中的方法包括:
在形成所述第二分隔线之后,刻蚀暴露出的衬底,以使所述节点接触窗向下凹陷至所述衬底中,并且刻蚀剂还侧向侵蚀所述第一隔离侧墙填充在所述位线接触窗中的部分,以在所述第一隔离侧墙中形成所述侧向凹陷。
可选的,所述第二分隔线的形成方法包括:形成隔离材料层在所述衬底上;以及,形成图形化的掩模层,并以所述掩模层为掩模刻蚀所述隔离材料层以形成所述第二分隔线。
可选的,所述隔离材料层包括底部材料层和顶部材料层,所述顶部材料层的厚度值大于所述底部材料层的厚度值;
其中,以所述掩模层为掩模刻蚀所述隔离材料层的方法包括:执行第一刻蚀步骤,在所述第一刻蚀步骤中刻蚀所述顶部材料层以形成顶部主体层,并刻蚀停止于所述底部材料层;以及,执行第二刻蚀步骤,以刻蚀所述底部材料层以形成底部垫层。
可选的,所述衬底中还形成有多个有源区和沟槽隔离结构,相邻的所述有源区之间间隔有所述沟槽隔离结构,以及在形成第二分隔线以界定出所述节点接触窗后,所述节点接触窗的底部向下凹陷至所述衬底中并暴露有部分所述有源区和部分所述沟槽隔离结构,并且所述节点接触窗在所述有源区中向下凹陷的深度大于所述节点接触窗在所述沟槽隔离结构中向下凹陷的深度;
以及,形成所述绝缘层的方法包括:形成绝缘侧壁部在所述第一分隔线和所述第二分隔线的侧壁上,以及所述绝缘侧壁部的底部还延伸至所述节点接触窗低于衬底顶表面的区域中,以搭接在所述有源区或所述沟槽隔离结构上,并且所述绝缘侧壁部中搭接在所述有源区上的底部低于所述绝缘侧壁部中搭接在沟槽隔离结构上的底部。
在本发明提供的存储器中,利用位线和隔离侧墙构成第一分隔线,并进一步结合第二分隔线界定出节点接触窗。并且,由于第一分隔线的外侧壁上还形成有绝缘层,从而可允许用于构成第一分隔线的隔离侧墙可以受到轻微的刻蚀损伤。具体而言,当用于构成第一分隔线的隔离侧墙受到刻蚀攻击而产生有侧向凹陷时,所述绝缘层即能够填充所述侧向凹陷,避免了位线被暴露出,保障了位线和邻近的节点接触部之间的隔离性能。
尤其是,在界定出节点接触窗的图形并进一步使节点接触窗向下凹陷至衬底中时,所述隔离侧墙位于位线接触窗中的部分会受到较大的刻蚀攻击,从而更容易形成侧向凹陷,此时,即可利用绝缘层填充隔离侧墙的侧向凹陷,以避免位线从底部暴露出。
应当认识到,正是由于用于构成第一分隔线的隔离侧墙可以受到轻微的刻蚀损伤,从而在存储器的制备过程中即可以放宽对隔离侧墙的完整性的要求,此时即可以采用更为简单的工艺制备其他组件(例如,可以直接利用图形化工艺直接形成第二分隔线)时,有利于简化器件的制备工艺,提高器件的生产效率。
此外,绝缘层还覆盖第二分隔线,相应的可以提高所述第二分隔线对相邻的节点接触部的隔离性能。
附图说明
图1a为本发明一实施例中的存储器示意出第一分隔线和第二分隔线的俯视图;
图1b为图1a所示的本发明一实施例中的存储器在aa’和bb’方向上的剖视图;
图2a为本发明一实施例中的存储器示意出绝缘层的俯视图;
图2b为图2a所示的本发明一实施例中的存储器在aa’和bb’方向上的剖视图;
图3为本发明一实施例中的存储器的形成方法的流程示意图;
图4a~图4e为本发明一实施例中的存储器的形成方法在其制备过程中的结构示意图。
其中,附图标记如下:
100-衬底;
110-沟槽隔离结构;
120-字线;
130-字线遮蔽层;
101-第一源/漏区;
102-第二源/漏区;
200-位线;
300-隔离侧墙;
310-第一隔离侧墙;
320-第二隔离侧墙;
330-第三隔离侧墙;
400-绝缘层;
410-掩模层;
420-绝缘侧壁部;
500a-位线接触窗;
500b-节点接触窗;
510b-侧向凹陷;
610-底部垫层;
610a-底部材料层;
620-顶部主体层;
620a-顶部材料层;
L1-第一分隔线;
L2-第二分隔线。
具体实施方式
以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图1a为本发明一实施例中的存储器示意出第一分隔线和第二分隔线的俯视图;图1b为图1a所示的本发明一实施例中的存储器在aa’和bb’方向上的剖视图;图2a为本发明一实施例中的存储器示意出绝缘层的俯视图;图2b为图2a所示的本发明一实施例中的存储器在aa’和bb’方向上的剖视图。
结合图1a~图1b和图2a~图2b所示,所述存储器包括衬底100、形成在所述衬底100上的第一分隔线L1和第二分隔线L2。其中,所述第一分隔线L1利用位线200和覆盖所述位线200的侧壁的隔离侧墙300构成。
具体的,所述衬底100中形成有多个有源区AA,所述多个有源区AA例如呈阵列排布以构成有源区阵列,其中相邻的有源区AA之间可利用沟槽隔离结构110相互分隔。可以理解的是,通过形成所述沟槽隔离结构110进而定义出所述有源区AA。
进一步的,所述有源区AA用于形成存储器的存储单元,所述存储单元例如为存储晶体管。以及,所述有源区AA中具有第一源/漏区101和第二源/漏区102,所述第一源/漏区101和所述第二源/漏区102可用于构成所述存储晶体管的漏区和源区,其中所述第一源/漏区101可电性连接至一位线,所述第二源/漏区102可电性连接至一节点接触部,以通过所述节点接触部进一步与存储电容器电性连接。
本实施例中,所述有源区AA相对于第一方向倾斜延伸(即,所述有源区AA沿着Z方向延伸)。以及,每一所述有源区AA中所述第一源/漏区101对应在所述有源区AA的中间区域,并在所述有源区AA的两个端部上均形成有所述第二源/漏区102(即,两个第二源/漏区102分别布置在所述第一源/漏区101的两侧)。
进一步的,在所述衬底100中还形成有多条字线120,所述字线120沿着第二方向(X方向)延伸,并与相应的有源区AA相交,以及所述字线120中与有源区AA相交的部分位于所述第一源/漏区101和第二源/漏区102之间,用于构成所述存储晶体管的栅极结构。
具体参考图1b和图2b所示,所述字线120形成在衬底100中的字线沟槽内,并且所述字线120的顶部位置不高于所述字线沟槽的顶部位置。以及,在所述字线沟槽高于所述字线120的上方空间中还填充有字线遮蔽层130,所述字线遮蔽层130覆盖所述字线120。
继续参考图1a和图2a所示,所述第一分隔线L1中的位线200形成在所述衬底100上并沿着第一方向(Y方向)延伸,且与相应的有源区AA空间相交,所述位线200中与所述有源区AA相交的部分即可构成位线接触部,所述位线接触部即与所述有源区AA电性连接。本实施例中,所述位线200覆盖所述有源区AA中的第一源/漏区101,以及在相邻的位线200之间对应有至少一个第二源/漏区102。
进一步的,所述位线200可包括由下至上堆叠设置的至少两层导电层,例如包括由下至上堆叠设置的第一导电层、第二导电层和第三导电层。以及,所述位线200中,所述位线接触部的第一导电层用于与有源区AA电性接触,所述第二导电层和第三导电层依次设置在所述第一导电层的上方以进一步实现电性传输。
本实施例中,所述位线200还包括位线遮蔽层,所述位线遮蔽层形成在所述至少两层导电层的上方,以用于遮盖所述至少两层导电层的顶表面。
重点参考图1a和图1b所示,所述衬底100中还形成有位线接触窗500a,以及至少部分所述有源区AA暴露于所述位线接触窗500a。即,所述位线接触窗500a中暴露有至少部分有源区AA(本实施例中,所述位线接触窗500a中暴露有所述有源区AA的第一源/漏区101)。以及,所述位线200的所述位线接触部进一步填充所述位线接触窗500a,以延伸至衬底中并与所述有源区AA电性连接,本实施例中,所述位线接触部的第一导电层向下延伸至所述位线接触窗500a中。
其中,所述位线200的位线接触部在位线的宽度方向上的宽度尺寸小于所述位线接触窗500a在位线的宽度方向上的开口尺寸。即,所述位线接触部在第二方向(X方向)上的宽度尺寸小于所述位线接触窗500a在第二方向(X方向)上的开口尺寸。
进一步的,所述第一分隔线L1中的隔离侧墙300覆盖所述位线200的侧壁并填充所述位线接触窗500a,此时所述隔离侧墙300相应的覆盖所述位线接触部的侧壁。如上所述,所述位线接触部的外侧壁与所述位线接触窗500a的沟槽侧壁相互间隔,因此所述隔离侧墙300即相应的覆盖位线接触部的外侧壁以延伸至所述位线接触窗500a中。
具体的,所述隔离侧墙300可以为叠层结构。例如,所述隔离侧墙300包括第一隔离侧墙310和第二隔离侧墙320。其中,所述第一隔离侧墙310至少形成在所述位线接触窗500a中,并且所述第一隔离侧墙310还具有与所述衬底顶表面齐平的台面(即,所述第一隔离侧墙310中对应于所述台面的部分即形成在所述位线接触窗500a中),以及所述第二隔离侧墙320的底部形成在所述第一隔离侧墙310的所述台面上。
本实施例中,所述第一隔离侧墙310形成在所述位线接触窗500a中的部分构成第一部分,以及所述第一隔离侧墙310的第一部分具有与衬底顶表面齐平的台面,所述第二隔离侧墙320的底部即形成在所述第一隔离侧墙310的所述第一部分的台面上。
继续参考图1b所示,所述第一隔离侧墙310覆盖位线200的整个侧壁。即,所述第一隔离侧墙310填充位线接触窗500a并延伸覆盖所述位线200的整个侧壁。如上所述,所述第一隔离侧墙310形成在所述位线接触窗500a中的部分(即,第一隔离侧墙310覆盖所述位线中低于衬底顶表面的部分)构成第一部分,以及所述第一隔离侧墙310覆盖高于衬底的位线侧壁的部分构成第二部分。本实施例中,所述第二隔离侧墙320的底部形成在所述第一部分上,并覆盖所述第二部分远离位线的侧壁。
其中,所述第二隔离侧墙320可以为所述隔离侧墙300其叠层结构的最外层,以及所述第一隔离侧墙310可以为所述隔离侧墙300其叠层结构的中间膜层。以及,所述第一隔离侧墙310和所述第二隔离侧墙320可以分别采用不同的材料形成,例如,所述第一隔离侧墙310的材料包括氧化硅,所述第二隔离侧墙320的材料包括氮化硅。
当然,所述隔离侧墙300还可以进一步包括第三隔离侧墙330等,所述第三隔离侧墙330例如是形成在第一隔离侧墙310和第二隔离侧墙320之间,或者是形成在位线200和所述第一隔离侧墙310之间。
重点参考图1a所示,本实施例中,还可以使所述位线接触窗500a的开口尺寸进一步大于由位线200和隔离侧墙300所构成的第一分隔线L1的宽度尺寸。此时,在利用第一分隔线L1界定节点接触窗500b时,即相应的使所述节点接触窗500b与所述位线接触窗500a部分交叠。
具体而言,相邻的位线200之间对应有至少一个第二源/漏区102,相应的使得由位线200和隔离侧墙300所构成的多条第一分隔线L1中,相邻的第一分隔线L1之间对应有至少一个第二源/漏区102。在此基础上,即可进一步利用第二分隔线L2将相邻的第一分隔线L1中的相邻的第二源/漏区102相互分隔。
具体参考图1a~图1b和图2a~图2b所示,多条第二分隔线L2形成在所述衬底100上并沿着第二方向(X方向)延伸,以使所述第一分隔线L1和所述第二分隔线L2相交以界定出节点接触窗500b。本实施例中,所述节点接触窗500b中暴露有所述有源区AA中的第二源/漏区102。
进一步的,所述节点接触窗500b还向下凹陷至所述衬底100中,以使所述节点接触窗500b中能够暴露有更大面积的有源区AA。即,所述节点接触窗500b的底部低于衬底100的顶表面。如此,即有利于实现填充在节点接触窗500b中的节点接触部与有源区AA之间的电性连接。
本实施例中,所述节点接触窗500b底部向下凹陷至所述衬底100中,还暴露有部分所述沟槽隔离结构110,并且所述节点接触窗500b中对应于所述有源区AA的深度值大于所述节点接触窗500b中对应于所述沟槽隔离结构的深度值。即,所述节点接触窗500b在所述有源区AA中向下凹陷的深度大于所述节点接触窗500b在所述沟槽隔离结构110中向下凹陷的深度。
以及,所述节点接触窗500a和所述位线接触窗500a还具有交叠区域,并且所述节点接触窗500b还进一步侧向凹陷至所述隔离侧墙300位于位线接触窗500a的部分中。本实施例中,所述第一隔离侧墙310形成在位线接触窗中的第一部分的外侧壁暴露于所述节点接触窗500b中,即,所述节点接触窗500b侧向凹陷至所述第一隔离侧墙310的第一部分中。可以理解的是,所述第一隔离侧墙510的第一部分中形成有侧向凹陷510b。
需要说明的是,为了使所述节点接触窗500b向下凹陷至所述衬底100中,通常是在第一分隔线L1和第二分隔线L2的掩模下对暴露出的衬底进行刻蚀,以使所形成的节点接触窗500b进一步下陷。此时,所述位线接触窗500a中与所述节点接触窗500b交叠的区域则相应的会受到刻蚀攻击,即,隔离侧墙300中形成在所述位线接触窗500a中的部分会受到侵蚀,进而形成所述侧向凹陷510b。
如上所述,本实施例中,隔离侧墙300包括内层的第一隔离侧墙310和外层的第二隔离侧墙320,并且所述第二隔离侧墙320的材料不同于所述第一隔离侧墙310的材料,从而在刻蚀所述衬底100时,可以在所述第二隔离侧墙320的保护下,避免第一隔离侧墙310中高于衬底顶表面的部分被侵蚀,而第一隔离侧墙310中低于衬底顶表面的部分则会在刻蚀剂的侵蚀下形成所述侧向凹陷510b。
继续参考图1b所示,所述第二分隔线L2可以为具有多层膜层的叠层结构。具体的,所述第二分隔线L2包括底部垫层610和顶部主体层620,所述顶部主体层620形成在所述底部垫层610的上方,并且所述顶部主体层620的高度值大于所述底部垫层610的高度值。
其中,所述底部垫层610可以包括材料不同于所述顶部主体层620的膜层。需要说明的是,在执行图形化工艺以制备所述顶部主体层620时,基于所述底部垫层610中具有材料不同于顶部主体层620的膜层,从而可以利用所述底部垫层610作为刻蚀停止层,进而在图形化所述顶部主体层620时能够有效提高刻蚀精度。
例如,所述底部垫层610可以仅具有一层膜层,此时所述一层膜层的材料即不同于所述顶部主体层620的材料;或者,所述底部衬垫层610还可以包括至少两层膜层,此时所述两层膜层中至少具有有一层膜层的材料不同于所述顶部主体层620的材料。
本实施例中,示意性的示出了所述底部垫层610包括由下至上依次堆叠设置的三层膜层,以及所述三层膜层中的各个膜层的材料可以相同,也可以不同。具体的,所述三层膜层包括由下至上依次堆叠设置的第一膜层、第二膜层和第三膜层,其中第一膜层和第三膜层的材料相同,且第一膜层和第三膜层的材料不同于所述第二膜层的材料。
需要说明的是,本实施例中,可以使所述底部垫层610中的第一膜层和第三膜层的材料不同于所述顶部主体层620的材料;也可以使所述底部垫层610中的第二膜层的材料不同于所述顶部主体层620的材料;或者,也可以使所述底部垫层610中的第一膜层、第二膜层和第三膜层的材料均不同于所述顶部主体层620的材料。例如,所述底部垫层610中第一膜层和第三膜层的材料包括氧化硅,所述第二膜层的材料包括氮化硅,以及所述顶部主体层620可以为旋涂式介电层(spin on dielectric,SOD)。
重点参考图2a和图2b所示,本实施例中,所述存储器还包括绝缘层400,所述绝缘层400至少覆盖所述第一分隔线L1和所述第二分隔线L2的侧壁,并且所述绝缘层400还进一步填充所述隔离侧墙300的所述侧向凹陷510b。
即,利用所述绝缘层400填充所述隔离侧墙300的侧向凹陷510b,从而可以确保所述位线200不会从底部暴露出,避免位线200和填充在节点接触窗500b中的节点接触部(图中未示出)短接,提高了所述位线200和节点接触部的隔离性能。并且,所述绝缘层400还覆盖所述第二分隔线L2,相应的可以提高所述第二分隔线L2对相邻的节点接触部的隔离性能。
可以理解的是,所述绝缘层400即覆盖所述节点接触窗500b的侧壁,以保障所述节点接触窗500b其各个隔离壁的隔离性能。如上所述,所述节点接触窗500b向下凹陷至衬底100中并暴露有有源区AA和沟槽隔离结构110,以及暴露于节点接触窗500b中的有源区AA的高度和暴露于所述节点接触窗500b中的沟槽隔离结构110的高度不同,基于此,所述绝缘层400在覆盖节点接触窗500b侧壁的同时,所述绝缘层400的底部还相应的延伸至所述节点接触窗500b低于衬底顶表面的区域中,以搭接在所述有源区AA或所述沟槽隔离结构110上,此时所述绝缘层400中搭接在所述有源区AA上的底部也相应的低于所述绝缘层400中搭接在沟槽隔离结构110上的底部。
进一步的,所述顶部主体层620的介电常数低于氮化硅的介电常数(例如,所述顶部主体层620的介电常数低于7)。需要说明的是,第二分隔线L2中的顶部主体层620相对于底部垫层610具有较大的高度,因此顶部主体层620的介电常数主要影响了第二分隔线L2的整体介电常数。本实施例中,采用低介电常数的顶部主体层620,相应的降低了第二分隔线L2的整体介电常数,如此一来,即能够有效降低填充在相邻节点接触窗中的节点接触部之间的寄生电容,提高所构成的存储器的器件性能。
以及,所述绝缘层400的硬度大于所述第二分隔线L2的硬度,如此即可以提高整体机械强度。需要说明的是,由于第二分隔线L2中的顶部主体层620具有较大的高度,因此顶部主体层620的硬度直接影响了第二分隔线L2的整体硬度。为此,本实施例中,使所述绝缘层400的硬度高于所述顶部主体层620的硬度,以进一步提高第二分隔线L2的整体机械强度。
具体的,所述绝缘层400的材料可以包括氮化硅,以及所述第二分隔线L2中的顶部主体层620可以为旋涂式介质层(spin on dielectric,SOD)。
基于如上所述的存储器,以下结合附图对存储器的形成方法进行详细说明。其中,图3为本发明一实施例中的存储器的形成方法的流程示意图,图4a~图4e为本发明一实施例中的存储器的形成方法在其制备过程中的结构示意图。
在步骤S100中,具体参考图4a所示,提供一衬底100,并形成多条位线200在所述衬底100上。
其中,所述衬底100中形成有多个有源区AA。具体的,可以先在所述衬底100中形成多个沟槽隔离结构110,以界定出多个所述有源区AA。以及,所述有源区AA中的第一源/漏区101和第二源/漏区102可以通过离子注入工艺形成。
继续参考图4a所示,在所述衬底100中还形成有多条字线120,所述字线120沿着第二方向延伸并和相应的有源区AA相交,并且所述有源区AA中的所述第一源/漏区101和所述第二源/漏区102分别设置在所述字线120的两侧。
本实施例中,所述字线120的顶表面低于衬底中的字线沟槽的顶部。即,所述字线120没有完全填充字线沟槽,从而可以在字线120上方的字线沟槽中继续填充字线遮蔽层130,所述字线遮蔽层130覆盖所述字线120,以避免字线120与其他的器件电性连接。
进一步的,在所述衬底100中还形成有多个位线接触窗,所述位线接触窗暴露出至少部分所述有源区AA。本实施例中,所述位线接触窗暴露有所述有源区AA的第一源/漏区101,以及所述位线接触窗的开口尺寸可以大于所述第一源/漏区101的尺寸(例如,使所述位线接触窗从所述有源区AA横向延伸至邻接的沟槽隔离结构110),如此,即可以较大程度的暴露出所述第一源/漏区101,以使所述第一源/漏区101能够以较大的面积与其上方的位线200电性接触。
具体的,所述位线200沿着第一方向延伸并填充对应的位线接触窗,所述位线200中填充在所述位线接触窗中的部分构成位线接触部,所述位线接触部即与所述有源区中的第一源/漏区101电性连接。本实施例中,所述位线接触部的宽度尺寸小于所述位线接触窗的开口尺寸。
在步骤S200中,继续参考图4a所示,形成隔离侧墙300,所述隔离侧墙300覆盖在所述位线200的侧壁并填充所述位线接触窗,并利用所述位线200和所述隔离侧墙300构成第一分隔线L1。应当认识到,所述第一分隔线L1即顺应所述位线200的延伸方向延伸。
如上所述,所述位线接触部的宽度尺寸小于所述位线接触窗的开口尺寸,从而使得所述位线接触部的外侧壁和所述位线接触窗的沟槽侧壁相互间隔,以及所述隔离侧墙300即相应的填充在所述位线接触部的外侧壁和所述位线接触窗的沟槽侧壁之间的空间。
本实施例中,所述隔离侧墙300为多层结构。具体的,所述隔离侧墙300包括第一隔离侧墙310、第二隔离侧墙320和第三隔离侧墙330。其形成方法例如包括如下步骤。
第一步骤,形成第一隔离侧墙310,所述第一隔离侧墙310覆盖所述位线BL的侧壁。
本实施例中,所述第一隔离侧墙310还进一步填充所述位线接触窗。以及,所述第一隔离侧墙310填充在所述位线接触窗中的部分还具有与衬底顶表面齐平的台面。
第二步骤,依次形成第三隔离侧墙330和所述第二隔离侧墙320,所述第三隔离侧墙330和所述第二隔离侧墙320的底部均形成在所述第一隔离侧墙310的所述台面上,并覆盖所述第一隔离侧墙310的侧壁。其中,所述第三隔离侧墙330和所述第二隔离侧墙320例如可均通过沉积工艺和回刻蚀工艺以自对准形成。
进一步的,外层的第二隔离侧墙320的材料不同于内层的第一隔离侧墙310的材料。例如,所述第二隔离侧墙320的材料包括氮化硅,所述第一隔离侧墙310的材料包括氧化硅。
需要说明的是,本实施例中,所述第一隔离侧墙310填充所述位线接触窗并且还向上延伸覆盖位线的侧壁。然而,在其他实施例中,可以使所述第一隔离侧墙仅填充位线接触窗,并在所述第一隔离侧墙的上方依次形成其余的隔离侧墙以覆盖所述位线的侧壁。
继续参考图4a所示,本实施例中,所述第一隔离侧墙310的所述台面的台面宽度值大于所述第二隔离侧墙和所述第三隔离侧墙的厚度值之和,从而使得第一隔离侧墙310的部分台面暴露出。
在步骤S300中,具体参考图4b~图4d所示,形成多条第二分隔线L2在所述衬底100上,所述第二分隔线L2沿着第二方向延伸并和所述第一分隔线L1相交,以界定出节点接触窗500b。本实施例中,还进一步使所述节点接触窗500b向下凹陷至所述衬底100中,并且所述节点接触窗500b和所述位线接触窗具有交叠区域,所述节点接触窗500b还侧向凹陷至所述隔离侧墙300位于所述位线接触窗的部分中。
具体的,所述第二分隔线L2的形成方法例如包括如下步骤。
步骤一,具体参考图4b所示,形成隔离材料层(本实施例中,包括底部材料层610a和顶部材料层620a)在所述衬底100上。
其中,所述隔离材料层可以为平坦化后的膜层。本实施例中,是以所述位线200作为研磨停止层,实现对所述隔离材料层的平坦化过程,基于此,则所述隔离材料层的顶表面即与所述位线200的顶表面齐平。此时可以认为,所述隔离材料层即填充在相邻的位线200之间。
继续参考图4b所示,所述隔离材料层包括底部材料层610a和顶部材料层620a,所述顶部材料层620a的厚度大于所述底部材料层610a的厚度。
其中,所述底部材料层610a可以为叠层结构。本实施例中,所述底部材料层610a包括由下至上依次堆叠设置的第一材料层、第二材料层和第三材料层,以及所述第一材料层、所述第二材料层和第三材料层中至少具有一层膜层的材料不同于所述顶部材料层620a的材料。
步骤二,具体参考图4c和图4d所示,形成图形化的掩模层410,并以所述掩模层410为掩模刻蚀所述隔离材料层以形成所述第二分隔线L2。本实施例中,所述掩模层410不仅覆盖第二分隔线的区域,并且还覆盖所述位线200的顶表面,以避免在刻蚀所述隔离材料层时对所述位线200造成损耗。
具体的,以所述掩模层410为掩模刻蚀所述隔离材料层的过程包括第一刻蚀步骤和第二刻蚀步骤。
具体参考图4c所示,在所述第一刻蚀步骤中,刻蚀所述顶部材料层620a,以形成第二分隔线L2的顶部主体层620,并刻蚀停止于所述底部材料层610a。如上所述,由于底部材料层610a中具有材料不同于顶部材料层620a的膜层,从而可以利用所述底部材料层610a控制第一刻蚀步骤的刻蚀终点,有利于实现对第一刻蚀步骤的精确控制。例如,在第一刻蚀步骤中,对所述顶部材料层620a和对所述底部材料层610a的刻蚀选择比大于等于4:1。
本实施例中,执行第一刻蚀步骤时,刻蚀停止于所述底部材料层610a排布在中间的第二材料层上。此时可以认为,在第一刻蚀步骤中,对所述顶部材料层620a和对所述底部材料层610a中的第二材料层的刻蚀选择比大于等于4:1。
接着参考图4d所示,在所述第二刻蚀步骤中,刻蚀所述底部材料层610a以形成底部垫层610。本实施例中,在第二刻蚀步骤中,即依次刻蚀所述第二材料层和第一材料层以暴露出所述衬底100。
至此,即形成了包括顶部主体层620和底部垫层610的第二分隔线L2,并且由所述第二分隔线L2和所述第一分隔线L1即能够界定出节点接触窗的图形。
需要说明的是,本实施例中所要形成的节点接触窗500b还进一步向下凹陷至所述衬底100中,基于此,则在形成所述第二分隔线L2以界定出节点接触窗的图形之后,还包括:进一步刻蚀暴露出的衬底100,以形成具有底部凹陷的节点接触窗500b。
本实施例中,所述节点接触窗500b的底部暴露有部分所述有源区AA和部分所述沟槽隔离结构110,基于此,在刻蚀暴露出的衬底100以形成具有底部凹陷的节点接触窗500b时,即相应的刻蚀暴露出的有源区AA和暴露出的沟槽隔离结构110,并且对暴露出的有源区AA的刻蚀深度大于对暴露出的沟槽隔离结构110的刻蚀深度,以使所形成的节点接触窗500b在所述有源区AA中向下凹陷的深度大于所述节点接触窗500b在所述沟槽隔离结110中向下凹陷的深度。
此外,由于所述节点接触窗500b和所述位线接触窗具有交叠区域,相应的使得部分位线接触窗暴露于所述节点接触窗500b中。基于此,在刻蚀暴露出的衬底100时,则还会刻蚀所述隔离侧墙300填充在所述位线接触窗中的部分,并进一步侧向凹陷至所述隔离侧墙300中。
结合参考图4a和图4d所示,本实施例中,所述第一隔离侧墙310填充在位线接触窗中的部分的宽度尺寸大于第二隔离侧墙320和第三隔离侧墙330的宽度之和,此时所述第一隔离侧墙310填充在位线接触窗中的部分即会从衬底100的顶表面暴露出。
其中,外层的第二隔离材料层320的材料不同于所述第一隔离材料层310的材料,以及在刻蚀所述衬底100的过程中,对所述第二隔离材料层320具有较小的刻蚀损伤,从而可以利用所述第二隔离材料层320保护其内层的隔离侧墙。然而,在刻蚀所述衬底100的过程中,则可能会对第一隔离材料层310具有较大的刻蚀速率,此时所述第一隔离侧墙310填充在位线接触窗中且被暴露出的部分即会被去除。尤其是,随着刻蚀的进行,所述第一隔离侧墙310的侧壁进一步暴露出,从而刻蚀剂会进一步侧向侵蚀所述第一隔离侧墙位于位线接触窗中的部分,以在所述第一隔离侧墙310形成在位线接触窗的部分中形成所述侧向凹陷510b。
在步骤S400中,具体参考图4e所示,形成绝缘层400,所述绝缘层400覆盖所述第一分隔线L1和所述第二分隔线L2的侧壁,并且还填充所述隔离侧墙的侧向凹陷。即,利用所述绝缘层400填充隔离侧墙的侧向凹陷,以提高位线200和后续填充在节点接触窗中的节点接触部之间的隔离性能。
需要说明的是,本实施例中,在利用所述掩模层410形成第二分隔线L2之后,仍保留所述掩模层410。以及,在制备所述绝缘层400时,可直接利用沉积工艺和回刻蚀工艺,自对准的形成绝缘侧壁部420在所述第一分隔线L1和第二分隔线L2的侧壁上。此时,可以认为所述掩模层410和所述绝缘侧壁部420即构成所述绝缘层400。
其中,所述绝缘侧壁部420覆盖所述第一分隔线L1和所述第二分隔线L2的侧壁,以及所述绝缘侧壁部420的底部还延伸至所述节点接触窗500b低于衬底顶表面的区域中,以搭接在所述有源区AA或所述沟槽隔离结构110上,并且所述绝缘侧壁部420中搭接在所述有源区AA上的底部低于所述绝缘侧壁部420中搭接在沟槽隔离结构110上的底部。
综上所述,在本发明提供的存储器中,可允许用于构成第一分隔线的隔离侧墙受到刻蚀损伤而具有侧向凹陷,此时可以利用绝缘层填充隔离侧墙的侧向凹陷,以避免位线被暴露出,保障位线和邻近的节点接触部之间的电性隔离。
进一步的,针对凹陷至衬底中的节点接触窗而言,所述节点接触窗也同时容易侧向凹陷至隔离侧墙位于位线接触窗的部分中。即,所述隔离侧墙形成在位线接触窗的部分中容易产生有侧向凹陷,此时,所述绝缘层即相应的填充所述隔离侧墙的侧向凹陷。
此外,需要说明的是,传统工艺中在制备第二分隔线时,其制备方法通常包括:首先形成牺牲层,并在所述牺牲层中开设凹槽,进而在所述凹槽中填充隔离材料以形成第二分隔线,最后还需去除所述牺牲层以暴露出所述第二分隔线。如此,以避免对节点接触窗的衬底区域进行刻蚀,防止填充在位线接触窗中的隔离侧墙被侵蚀,确保隔离侧墙的完整性。
然而,本发明提供的存储器的形成方法中,正是由于还形成有绝缘层,从而可容许用于构成第一分隔线的隔离侧墙可以受到轻微的刻蚀损伤。基于此,本发明在制备第二分隔线并进一步形成向下凹陷的节点接触窗时,其制备方法即可以包括:首先,形成隔离材料层在所述衬底上;接着,直接图形化所述隔离材料层,以形成所述第二分隔线;接着,继续刻蚀暴露出的衬底,以形成向下凹陷的节点接触窗。应当认识到,在此过程中,虽然会对隔离侧墙造成侵蚀而形成有侧向凹陷,然而后续仍可以在绝缘层的补偿下,保证第一分隔线的隔离性能。
可见,与传统工艺相比,本发明提供的存储器及其形成方法中,由于可以放宽对隔离侧墙的完整性要求,从而可以直接对隔离材料层进行图形化以直接形成第二分隔线,其制备步骤更为简单,有利于简化器件的制备工艺。
需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (14)

1.一种存储器,其特征在于,包括:
衬底,所述衬底中形成有位线接触窗,所述衬底中还形成有有源区,所述有源区的一部分暴露于所述位线接触窗中;
多条位线,形成在所述衬底上并沿着第一方向延伸,并且所述位线具有填充在所述位线接触窗中的位线接触部,所述位线接触部的宽度尺寸小于所述位线接触窗的开口的宽度尺寸;
隔离侧墙,覆盖所述位线的侧壁并填充所述位线接触窗,并由所述隔离侧墙和所述位线构成第一分隔线;
多条第二分隔线,形成在所述衬底上并沿着第二方向延伸,以使所述第一分隔线和所述第二分隔线相交以界定出节点接触窗,所述节点接触窗还向下凹陷至所述衬底中,并且所述节点接触窗和所述位线接触窗具有交叠区域,所述节点接触窗还侧向凹陷至所述隔离侧墙位于所述位线接触窗的部分中;以及,
绝缘层,至少覆盖所述第一分隔线和所述第二分隔线的侧壁,并且所述绝缘层还填充所述隔离侧墙的侧向凹陷。
2.如权利要求1所述的存储器,其特征在于,所述隔离侧墙包括第一隔离侧墙和第二隔离侧墙,所述第一隔离侧墙至少形成在所述位线接触窗中,并在所述第一隔离侧墙中形成有所述侧向凹陷,以及所述第一隔离侧墙还具有与衬底顶表面齐平的台面,所述第二隔离侧墙的底部形成在所述第一隔离侧墙的所述台面上。
3.如权利要求2所述的存储器,其特征在于,所述第一隔离侧墙包括形成在所述位线接触窗中的第一部分以及高于衬底并覆盖位线侧壁的第二部分,所述第二隔离侧墙的底部形成在所述第一部分的台面上,并覆盖所述第二部分远离位线的侧壁。
4.如权利要求2所述的存储器,其特征在于,所述第一隔离侧墙的材料不同于所述第二隔离侧墙的材料。
5.如权利要求1所述的存储器,其特征在于,所述第二分隔线包括底部垫层和顶部主体层,并且所述顶部主体层的高度值大于所述底部垫层的高度值。
6.如权利要求5所述的存储器,其特征在于,所述绝缘层的硬度大于所述顶部主体层的硬度。
7.如权利要求5所述的存储器,其特征在于,所述顶部主体层的介电常数低于氮化硅的介电常数。
8.如权利要求1所述的存储器,其特征在于,所述衬底中还形成有多个有源区和沟槽隔离结构,相邻的所述有源区之间间隔有所述沟槽隔离结构,以及所述节点接触窗的底部向下凹陷至所述衬底中并暴露有部分所述有源区和部分所述沟槽隔离结构,并且所述节点接触窗在所述有源区中向下凹陷的深度大于所述节点接触窗在所述沟槽隔离结构中向下凹陷的深度;
以及,所述绝缘层的底部还延伸至所述节点接触窗低于衬底顶表面的区域中,所述绝缘层的其中一部分搭接在所述有源区上,所述绝缘层中还有一部分搭接所述沟槽隔离结构上,其中,所述绝缘层中搭接在所述有源区上的底部低于所述绝缘层中搭接在沟槽隔离结构上的底部。
9.一种存储器的形成方法,其特征在于,包括:
提供一衬底,所述衬底中形成有位线接触窗,并形成多条位线在所述衬底上,所述位线沿着第一方向延伸并填充对应的位线接触窗,以及所述位线中填充在所述位线接触窗中的部分构成位线接触部,所述位线接触部的宽度尺寸小于所述位线接触窗的开口的宽度尺寸;
形成隔离侧墙,所述隔离侧墙覆盖在所述位线的侧壁并填充所述位线接触窗,并利用所述位线和所述隔离侧墙构成第一分隔线;
形成多条第二分隔线在所述衬底上,所述第二分隔线沿着第二方向延伸并和所述第一分隔线相交以界定出节点接触窗,并使所述节点接触窗向下凹陷至所述衬底中,并且所述节点接触窗和所述位线接触窗具有交叠区域,所述节点接触窗还侧向凹陷至所述隔离侧墙位于所述位线接触窗的部分中;以及,
形成绝缘层,所述绝缘层至少覆盖所述第一分隔线和所述第二分隔线的侧壁,并且还填充所述隔离侧墙的侧向凹陷。
10.如权利要求9所述的存储器的形成方法,其特征在于,所述隔离侧墙的形成方法包括:
形成第一隔离侧墙,所述第一隔离侧墙覆盖所述位线的侧壁并填充所述位线接触窗,并且所述第一隔离侧墙填充在所述位线接触窗中的部分还具有与衬底顶表面齐平的台面;以及,
形成第二隔离侧墙,所述第二隔离侧墙的底部形成在所述第一隔离侧墙的所述台面上,并覆盖所述第一隔离侧墙的侧壁。
11.如权利要求10所述的存储器的形成方法,其特征在于,使所述节点接触窗向下凹陷至所述衬底中的方法包括:
在形成所述第二分隔线之后,刻蚀暴露出的衬底以形成具有底部凹陷的节点接触窗,并且刻蚀剂侧向侵蚀所述第一隔离侧墙填充在所述位线接触窗中的部分,以在所述第一隔离侧墙中形成所述侧向凹陷。
12.如权利要求9所述的存储器的形成方法,其特征在于,所述第二分隔线的形成方法包括:
形成隔离材料层在所述衬底上;以及,
形成图形化的掩模层,并以所述掩模层为掩模刻蚀所述隔离材料层,以形成所述第二分隔线。
13.如权利要求12所述的存储器的形成方法,其特征在于,所述隔离材料层包括底部材料层和顶部材料层,所述顶部材料层的厚度值大于所述底部材料层的厚度值;
其中,以所述掩模层为掩模刻蚀所述隔离材料层的方法包括:执行第一刻蚀步骤,在所述第一刻蚀步骤中刻蚀所述顶部材料层以形成顶部主体层,并刻蚀停止于所述底部材料层;以及,执行第二刻蚀步骤,以刻蚀所述底部材料层以形成底部垫层。
14.如权利要求9所述的存储器的形成方法,其特征在于,所述衬底中还形成有多个有源区和沟槽隔离结构,相邻的所述有源区之间间隔有所述沟槽隔离结构,以及在形成第二分隔线以界定出所述节点接触窗后,所述节点接触窗的底部向下凹陷至所述衬底中并暴露有部分所述有源区和部分所述沟槽隔离结构,并且所述节点接触窗在所述有源区中向下凹陷的深度大于所述节点接触窗在所述沟槽隔离结构中向下凹陷的深度;
以及,形成所述绝缘层的方法包括:形成绝缘侧壁部在所述第一分隔线和所述第二分隔线的侧壁上,以及所述绝缘侧壁部的底部还延伸至所述节点接触窗低于衬底顶表面的区域中,所述绝缘侧壁部的一部分搭接在所述有源区上,所述绝缘侧壁部的另一部分搭接所述沟槽隔离结构上,并且所述绝缘侧壁部中搭接在所述有源区上的底部低于所述绝缘侧壁部中搭接在沟槽隔离结构上的底部。
CN202010353508.5A 2020-04-29 2020-04-29 存储器及其形成方法 Active CN111463207B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210102777.3A CN114497046A (zh) 2020-04-29 2020-04-29 存储器
CN202010353508.5A CN111463207B (zh) 2020-04-29 2020-04-29 存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010353508.5A CN111463207B (zh) 2020-04-29 2020-04-29 存储器及其形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210102777.3A Division CN114497046A (zh) 2020-04-29 2020-04-29 存储器

Publications (2)

Publication Number Publication Date
CN111463207A CN111463207A (zh) 2020-07-28
CN111463207B true CN111463207B (zh) 2022-03-04

Family

ID=71679609

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010353508.5A Active CN111463207B (zh) 2020-04-29 2020-04-29 存储器及其形成方法
CN202210102777.3A Pending CN114497046A (zh) 2020-04-29 2020-04-29 存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210102777.3A Pending CN114497046A (zh) 2020-04-29 2020-04-29 存储器

Country Status (1)

Country Link
CN (2) CN111463207B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078851A (zh) * 2020-08-13 2022-02-22 长鑫存储技术有限公司 半导体结构及其制作方法
US11991874B2 (en) 2020-08-13 2024-05-21 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN115132665A (zh) * 2021-03-25 2022-09-30 长鑫存储技术有限公司 一种半导体存储装置及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240586A (zh) * 2017-07-26 2017-10-10 睿力集成电路有限公司 存储器及其形成方法、半导体器件
CN108878366A (zh) * 2017-05-15 2018-11-23 长鑫存储技术有限公司 存储器及其形成方法、半导体器件
CN211700280U (zh) * 2020-04-29 2020-10-16 福建省晋华集成电路有限公司 存储器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006036098A1 (de) * 2006-08-02 2008-02-07 Infineon Technologies Ag Wiederprogrammierbare nichtflüchtige Speicherzelle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878366A (zh) * 2017-05-15 2018-11-23 长鑫存储技术有限公司 存储器及其形成方法、半导体器件
CN107240586A (zh) * 2017-07-26 2017-10-10 睿力集成电路有限公司 存储器及其形成方法、半导体器件
CN211700280U (zh) * 2020-04-29 2020-10-16 福建省晋华集成电路有限公司 存储器

Also Published As

Publication number Publication date
CN114497046A (zh) 2022-05-13
CN111463207A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
US9082784B2 (en) Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
CN111463207B (zh) 存储器及其形成方法
CN110634869A (zh) 存储器阵列及其制造方法
US20120217576A1 (en) Semiconductor device and method for forming the same
WO2021109595A1 (zh) 存储器及其形成方法
CN111710679B (zh) 存储器及其形成方法
CN111640743B (zh) 存储器及其形成方法
CN111640746A (zh) 半导体器件及其形成方法、存储器
CN109935588B (zh) 存储器及其制作方法
CN210296375U (zh) 半导体器件、存储器
CN111584488A (zh) 存储器及其形成方法
CN112382632B (zh) 存储器及其形成方法
KR20120086637A (ko) 반도체 소자 및 그 제조 방법
CN114005828A (zh) 半导体装置及其制造方法
CN111162076A (zh) 半导体结构及其制造方法
CN111640750A (zh) 存储器及其形成方法
CN113192954B (zh) 半导体器件及其制备方法
CN211789013U (zh) 存储器
CN212136449U (zh) 存储器
CN211700280U (zh) 存储器
CN109509751B (zh) 具有字符线的半导体结构及其制作方法
KR20070106302A (ko) 반도체 소자 제조방법
CN215299254U (zh) 半导体器件
CN214428634U (zh) 半导体器件
CN213483753U (zh) 存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant