CN213483753U

CN213483753U - 存储器

Info

Publication number: CN213483753U
Application number: CN202022615893.4U
Authority: CN
Inventors: 陈肯利; 陈琮文
Original assignee: Fujian Jinhua Integrated Circuit Co Ltd
Current assignee: Fujian Jinhua Integrated Circuit Co Ltd
Priority date: 2020-11-12
Filing date: 2020-11-12
Publication date: 2021-06-18
Anticipated expiration: 2030-11-12

Abstract

本实用新型提供了一种存储器。利用位线和绝缘线界定出节点接触窗，并使填充在节点接触窗中的接触插塞还向上凸出节点接触窗，并进一步利用间隔结构间隔相邻的接触插塞，以及所述间隔结构中还形成有第一空隙，如此即有利于降低相邻的接触插塞之间的介质材料的介电常数，有效改善器件的寄生效应。

Description

存储器

技术领域

本实用新型涉及半导体技术领域，特别涉及一种存储器。

背景技术

随着半导体技术的发展，集成电路内半导体元件的密度随之增加，相邻的半导体元件之间的间距也随之缩小，进而导致相邻的传导部之间所产生的寄生效应越来越不容忽视。

具体的，针对动态随机存储器(Dynamic Random Access Memory，DRAM)而言，其通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元，以及所述存储器还具有多条位线，每一位线分别与相应的存储单元电性连接，并且所述存储器还包括存储电容器，所述存储电容器用于存储代表存储信息的电荷，以及所述存储单元可通过一接触插塞电性连接所述存储电容器，从而实现各个存储单元的存储功能。如上所述，随着半导体尺寸的不断缩减，半导体元件的排布密集度的增加，此时相应的会使得例如相邻的位线之间、相邻的接触插塞之间等会存在较大的寄生效应，进而影响器件的性能。

实用新型内容

本实用新型的目的在于提供一种存储器，以解决现有的存储器中存在较大的寄生效应的问题。

为解决上述技术问题，本实用新型提供一种存储器，包括：

衬底；

多条位线和多条绝缘线，形成在所述衬底上，并且所述位线和所述绝缘线相交以界定出多个节点接触窗；

接触插塞，填充在所述节点接触窗中，以及所述接触插塞的顶部还向上凸出所述节点接触窗，并在相邻的接触插塞凸出的顶部之间界定出凹槽；

间隔结构，填充所述凹槽以间隔相邻的接触插塞，其中所述间隔结构至少覆盖所述凹槽的侧壁和底部，并且在侧壁和底部相接的拐角处所述间隔结构中还形成有第一空隙，所述第一空隙直接接触于所述位线和/或所述绝缘线。

可选的，所述间隔结构包括第一隔离层和第二隔离层，所述第一隔离层至少覆盖所述凹槽的侧壁和底部，并且在侧壁和底部相接的拐角处所述第一隔离层中还形成有所述第一空隙，以及所述第二隔离层形成在所述第一隔离层上并填充所述凹槽。

可选的，所述第二隔离层中形成有第二空隙。

可选的，所述第一空隙还与所述接触插塞直接接触。

可选的，所述位线包括位线导电部、覆盖位线导电部顶表面的位线遮蔽层以及覆盖位线导电部侧壁的位线侧墙；其中，所述位线侧墙包括第一侧墙、第二侧墙以及夹持在所述第一侧墙和所述第二侧墙之间的第三空隙。

可选的，在同一侧壁上的位线侧墙中的第三空隙沿着位线的延伸方向连续延伸。

可选的，所述第三空隙中正对在所述间隔结构下方的开口被所述第一隔离层封盖。

可选的，所述接触插塞凸出的顶部还横向延伸至所述位线和/或所述绝缘线的顶表面上。

可选的，所述接触插塞凸出的顶部相对于所述接触插塞的底部部分平移至所述位线和/或所述绝缘线的顶表面上；其中，所述顶部相对于所述底部平移而延伸出的尺寸大于所述顶部相对于所述底部平移而内缩的尺寸。

可选的，相邻的接触插塞凸出的顶部之间的凹槽还进一步延伸至正下方的位线和绝缘线中，以使所述间隔结构的底部延伸至所述位线和所述绝缘线中。

可选的，所述存储器还包括存储电容器，以及所述存储电容器的下电极电性连接至所述接触插塞的顶部。

本实用新型的又一目的在于提供一种存储器的形成方法，包括：

提供一衬底，并在所述衬底上形成多条位线和多条绝缘线，所述位线和所述绝缘线相交以界定出多个节点接触窗；

形成接触插塞，所述接触插塞填充所述接触窗中，并且所述接触插塞的顶部还向上凸出所述接触窗，相邻的接触插塞凸出的顶部之间界定出凹槽；

形成间隔结构在所述凹槽中，以间隔相邻的接触插塞，其中所述间隔结构至少覆盖所述凹槽的侧壁和底部，并且在侧壁和底部相接的拐角处所述间隔结构中还形成有第一空隙，所述第一空隙直接接触于所述位线和/或所述绝缘线。

可选的，所述接触插塞的形成方法包括：

形成导电材料层，所述导电材料层至少部分填充所述节点接触窗，并覆盖所述位线和所述绝缘线的顶表面；

形成掩模层在所述导电材料层上，所述掩模层具有多个对应于接触插塞的掩模图形，所述掩模图形覆盖在节点接触窗的正上方并且还延伸覆盖邻近的位线和/或绝缘线的正上方；以及，

以所述掩模层为掩模刻蚀所述导电材料层，并刻蚀停止在所述位线和所述绝缘线上，以使不同节点接触窗中的导电材料相互分断形成所述接触插塞，并且所述接触插塞的顶部还延伸至所述位线和/或所述绝缘线上。

可选的，所述间隔结构的形成方法包括：

形成第一隔离层，所述第一隔离层覆盖所述凹槽的底部和侧壁，并且在侧壁和底部相接的拐角处所述第一隔离层中还形成有所述第一空隙；

形成第二隔离层在所述第一隔离层上，并填充所述凹槽，以及所述第二隔离层中还形成有第二空隙。

可选的，所述位线包括位线导电部、覆盖位线导电部顶表面的位线遮蔽层以及覆盖位线导电部侧壁的位线侧墙；其中，所述位线侧墙包括依次覆盖位线导电部侧壁的第一侧墙和第二侧墙，以及在所述第一侧墙和所述第二侧墙之间还夹持有牺牲夹层；

以及，形成所述接触插塞之后，相邻的接触插塞凸出的顶部之间的凹槽还部分暴露出所述位线侧墙中的牺牲夹层的顶部，并去除所述牺牲夹层，以在所述第一侧墙和所述第二侧墙之间形成第三空隙。

在本实用新型提供的存储器中，利用位线和绝缘线界定出节点接触窗，并使填充在节点接触窗中的接触插塞还向上凸出所述节点接触窗，如此即有利于增加所述接触插塞的顶表面接触面积。以及，还进一步利用间隔结构间隔相邻的节点接触插塞，并且所述间隔结构中还形成有第一空隙，从而可以降低相邻的接触插塞之间的介质材料的介电常数，有效改善器件的寄生效应。

附图说明

图1为本实用新型一实施例中的存储器其主要示意出位线和绝缘线的俯视图；

图2为本实用新型一实施例中的存储器其主要示意出接触插塞的俯视图；

图3为本实用新型一实施例中的存储器其主要示意出接触插塞和间隔结构的俯视图；

图4为图3所示的本实用新型一实施例中的存储器在I-I’和II-II’方向上的剖面示意图；

图5为图4所示的剖面示意图的局部放大图；

图6为本实用新型一实施例中的存储器其示意出存储电容器的下电极的剖面示意图；

图7为本实用新型一实施例中的存储器的形成方法的流程示意图；

图8a～图8d为本实用新型一实施例中的存储器的形成方法在其制备过程中的结构示意图。

其中，附图标记如下：

100-衬底；

101-第一源/漏区；

102-第二源/漏区；

110-沟槽隔离结构；

120-字线；

130-字线遮蔽层；

200-位线；

210-位线导电部；

220-位线遮蔽层；

230-位线侧墙；

231-第一侧墙；

232-第二侧墙；

233-牺牲夹层；

300-绝缘线；

400a-节点接触窗；

400-接触插塞；

410-底层接触部；

420-第一中间导电层；

430-第二中间导电层；

440-顶层接触部；

440a-填充部；

440b-凸出部；

500-间隔结构；

500a-凹槽；

510-第一隔离层；

520-第二隔离层；

600-下电极；

G1-第一空隙；

G2-第二空隙；

G3-第三空隙。

具体实施方式

本实用新型的核心思路在于提供一种存储器，包括衬底，以及形成在所述衬底上多条位线和多条绝缘线。其中，所述位线和所述绝缘线相交界定出多个节点接触窗在所述衬底上，以及所述节点接触窗中填充有接触插塞。进一步的，在相邻的接触插塞的顶部之间还形成有间隔结构，所述间隔结构中形成有空隙，以利于降低所述间隔结构的介电常数，进而改善相邻的接触插塞之间的寄生效应。

以下结合附图和具体实施例对本实用新型提出的存储器及其形成方法作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

图1为本实用新型一实施例中的存储器其主要示意出位线和绝缘线的俯视图，图2为本实用新型一实施例中的存储器其主要示意出接触插塞的俯视图，以及图3为本实用新型一实施例中的存储器其主要示意出接触插塞和间隔结构的俯视图，图4为图3所示的本实用新型一实施例中的存储器在I-I’和II-II’方向上的剖面示意图。

结合图1和图4所示，所述衬底100中形成有多个有源区AA。多个有源区AA中例如形成有第一源/漏区101和第二源/漏区102，以用于构成存储晶体管。其中，相邻的有源区AA之间可利用沟槽隔离结构110相互分隔，所述沟槽隔离结构110具体包括填充在隔离沟槽中的绝缘材料，所述绝缘材料例如包括氧化硅和/或氮化硅。

进一步的，在所述衬底100中还形成有多条字线120，所述字线120沿着第二方向(X方向)延伸，并与相应的有源区AA相交，以及所述字线120中与有源区AA相交的部分位于所述第一源/漏区101和第二源/漏区102之间，用于构成所述存储晶体管的栅极结构。

具体参考4所示，所述字线120形成在衬底100中的字线沟槽内，并且所述字线120的顶部位置不高于所述字线沟槽的顶部位置。以及，在所述字线沟槽高于所述字线120的上方空间中还填充有字线遮蔽层130，所述字线遮蔽层130覆盖所述字线120。

继续参考图1和图4所示，所述存储器中的多条位线200形成在所述衬底100上。其中，所述位线200沿着第一方向(Y方向)延伸，并与相应的有源区AA空间相交，所述位线200中与所述有源区AA相交的部分例如构成位线接触部，所述位线接触部即与所述有源区AA电性连接。本实施例中，所述位线接触部与所述有源区AA的第一源/漏区101电性连接。

以及，所述位线200中与所述有源区AA相交的位线接触部，还进一步嵌入至所述衬底100中。即，位线接触部的底部低于衬底100的顶表面。如此，即可使所述位线200的位线接触部能够与第一源/漏区101充分接触，减小位线200与第一源/漏区101之间的接触电阻。

图5为图4所示的剖面示意图的局部放大图，结合图4和图5所示，所述位线200包括位线导电部210、位线遮蔽层220和位线侧墙230。其中，所述位线导电部210形成在所述衬底100上，并与相应的有源区AA电性连接，所述位线遮蔽层220覆盖所述位线导电部210的顶表面，所述位线侧墙230至少覆盖所述位线导电部210的侧壁。即，利用所述位线遮蔽层220和所述位线侧墙230，实现对所述位线导电部210的电性隔离，进而可以构成外部绝缘的位线200。

本实施例中，所述位线200的所述位线导电部210可以具有多层依次堆叠设置的导电层。例如，所述位线导电部210包括由下至上依次堆叠设置的第一导电层、第二导电层和第三导电层，所述第一导电层的材质例如包括掺杂的多晶硅，所述第二导电层的材质例如包括氮化钛，所述第三导电层的材质例如包括钨。

继续参考图5所示，所述位线侧墙230可以为叠层结构。例如，所述位线侧墙230包括由内至外依次设置的第一侧墙231和第二侧墙232。本实施例中，所述位线侧墙230还包括夹持在所述第一侧墙231和所述第二侧墙232之间的第三空隙G3。

结合图1和图5所示，在同一位线侧壁上的位线侧墙230中的第三空隙G3沿着位线的延伸方向连续延伸，即，所述第三空隙G3连续延伸在所述第一侧墙231和所述第二侧墙232之间。本实施例中，所述位线导电部210包括由下至上依次堆叠第一导电层、第二导电层和第三导电层，以及所述第三空隙G3的底部位置不低于所述第一导电层的顶表面，并且所述第三空隙G3的顶部位置高于所述第三导电层。

继续参考图1和图4所示，所述绝缘线300形成在所述衬底100的表面上，并且所述绝缘线300的延伸方向不同于所述位线200的延伸方向，以使所述绝缘线300和所述位线200能够在所述衬底100的顶表面上相交，以用于界定出节点接触窗400a。本实施例中，所述绝缘线300的延伸方向与所述字线WL的延伸方向相同，均为沿着第二方向(X方向)延伸，并且所述绝缘线300形成在所述字线WL的正上方。

进一步的，所述位线200和所述绝缘线300的顶表面齐平。例如，在结合平坦化工艺形成所述绝缘线300时，则可以利用所述位线200作为研磨停止层。本实施例中，所述绝缘线300的顶表面与所述位线200的位线遮蔽层220的顶表面齐平。

重点参考图1所示，本实施例中，所述绝缘线300包括多个沿着第二方向依次排布且相互分断的绝缘线段，所述绝缘线段也沿着所述绝缘线的延伸方向延伸(即，所述绝缘线段也沿着第二方向延伸)，以及所述绝缘线段形成在相邻的位线200之间，以使所述绝缘线段的两个端部分别连接至相邻的位线200上，从而可以利用所述绝缘线段和相邻的位线200围绕出所述节点接触窗400a。

本实施例中，所述节点接触窗400a的底部还进一步延伸至所述衬底100中，以使所述节点接触窗400a中能够暴露有更大面积的有源区AA(即，至少部分有源区AA暴露于所述节点接触窗中)。以及，通过使所述节点接触窗400a的底部低于衬底的顶表面，如此，即有利于实现填充在节点接触窗400a中的接触插塞400与有源区AA之间的电性连接。本实施例中，所述节点接触窗400a中暴露有有源区AA中的第二源/漏区102。

重点参考图2和图4所示，所述存储器包括多个接触插塞400，每一接触插塞400对应形成在一个节点接触窗400a中，以使多个所述接触插塞400与对应于节点接触窗400a中的第二源/漏区102一一对应连接。

进一步的，所述接触插塞400的顶部还向上凸出所述节点接触窗，并在相邻的接触插塞400凸出的顶部之间界定出凹槽。即，所述接触插塞400的顶表面高于所述位线200和所述绝缘线300的顶表面。更进一步的，所述接触插塞400凸出的顶部还横向延伸至所述位线200和/或所述绝缘线300的顶表面上，如此即有利于增加所述接触插塞400的顶表面接触面积。即，所述接触插塞400包括填充在所述节点接触窗中的下部分和凸出于所述节点接触窗的上部分，所述接触插塞400的上部分即构成所述接触插塞400其凸出的顶部，并在相邻的接触插塞400的上部分之间界定出所述凹槽。

本实施例中，重点结合图4和图5所示，所述接触插塞400包括底层接触部410和顶层接触部440，其中所述底层接触部410的材料例如包括多晶硅，以及所述顶层接触部440的材料例如包括钨。

具体的，所述底层接触部410填充在所述节点接触窗中，以和所述有源区AA电性接触，并且所述底层接触部410的顶部位置低于所述节点接触窗的顶部位置；以及，所述顶层接触部440形成在所述底层接触部410的上方，并且所述顶层接触部440的底部(即，填充部440a)填充在所述节点接触窗内，所述顶层接触部440的顶部(即，凸出部440b)凸出于所述节点接触窗并横向延伸至所述位线200和/或所述绝缘线300的顶表面上。

可选的方案中，所述接触插塞400凸出的顶部相对于所述接触插塞400的底部部分平移至所述位线200和/或所述绝缘线300的顶表面上。可以认为，本实施例中，所述顶层接触部440的凸出部440b相对于所述顶层接触部440的填充部440a和底层接触部410均部分平移至所述位线200和/或所述绝缘线300的顶表面上。

继续参考图5所示，本实施例中，还可使所述接触插塞400的顶部相对于底部平移而延伸出的尺寸D1大于所述顶部相对于所述底部平移而内缩的尺寸D2(D1＞D2)。

例如结合图2所示，所述顶层接触部440的凸出部440b相对于填充部440a沿着第一方向(Y方向)平移，以使所述凸出部440b延伸覆盖所述绝缘线300，以及所述凸出部440b相对于所述填充部440a在延伸端处延伸出的尺寸D1，大于所述凸出部440b相对于所述填充部440a在背离延伸端处的内缩尺寸D2。以及，所述顶层接触部440的凸出部440b还可相对于填充部440a沿着第二方向(X方向)平移，以使所述凸出部440b还延伸覆盖所述位线200，以及所述凸出部440b相对于所述填充部440a在延伸端处延伸出的尺寸D1，大于所述凸出部440b相对于所述填充部440a在背离延伸端处的内缩尺寸D2。

可选的方案中，所述接触插塞400还包括位于所述底层接触部410和所述顶层接触部440之间的第一中间导电层420和第二中间导电层430。其中，所述第一中间导电层420形成在所述底层接触部410的顶表面上，所述第一中间导电层420例如为金属硅化物层(例如，所述第一中间导电层420可具体为钴金属硅化物层)。通过设置所述金属硅化物层，可以有效降低所述底层接触部410与其上方的导电材料之间的接触电阻。以及，所述第二中间导电层430覆盖所述第一中间导电层420的顶表面，并且所述第二中间导电层430还覆盖所述节点接触窗高于第一中间导电层420的侧壁。本实施例中，所述第二中间导电层430覆盖所述绝缘线300的侧壁和所述位线200的侧壁。

接着参考图3和图4所示，所述存储器还包括间隔结构500，所述间隔结构500填充由相邻的接触插塞400凸出的顶部界定出的凹槽，以间隔相邻的接触插塞400(具体的，所述间隔结构500即填充在相邻的接触插塞400凸出的顶部之间)。其中，所述间隔结构500至少覆盖所述凹槽的侧壁和底部，并且在侧壁和底部相接的拐角处形成有第一空隙G1，所述第一空隙G1直接接触于所述绝缘线300和/或位线200。

应当认识到，由所述接触插塞400其凸出的顶部所界定出的凹槽，至少部分位于所述位线200和所述绝缘线300的上方。具体而言，当所述接触插塞400其凸出的顶部未横向延伸时，则所界定出的凹槽即对应在所述位线200或所述绝缘线300的正上方，此时位于凹槽的拐角处的第一空隙G1即相应的直接接触于所述位线200或所述绝缘线300，并且还可直接接触于所述接触插塞400；或者，当所述接触插塞400其凸出的顶部横向延伸时，则所界定出的凹槽其一部分对应在所述节点接触窗的正上方，另一部分对应在所述位线200或所述绝缘线300的正上方，此时位于凹槽的拐角处的第一空隙G1也可相应的直接接触于所述位线200或所述绝缘线300，并且位于凹槽的拐角处的第一空隙G1还可以直接接触于所述接触插塞400。

具体的，所述间隔结构500包括第一隔离层510和第二隔离层520，所述第一隔离层510至少覆盖所述凹槽的侧壁和底部，并且在侧壁和底部相接的拐角处所述第一隔离层510中还形成有所述第一空隙G1。以及，所述第二隔离层520形成在所述第一隔离层510上并填充所述凹槽。本实施例中，所述第二隔离层520中还形成有第二空隙G2，如此以进一步降低相邻的接触插塞500之间的介质材料的介电常数，改善相邻的接触插塞500之间的寄生效应。

此外，如上所述，由相邻的接触插塞400的顶部界定出的凹槽，其至少部分位于所述位线200的正上方，基于此，即可使所述位线200的位线侧墙230中的第三空隙G3的顶部开口延伸至所述凹槽的底部。本实施例中，所述凹槽中第一隔离层510即封盖所述第三空隙G3，即，所述第三空隙G3中正对在所述间隔结构500下方的开口被所述第一隔离层510封盖。

继续参考图4和图5所示，相邻的接触插塞400凸出的顶部之间的凹槽还进一步延伸至正下方的位线200和绝缘线300中，进而可使所述间隔结构500的底部可以进一步延伸至所述位线200和所述绝缘线300中。如此，以确保相邻的接触插塞400之间的电性隔离。

进一步的方案中，具体参考图6所示，所述存储器还包括存储电容器，以及所述存储电容器的下电极600电性连接至所述接触插塞400的顶部。本实施例中，所述间隔结构500的第二隔离层520填充相邻的接触插塞400之间的凹槽，并且还覆盖所述接触插塞400，所述下电极600贯穿所述第二隔离层520以和所述接触插塞400其凸出的顶部的顶表面电性连接。

基于如上所述的存储器，以下结合附图对形成所述存储器的方法进行详细说明。图7为本实用新型一实施例中的存储器的形成方法的流程示意图，图8a～图8d为本实用新型一实施例中的存储器的形成方法在其制备过程中的结构示意图。

首先执行步骤S100，具体参考图8a所示，提供一衬底100，并在所述衬底100上形成多条位线200和多条绝缘线300，所述位线200和所述绝缘线300相交以界定出多个节点接触窗400a。

其中，所述衬底100中形成多个有源区AA。具体的，可以先在所述衬底100中形成多个沟槽隔离结构110，以界定出多个所述有源区AA。以及，所述有源区AA中的第一源/漏区101和第二源/漏区102可以通过离子注入工艺形成。本实施例中，每一个所述第二源/漏区102对应一个节点接触窗400a。

具体的方案中，可以优先形成所述位线200在所述衬底100上，接着再形成所述绝缘线300在所述衬底100上。进一步的，可使所述位线200的顶表面和所述绝缘线300的顶表面齐平。

其中，所述位线200沿着第一方向连续延伸。以及，所述绝缘线300包括沿着第二方向依次排布的多个绝缘线段，并且每一所述绝缘线段也沿着第二方向延伸在相邻的位线200之间，以和所述位线200连接，进而围绕出所述节点接触窗400a。可以理解为，所述绝缘线300沿着第二方向非连续延伸，并且同一绝缘线300中相邻的绝缘线段之间间隔有位线200。

本实施例中，还可以利用由所述位线200和所述绝缘线300界定出的图形，进一步刻蚀第二源/漏区102的衬底100，以使所述节点接触窗400a的底部进一步嵌入至衬底100中。

继续参考图8a所示，所述位线200包括位线导电部210、位线遮蔽层220和位线侧墙230。所述位线遮蔽层220和所述位线侧墙230分别从所述位线导电部210的顶表面和侧壁覆盖所述位线导电部210，以使所述位线200外部绝缘。

进一步的，所述位线侧墙230包括依次覆盖位线导电部210侧壁的第一侧墙231和第二侧墙232。本实施例中，在所述第一侧墙231和所述第二侧墙232之间还夹持有牺牲夹层233，所述牺牲夹层233可以在后续工艺中被去除，以释放出对应的空间。

接着执行步骤S200，具体参考图8b所示，形成接触插塞400，所述接触插塞400填充所述节点接触窗400a，并且所述接触插塞400的顶部还向上凸出所述节点接触窗400a，相邻的接触插塞400凸出的顶部之间界定出凹槽500a。

具体的，所述接触插塞400的形成方法可包括如下步骤。

第一步骤，填充底层接触部410在所述节点接触窗400a中，以和所述有源区AA电性连接。其中，所述底层接触部410的顶表面低于所述位线200和所述绝缘线300的顶表面，以及所述底层接触部410的材料例如包括多晶硅。

第二步骤，形成第一中间导电层420在所述底层接触部410的顶表面上。其中，所述第一中间导电层420例如为金属硅化物层。具体的，所述第一中间导电层420的形成方法例如包括：首先，沉积金属层在所述衬底100上，所述金属层覆盖所述底层接触部410的顶表面，并覆盖所述位线200和所述绝缘线300；接着，执行热退火工艺，以使所述金属层中的金属和所述底层接触部410中的多晶硅反应，从而自对准的形成所述金属硅化物层在所述底层接触部410的顶表面上；接着，去除所述金属层中未发生反应的部分。

第三步骤，形成第二中间导电层430，所述第二中间导电层430覆盖所述第一中间导电层420、所述位线200和所述绝缘线300。

第四步骤，形成导电材料层，所述导电材料层填充所述节点接触窗并进一步覆盖所述位线200和所述绝缘线300的顶表面。其中，所述导电材料层可以为平坦化后的膜层，以使所述导电材料层的顶表面基本平整。

第五步骤，图形化所述导电材料层，以形成顶层接触部440。

具体的，可利用一掩模层执行图形化工艺，包括：形成掩模层在所述导电材料层上，所述掩模层具有多个对应于接触插塞的掩模图形(本实施例中，所述掩模图形即对应于顶层接触部的图形)，所述掩模图形覆盖在至少部分节点接触窗的正上方并且还延伸覆盖邻近的位线和/或绝缘线的正上方。本实施例中，所述掩模图形相对于所述节点接触窗400a水平偏移，以使所述掩模图形的正下方对应遮盖在所述节点接触窗和所述位线200之间，和/或，使所述掩模图形的正下方对应遮盖在所述节点接触窗和所述绝缘线300之间。如此，则在利用所述掩模层图形化所述导电材料层时，即可相应的使所形成的顶层接触部440部分平移至所述位线200和/或所述绝缘线300上。

进一步的，利用所述掩模层刻蚀所述导电材料层，并刻蚀停止于所述位线200和所述绝缘线300上，进而使不同的节点接触窗中的顶层接触部440相互分断。即相当于，相邻的接触插塞400的顶部之间的凹槽500a的底部位置停止在所述位线200和所述绝缘线300上。

此外，具体参考图8b所示，还可进一步向下刻蚀暴露于所述凹槽500a中的绝缘线300和位线200(具体为位线遮蔽层)，如此一来，一方面可避免导电材料残留，确保相邻的接触插塞400相互分断；另一方面，还可使所述位线侧墙230中的牺牲夹层233的顶部暴露出。

进一步的方案中，具体参考图8c所示，可通过所述凹槽500a去除所述位线侧墙230中的牺牲夹层，进而可以在所述第一侧墙231和所述第二侧墙232之间形成有第三空隙G3，所述第三空隙G3的顶部开口即相应的连通其上方的凹槽500a。

接着执行步骤S300，具体参考图8d所示，形成间隔结构500在所述凹槽500a中，以间隔相邻的接触插塞400。其中，所述间隔结构500至少覆盖所述凹槽的侧壁和底部，并且在侧壁和底部相接的拐角处所述间隔结构中还形成有第一空隙G1，所述第一空隙G1直接接触于所述位线200和/或所述绝缘线300。

具体的，所述间隔结构的形成方法可包括：首先，形成第一隔离层510，所述第一隔离层510覆盖所述凹槽500a的底部和侧壁，并且在侧壁和底部相接的拐角处所述第一隔离层510中还形成有第一空隙G1。其中，所述第一隔离层510可采用覆盖性能较差的沉积工艺形成，以利于在所述第一隔离层510中形成第一空隙G1。本实施例中，所述第一隔离层510还封盖所述位线侧墙中的第三空隙G3的顶部开口。之后，形成第二隔离层520在所述凹槽520中，本实施例中，所述第二隔离层520中还形成有第二空隙G2。

进一步的方案中，所述存储器的形成方法还包括：形成存储电容器。具体包括：形成存储电容器的下电极，所述下电极的底部电性连接至所述接触插塞400的顶表面。

需要说明的是，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本实用新型的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本实用新型实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims

1.一种存储器，其特征在于，包括：

衬底；

接触插塞，填充在所述节点接触窗中，以及所述接触插塞的顶部还向上凸出所述节点接触窗，并在相邻的接触插塞凸出的顶部之间界定出凹槽；以及，

2.如权利要求1所述的存储器，其特征在于，所述间隔结构包括第一隔离层和第二隔离层，所述第一隔离层至少覆盖所述凹槽的侧壁和底部，并且在侧壁和底部相接的拐角处所述第一隔离层中还形成有所述第一空隙，以及所述第二隔离层形成在所述第一隔离层上并填充所述凹槽。

3.如权利要求2所述的存储器，其特征在于，所述第二隔离层中形成有第二空隙。

4.如权利要求1所述的存储器，其特征在于，所述第一空隙还与所述接触插塞直接接触。

5.如权利要求1所述的存储器，其特征在于，所述位线包括位线导电部、覆盖位线导电部顶表面的位线遮蔽层以及覆盖位线导电部侧壁的位线侧墙；

其中，所述位线侧墙包括第一侧墙、第二侧墙以及夹持在所述第一侧墙和所述第二侧墙之间的第三空隙。

6.如权利要求5所述的存储器，其特征在于，在同一侧壁上的位线侧墙中的第三空隙沿着位线的延伸方向连续延伸。

7.如权利要求5所述的存储器，其特征在于，所述第三空隙中正对在所述间隔结构下方的开口被所述间隔结构封盖。

8.如权利要求1所述的存储器，其特征在于，所述接触插塞凸出的顶部还横向延伸至所述位线和/或所述绝缘线的顶表面上。

9.如权利要求8所述的存储器，其特征在于，所述接触插塞凸出的顶部相对于所述接触插塞的底部部分平移至所述位线和/或所述绝缘线的顶表面上；

其中，所述顶部相对于所述底部平移而延伸出的尺寸大于所述顶部相对于所述底部平移而内缩的尺寸。

10.如权利要求1所述的存储器，其特征在于，相邻的接触插塞凸出的顶部之间的凹槽还进一步延伸至正下方的位线和绝缘线中，以使所述间隔结构的底部延伸至所述位线和所述绝缘线中。

11.如权利要求1所述的存储器，其特征在于，所述存储器还包括存储电容器，以及所述存储电容器的下电极电性连接至所述接触插塞的顶部。