CN112736036A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112736036A CN112736036A CN201910972468.XA CN201910972468A CN112736036A CN 112736036 A CN112736036 A CN 112736036A CN 201910972468 A CN201910972468 A CN 201910972468A CN 112736036 A CN112736036 A CN 112736036A
- Authority
- CN
- China
- Prior art keywords
- hole
- contact region
- trench
- forming
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000004891 communication Methods 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成一衬底，所述衬底内具有多条字线、位于相邻两条字线之间的导电接触区、以及位于每一所述字线与所述导电接触区之间的隔离层；降低所述导电接触区的高度，于相邻所述隔离层之间形成孔；自所述孔刻蚀所述导电接触区，形成与所述孔连通的沟槽，所述沟槽的宽度小于所述孔的宽度；形成填充满所述孔与所述沟槽的接触插塞。本发明增大了接触插塞与导电接触区之间的接触面积，从而降低接触插塞与导电接触区之间的接触电阻，改善了半导体结构的性能，提高了半导体结构的良率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
在现有的半导体结构制造工艺中，为了增加存储单元的充放电速度，主要是利用增加存储单元接触插塞与存储单元接触区之间的接触面积和/或位线接触插塞与位线接触区之间的接触面积，来达到降低接触电阻的效果。在6F2(例如3F×2F)的存储单元工艺基础上，随着技术节点的演进，增加存储单元接触插塞与存储单元接触区之间的接触面积和/或位线接触插塞与位线接触区之间的接触面积的难度越来越大，对半导体结构制造工艺的改进难度越来越大。
因此，如何降低半导体结构内部的接触电阻，从而改善半导体结构的性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有的半导体结构内部接触电阻较大的问题，以改善半导体结构的性能，提高半导体结构的良率。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
形成一衬底，所述衬底内具有多条字线、位于相邻两条字线之间的导电接触区、以及位于每一所述字线与所述导电接触区之间的隔离层；
降低所述导电接触区的高度，于相邻所述隔离层之间形成孔；
自所述孔刻蚀所述导电接触区，形成与所述孔连通的沟槽，所述沟槽的宽度小于所述孔；
形成填充满所述孔与所述沟槽的接触插塞。
可选的，所述导电接触区为存储单元接触区或位线接触区。
可选的，多条所述字线将所述衬底划分为若干个交替排列的存储单元接触区和位线接触区；于相邻所述隔离层之间形成孔的具体步骤包括：
刻蚀所述存储单元接触区和所述位线接触区，于两个相邻的所述隔离层之间形成与所述存储单元接触区对应的第一孔、并同时于另两个对相邻的所述隔离层之间形成与所述位线接触区对应的第二孔。
可选的，所述衬底表面还具有第一掩膜层，所述第一掩膜层中具有与多条所述字线一一对应的多个字线开口；于相邻所述隔离层之间形成孔的具体步骤包括：
形成至少填充满所述字线开口的第二掩膜层；
去除所述第一掩膜层，于所述第二掩膜层中形成暴露所述存储单元接触区的第一刻蚀窗口、并同时形成暴露所述位线接触区的第二刻蚀窗口；
沿所述第一刻蚀窗口刻蚀所述存储单元接触区、并沿所述第二刻蚀窗口刻蚀所述位线接触区，形成所述第一孔和所述第二孔。
可选的，所述衬底内还具有字线沟槽，所述隔离层覆盖于所述字线沟槽表面，所述字线填充于所述字线沟槽内、并覆盖于部分所述隔离层表面；
所述字线的顶面位于所述隔离层的顶面之下，所述第二掩膜层覆盖所述字线顶面、并自所述字线沟槽向外延伸。
可选的，形成与所述孔连通的沟槽的具体步骤包括：
形成覆盖所述第一孔的侧壁、所述第二孔的侧壁和暴露的所述隔离层表面的侧墙；
沿所述第一孔刻蚀所述存储单元接触区、并沿所述第二孔刻蚀所述位线接触区，于所述存储单元接触区形成与所述第一孔连通的第一沟槽、并于所述位线接触区形成与所述第二孔连通的第二沟槽。
可选的，形成填充满所述孔与所述沟槽的接触插塞的具体步骤包括：
形成至少填充满所述第一孔和所述第一沟槽的存储单元接触插塞、并形成至少填充满所述第二孔和第二沟槽的位线接触插塞。
可选的，在沿垂直于所述衬底的方向上，所述第一沟槽和所述第二沟槽的底部均位于所述字线的顶部之上。
为了解决上述问题，本发明还提供了一种半导体结构，包括：
衬底，所述衬底内具有多条字线、位于相邻两条所述字线之间的导电接触区；
孔，位于所述导电接触区；
沟槽，位于所述导电接触区；
所述孔位于所述沟槽上方且相互连通；
其中所述孔的宽度大于所述沟槽的宽度。
可选的，所述导电接触区为存储单元接触区或位线接触区。
可选的，多条所述字线将所述衬底划分为若干个交替排列的存储单元接触区和位线接触区；
所述孔包括位于所述存储单元接触区的第一孔和位于所述位线接触区的第二孔；
所述沟槽包括位于所述存储单元接触区的第一沟槽和位于所述位线接触区的第二沟槽；
所述接触插塞包括至少填充满所述第一孔和所述第一沟槽的存储单元接触插塞、以及至少填充满所述第二孔和所述第二沟槽的位线接触插塞。
可选的，在沿垂直于所述衬底的方向上，所述第一沟槽和所述第二沟槽的底部均位于所述字线的顶部之上。
本发明提供的半导体结构及其形成方法，通过在导电接触区与隔离层之间形成高度差以形成孔、并在导电接触区内额外形成与所述孔连通的沟槽，并控制所述沟槽的宽度小于所述孔的宽度，使得用于与所述导电接触区电性接触的接触插塞填充满所述沟槽并完全、充分覆盖所述导电接触区表面，增大了接触插塞与导电接触区之间的接触面积，从而降低接触插塞与导电接触区之间的接触电阻，改善了半导体结构的性能，提高了半导体结构的良率。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图；
附图2A-2I是本发明具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构，附图1是本发明具体实施方式中半导体结构的形成方法流程图，附图2A-2I是本发明具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。本具体实施方式中所述的半导体结构可以是但不限于DRAM存储器。如图1、图2A-图2I所示，本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，形成一衬底20，所述衬底20内具有多条字线21、位于相邻两条字线21之间的导电接触区、以及位于每一所述字线21与所述导电接触区之间的隔离层25，如图2A所示。
可选的，所述导电接触区为存储单元接触区22或位线接触区23。
具体来说，所述衬底20可以为Si衬底、Ge衬底、SiGe衬底、SOI(Silicon OnInsulator，绝缘体上硅)或者GOI(Germanium On Insulator，绝缘体上锗)等。在本具体实施方式中，以所述衬底20为P-型硅衬底为例进行说明。所述衬底20内具有多个呈阵列排布的有源区AA，相邻两个所述有源区AA之间通过STI(Shallow Trench Isolation，浅沟槽隔离结构)隔开，所述字线21可以是位于所述有源区AA内的字线和/或位于STI中的字线。如图2A所示，所述字线21为埋入式字线，且所述字线21沿Y轴方向延伸，多条所述字线沿X轴方向平行排布。所述存储单元接触区22位于所述位线接触区23的相对两侧，且所述存储单元接触区22与所述位线接触区的材料可以均为N-型硅。
步骤S12，降低所述导电接触区的高度，于相邻所述隔离层25之间形成孔，如图2E所示。
可选的，多条所述字线21将所述衬底20划分为若干个交替排列的存储单元接触区22和位线接触区23；于相邻所述隔离层25之间形成孔的具体步骤包括：
刻蚀所述存储单元接触区22和所述位线接触区23，于两个相邻的所述隔离层25之间形成与所述存储单元接触区22对应的第一孔281、并同时于另两个相邻的所述隔离层25之间形成与所述位线接触区23对应的第二孔282，如图2E所示。
可选的，所述衬底20表面还具有第一掩膜层26，所述第一掩膜层26中具有与多条所述字线21一一对应的多个字线开口261，如图2A所示；于相邻所述隔离层25之间形成孔的具体步骤包括：
形成至少填充满所述字线开口261的第二掩膜层27，如图2B所示；
去除所述第一掩膜层26，于所述第二掩膜层27中形成暴露所述存储单元接触区22的第一刻蚀窗口271、并同时形成暴露所述位线接触区23的第二刻蚀窗口272，如图2D所示；
沿所述第一刻蚀窗口271刻蚀所述存储单元接触区22、并沿所述第二刻蚀窗口272刻蚀所述位线接触区23，形成所述第一孔281和所述第二孔282。
可选的，所述衬底20内还具有字线沟槽24，所述隔离层25覆盖于所述字线沟槽24表面，所述字线21填充于所述字线沟槽24内、并覆盖于部分所述隔离层25表面；
所述字线21的顶面位于所述隔离层25的顶面之下，所述第二掩膜层27覆盖所述字线21顶面、并自所述字线沟槽24向外延伸。
具体来说，所述字线21的形成步骤包括：于所述衬底20表面形成具有所述第一开口261的所述第一掩膜层26；然后，沿所述第一开口261刻蚀所述衬底20，形成字线沟槽24；接着，沿所述字线沟槽24沉积绝缘材料，形成一一覆盖于多个所述字线沟槽24表面的多个所述隔离层25，用于电性隔离所述字线21与所述存储单元接触区22、以及所述字线21与所述位线接触区23；之后，沿所述字线沟槽24沉积导电材料，例如钨，形成所述字线21，且所述字线21的顶面在所述隔离层25的顶面之下，即所述字线21未填充满所述字线沟槽24，如图2A所示。
在形成所述字线21之后，保留所述第一掩膜层26，形成填充满所述第一开口261、填充未被所述字线21填充的所述字线沟槽24中的区域、并覆盖所述第一掩膜层26表面的第二掩膜层27，如图2B所示。之后，利用化学机械研磨或者刻蚀工艺刻蚀所述第二掩膜层27，暴露所述第一掩膜层26，如图2C所示。接着，去除所述第一掩膜层26，形成暴露所述存储单元接触区22的第一刻蚀窗口271和暴露所述位线接触区23的第二刻蚀窗口272，如图2D所示。之后，沿所述第一刻蚀窗口271刻蚀所述存储单元接触区22，以降低所述存储单元接触区22的高度，在与该存储单元接触区22相邻的两个隔离层25之间形成第一孔281；同时，沿所述第二刻蚀窗口272刻蚀所述位线接触区23，以降低所述位线接触区23的高度，在与该位线接触区23相邻的两个隔离层25之间形成第二孔282，如图2E所示。本具体实施方式中，所述第一掩膜层26的材料与所述第二掩膜层27的材料之间应该具有较高的刻蚀选择比，例如所述第一掩膜层26的材料为硬掩膜材料、所述第二掩膜层27的材料为含碳有机掩膜层材料，以便于选择性的对所述第一掩膜层26或所述第二掩膜层27进行刻蚀。
本步骤中，由于在形成所述字线22的所述第一掩膜层26表面直接形成所述第二掩膜层27，使得图2D中残留的所述第二掩膜层27与所述字线22自对准，从而极大的简化了半导体结构的制造工艺。
步骤S13，自所述孔刻蚀所述导电接触区，形成与所述孔连通的沟槽，所述沟槽的宽度小于所述孔的宽度，如图2H所示。
可选的，形成与所述孔连通的沟槽的具体步骤包括：
形成覆盖所述第一孔281的侧壁、所述第二孔282的侧壁和暴露的所述隔离层25表面的侧墙29，如图2F所示；
沿所述第一孔281刻蚀所述存储单元接触区22、并沿所述第二孔282刻蚀所述位线接触区23，于所述存储单元接触区22形成与所述第一孔281连通的第一沟槽30、并于所述位线接触区23形成与所述第二孔282连通的第二沟槽31。
具体来说，在形成如图2E所示的结构之后，首先，沿所述第一孔281和所述第二孔282沉积介质材料，形成覆盖于所述第一孔281侧壁表面和所述第二孔282侧壁表面的所述侧墙29，且使得所述侧墙29能够完全覆盖所述隔离层25的侧壁和顶面，避免在刻蚀所述存储单元接触区22和所述位线接触区23的过程中，对所述隔离层25造成损伤，确保所述字线21与所述存储单元接触区22之间、以及所述字线21与所述位线接触区23之间良好的电性绝缘，如图2F、2G所示，图2G是图2F的俯视结构示意图。之后，沿所述侧墙29刻蚀所述存储单元接触区22和所述位线接触区23，于所述存储单元接触区22内形成所述第一沟槽30、并同时于所述位线接触区23内形成所述第二沟槽31，如图2H所示。
本具体实施方式中，通过调整形成的所述侧墙29的厚度，可以控制所述第一沟槽30和所述第二沟槽31的宽度，有助于调整最终形成的存储单元接触插塞与所述存储单元接触区22之间的接触面积、以及位线接触插塞与所述位线接触区23之间的接触面积。
所述第一沟槽30的宽度小于与其连通的所述第一孔281的宽度，且所述第二沟槽31的宽度小于与其连通的所述第二孔282的宽度。
步骤S14，形成填充满所述孔与所述沟槽的接触插塞。
可选的，形成填充满所述孔与所述沟槽的接触插塞的具体步骤包括：
形成至少填充满所述第一孔281和所述第一沟槽30的存储单元接触插塞32、并形成填充满所述第二孔282和第二沟槽31的位线接触插塞33，如图2I所示。
具体来说，在形成如图2H所示的结构之后，首先，采用化学机械研磨等工艺除去所述侧墙29以及部分的所述第二掩膜层27，暴露全部的所述存储单元接触区22的顶面和全部所述位线接触区23的顶面。接着，沉积导电材料(例如N-型多晶硅材料)于所述第一沟槽30、所述第一孔281和所述第二沟槽31、所述第二孔282，同时形成所述存储单元接触插塞32和所述位线接触插塞33，如图2I所示。
本具体实施方式增大了所述存储单元接触插塞32与所述存储单元接触区22之间的接触面积，降低了所述存储单元接触区22与所述存储单元接触插塞32之间的接触电阻；同时，增大了位线接触区23与所述位线接触插塞33之间的接触面积，降低了所述位线接触区23与所述位线接触插塞33之间的接触电阻。
可选的，在沿垂直于所述衬底20的方向上，所述第一沟槽30的底部与所述第二沟槽31的底部均位于所述字线21的顶部之上。即所述第一沟槽30底部的高度和所述第二沟槽31底部的高度均大于所述字线21顶部的高度。
不仅如此，本具体实施方式还提供了一种半导体结构，本具体实施方式提供的半导体结构的结构可参见图2I，其形成方法可参见图1、图2A-图2I。如图1、图2A-图2I所示，本具体实施方式提供的半导体结构，包括：
衬底20，所述衬底20内具有多条字线21、位于相邻两条字线21之间的导电接触区；
孔，位于所述导电接触区；
沟槽，位于所述导电接触区内；
所述孔位于所述沟槽上方且相互连通；
其中所述孔的宽度大于所述沟槽的宽度。
可选的，所述导电接触区为存储单元接触区22或位线接触区23。
可选的，多条所述字线21将所述衬底20划分为若干个交替排列的存储单元接触区22和位线接触区23；
所述孔包括位于所述存储单元接触区22的第一孔281和位于所述位线接触区23的第二孔282；
所述沟槽包括位于所述存储单元接触区22的第一沟槽30和位于所述位线接触区23的第二沟槽31；
所述接触插塞包括至少填充满所述第一孔281和所述第一沟槽30的存储单元接触插塞32、以及至少填充满所述第二孔282和所述第二沟槽31的位线接触插塞33。
可选的，在沿垂直于所述衬底的方向上，所述第一沟槽30的底部和所述第二沟槽31的底部均位于所述字线21的顶部之上。即所述存储单元接触插塞32的底部与所述位线接触插塞33的底部均位于所述字线21的顶部上方。
本具体实施方式提供的半导体结构及其形成方法，通过在导电接触区与隔离层之间形成高度差以形成孔、并在导电接触区内额外形成与所述孔连通的沟槽，并控制所述沟槽的宽度小于所述孔的宽度，使得用于与所述导电接触区电性接触的接触插塞填充满所述沟槽并完全、充分覆盖所述导电接触区表面，增大了接触插塞与导电接触区之间的接触面积，从而降低接触插塞与导电接触区之间的接触电阻，改善了半导体结构的性能，提高了半导体结构的良率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
形成一衬底，所述衬底内具有多条字线、位于相邻两条字线之间的导电接触区、以及位于每一所述字线与所述导电接触区之间的隔离层；
降低所述导电接触区的高度，于相邻所述隔离层之间形成孔；
自所述孔刻蚀所述导电接触区，形成与所述孔连通的沟槽，所述沟槽的宽度小于所述孔的宽度；
形成填充满所述孔与所述沟槽的接触插塞。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述导电接触区为存储单元接触区或位线接触区。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，多条所述字线将所述衬底划分为若干个交替排列的存储单元接触区和位线接触区；于相邻所述隔离层之间形成孔的具体步骤包括：
刻蚀所述存储单元接触区和所述位线接触区，于两个相邻的所述隔离层之间形成与所述存储单元接触区对应的第一孔、并同时于另两个相邻的所述隔离层之间形成与所述位线接触区对应的第二孔。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述衬底表面还具有第一掩膜层，所述第一掩膜层中具有与多条所述字线一一对应的多个字线开口；于相邻所述隔离层之间形成孔的具体步骤包括：
形成至少填充满所述字线开口的第二掩膜层；
去除所述第一掩膜层，于所述第二掩膜层中形成暴露所述存储单元接触区的第一刻蚀窗口、并同时形成暴露所述位线接触区的第二刻蚀窗口；
沿所述第一刻蚀窗口刻蚀所述存储单元接触区、并沿所述第二刻蚀窗口刻蚀所述位线接触区，形成所述第一孔和所述第二孔。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述衬底内还具有字线沟槽，所述隔离层覆盖于所述字线沟槽表面，所述字线填充于所述字线沟槽内、并覆盖于部分所述隔离层表面；
所述字线的顶面位于所述隔离层的顶面之下，所述第二掩膜层覆盖所述字线顶面、并自所述字线沟槽向外延伸。
6.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成与所述孔连通的沟槽的具体步骤包括：
形成覆盖所述第一孔的侧壁、所述第二孔的侧壁和暴露的所述隔离层表面的侧墙；
沿所述第一孔刻蚀所述存储单元接触区、并沿所述第二孔刻蚀所述位线接触区，于所述存储单元接触区形成与所述第一孔连通的第一沟槽、并于所述位线接触区形成与所述第二孔连通的第二沟槽。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成填充满所述孔与所述沟槽的接触插塞的具体步骤包括：
形成至少填充满所述第一孔和所述第一沟槽的存储单元接触插塞、并形成至少填充满所述第二孔和第二沟槽的位线接触插塞。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，在沿垂直于所述衬底的方向上，所述第一沟槽和所述第二沟槽的底部均位于所述字线的顶部之上。
9.一种半导体结构，其特征在于，包括：
衬底，所述衬底内具有多条字线、位于相邻两条所述字线之间的导电接触区；
孔，位于所述导电接触区；
沟槽，位于所述导电接触区；
所述孔位于所述沟槽上方且相互连通；
其中所述孔的宽度大于所述沟槽的宽度。
10.根据权利要求9所述的半导体结构，其特征在于，所述导电接触区为存储单元接触区或位线接触区。
11.根据权利要求9所述的半导体结构，其特征在于，多条所述字线将所述衬底划分为若干个交替排列的存储单元接触区和位线接触区；
所述孔包括位于所述存储单元接触区的第一孔和位于所述位线接触区的第二孔；
所述沟槽包括位于所述存储单元接触区的第一沟槽和位于所述位线接触区的第二沟槽；
所述接触插塞包括至少填充满所述第一孔和所述第一沟槽的存储单元接触插塞、以及至少填充满所述第二孔和所述第二沟槽的位线接触插塞。
12.根据权利要求11所述的半导体结构，其特征在于，在沿垂直于所述衬底的方向上，所述第一沟槽和所述第二沟槽的底部均位于所述字线的顶部之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910972468.XA CN112736036B (zh) | 2019-10-14 | 2019-10-14 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910972468.XA CN112736036B (zh) | 2019-10-14 | 2019-10-14 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112736036A true CN112736036A (zh) | 2021-04-30 |
| CN112736036B CN112736036B (zh) | 2024-10-18 |
Family
ID=75588595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910972468.XA Active CN112736036B (zh) | 2019-10-14 | 2019-10-14 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112736036B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314503A (zh) * | 2021-05-28 | 2021-08-27 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制备方法 |
| US20220216217A1 (en) * | 2021-01-05 | 2022-07-07 | Changxin Memory Technologies, Inc. | Method for forming bit line contact structure and semiconductor structure |
| WO2023020072A1 (zh) * | 2021-08-16 | 2023-02-23 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN116033750A (zh) * | 2023-03-29 | 2023-04-28 | 长鑫存储技术有限公司 | 晶体管结构、半导体结构及其制备方法 |
| WO2023240789A1 (zh) * | 2022-06-17 | 2023-12-21 | 芯盟科技有限公司 | 半导体结构及其制备方法 |
| WO2024077703A1 (zh) * | 2022-10-14 | 2024-04-18 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2024146136A1 (zh) * | 2023-01-05 | 2024-07-11 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030213982A1 (en) * | 2002-05-17 | 2003-11-20 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method for manufacturing the same |
| US20090242976A1 (en) * | 2008-03-31 | 2009-10-01 | Rohm Co., Ltd. | Semiconductor device |
| CN102117765A (zh) * | 2009-12-30 | 2011-07-06 | 海力士半导体有限公司 | 具有掩埋栅的半导体器件及其制造方法 |
| US20160049407A1 (en) * | 2014-08-18 | 2016-02-18 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| CN210837712U (zh) * | 2019-10-14 | 2020-06-23 | 长鑫存储技术有限公司 | 半导体结构 |
-
2019
- 2019-10-14 CN CN201910972468.XA patent/CN112736036B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030213982A1 (en) * | 2002-05-17 | 2003-11-20 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method for manufacturing the same |
| US20090242976A1 (en) * | 2008-03-31 | 2009-10-01 | Rohm Co., Ltd. | Semiconductor device |
| CN102117765A (zh) * | 2009-12-30 | 2011-07-06 | 海力士半导体有限公司 | 具有掩埋栅的半导体器件及其制造方法 |
| US20160049407A1 (en) * | 2014-08-18 | 2016-02-18 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| CN210837712U (zh) * | 2019-10-14 | 2020-06-23 | 长鑫存储技术有限公司 | 半导体结构 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220216217A1 (en) * | 2021-01-05 | 2022-07-07 | Changxin Memory Technologies, Inc. | Method for forming bit line contact structure and semiconductor structure |
| CN113314503A (zh) * | 2021-05-28 | 2021-08-27 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制备方法 |
| CN113314503B (zh) * | 2021-05-28 | 2022-07-19 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制备方法 |
| WO2023020072A1 (zh) * | 2021-08-16 | 2023-02-23 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| WO2023240789A1 (zh) * | 2022-06-17 | 2023-12-21 | 芯盟科技有限公司 | 半导体结构及其制备方法 |
| WO2024077703A1 (zh) * | 2022-10-14 | 2024-04-18 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2024146136A1 (zh) * | 2023-01-05 | 2024-07-11 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制造方法 |
| CN116033750A (zh) * | 2023-03-29 | 2023-04-28 | 长鑫存储技术有限公司 | 晶体管结构、半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112736036B (zh) | 2024-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112736036B (zh) | 半导体结构及其形成方法 | |
| CN108573926B (zh) | 半导体存储装置以及其制作方法 | |
| CN108346660B (zh) | 半导体元件及其形成方法 | |
| CN108257919B (zh) | 随机动态处理存储器元件的形成方法 | |
| CN110707083B (zh) | 半导体存储装置及其形成方法 | |
| CN112992775B (zh) | 半导体存储器及其形成方法 | |
| US8580669B2 (en) | Method for fabricating semiconductor device | |
| CN210837712U (zh) | 半导体结构 | |
| CN113539972B (zh) | 存储器及其制作方法 | |
| CN109427786B (zh) | 半导体存储装置及其制作工艺 | |
| CN114420641A (zh) | 半导体结构的形成方法以及半导体结构 | |
| CN113078103B (zh) | 半导体器件的形成方法及半导体器件 | |
| CN210272360U (zh) | 半导体存储器 | |
| CN112736080A (zh) | 半导体存储器及其形成方法 | |
| CN115101523A (zh) | 半导体结构及半导体结构的制备方法 | |
| CN114864504A (zh) | 一种半导体结构的制作方法及其结构 | |
| CN115148663A (zh) | 半导体结构及其制备方法 | |
| WO2024037164A1 (zh) | 半导体器件及其形成方法 | |
| CN218998733U (zh) | 半导体存储装置 | |
| CN113130491B (zh) | 存储装置及其制造方法 | |
| CN117529105B (zh) | 半导体结构及其形成方法 | |
| CN219499930U (zh) | 半导体器件 | |
| CN218941671U (zh) | 半导体器件 | |
| CN117529103B (zh) | 半导体结构及其形成方法 | |
| EP4322182A1 (en) | Semiconductor device and forming method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |