CN211789013U - 存储器 - Google Patents

Abstract

本实用新型提供了一种存储器。利用相邻的位线界定出沿着第一方向延伸的凹槽，并使凹槽的底部还整体内陷至衬底中以形成下沟槽，以及在凹槽中依次排布多个接触插塞，并在相邻的接触插塞之间设置隔离柱以分隔相邻的接触插塞。由于下沟槽整体内陷至衬底中，因此可以直接以位线为掩膜刻蚀衬底形成，其形成方法简单，以及可以优先形成接触插塞再利用隔离柱分隔相邻的接触插塞，其工艺步骤较少，有利于提高器件的生产效率。

Description

存储器

技术领域

本实用新型涉及半导体技术领域，特别涉及一种存储器。

背景技术

存储器，例如动态随机存储器(Dynamic Random Access Memory，DRAM)，其通常包括存储电容器以及电性连接所述存储电容器的存储晶体管，所述存储电容器用于存储代表存储信息的电荷，以及所述存储晶体管可通过一接触插塞电性连接所述存储电容器。

其中，所述接触插塞的形成方法通常包括：利用位线和隔离线界定出接触窗，进而可以填充导电材料在所述接触窗中，以形成所述接触插塞。其中，在形成隔离线的方法包括：优先形成具有沟槽的牺牲层，接着在所述沟槽中填充隔离材料以形成所述隔离线，最后去除所述牺牲层，进而可释放出所述接触窗的空间。

然而，现有工艺中，通过填充接触窗以形成接触插塞的过程步骤较为繁琐，影响生产效率。

实用新型内容

本实用新型的目的在于提供一种存储器，该存储器的制备工艺简单，有利于提高器件的生产效率。

为解决上述技术问题，本实用新型提供一种存储器，包括：

衬底；

多条位线，所述位线形成在所述衬底上并沿着第一方向延伸，以及多条所述位线沿着第二方向依次排布，相邻的位线之间界定出沿着第一方向延伸的凹槽，并且所述凹槽还具有内陷至所述衬底中的下沟槽；

多个接触插塞，形成在所述凹槽中并沿着所述位线的延伸方向依次排布；以及，

多个隔离柱，形成在所述凹槽中，并位于相邻的接触插塞之间，并且所述隔离柱的底部还填充所述下沟槽，以分隔位于同一凹槽中且相邻的接触插塞。

可选的，所述衬底中形成有多个有源区，所述有源区中形成有第一源/漏区和第二源/漏区；其中，相邻的位线之间对应有所述有源区的所述第二源/漏区，并使所述凹槽的部分下沟槽内陷至所述第二源/漏区中，所述接触插塞至少填充所述部分下沟槽以和所述第二源/漏区电性连接。

可选的，相邻的位线之间对应有多个第二源/漏区，所述多个第二源/漏区沿着所述位线的延伸方向依次排布，以及相邻位线之间的多个接触插塞一一对准形成在所述多个第二源/漏区上。

可选的，所述位线与相应的有源区相交，并使相应的有源区中的第二源/漏区电性连接至所述位线。

可选的，所述衬底中还形成有多条沿着第二方向延伸的字线，所述字线形成在衬底中的字线沟槽内，并且所述字线的顶部位置不高于所述字线沟槽的顶部位置，以及在所述字线沟槽高于所述字线的上方空间中还填充有字线遮蔽层；其中，所述凹槽部分位于所述字线的上方，并使所述凹槽中对应于所述字线的部分下沟槽内陷至所述字线遮蔽层中。

可选的，所述隔离柱至少形成在所述字线的正上方，并使所述隔离柱的底部填充至所述字线遮蔽层中。

可选的，所述位线包括位线导电部、位线遮蔽层和隔离侧墙，其中所述位线导电部形成在所述衬底上，所述位线遮蔽层覆盖所述位线导电部的顶表面，以及所述隔离侧墙至少覆盖所述位线导电部的侧壁。

可选的，所述隔离柱为以所述位线作为研磨停止层执行化学机械研磨工艺形成，以使所述隔离柱的顶表面和所述位线的顶表面齐平，并且所述接触插塞的顶表面低于所述位线的顶表面。

其中，在制备如上所述的存储器的方法，包括：

提供一衬底，并在所述衬底上形成多条位线，所述位线形成在所述衬底上并沿着第一方向延伸，以及多条所述位线沿着第二方向依次排布，相邻的位线之间界定出沿着第一方向延伸的凹槽；

刻蚀相邻的位线之间的衬底，以使所述凹槽的底部内陷至所述衬底中，以形成下沟槽；

形成多个接触插塞在所述凹槽中，多个所述接触插塞沿着所述位线的延伸方向依次排布，并且位于同一凹槽中且相邻的接触插塞之间具有分隔口；

填充隔离柱在所述分隔口中，以分隔相邻的接触插塞。

可选的，所述接触插塞的形成方法包括：填充导电材料层在所述凹槽中，所述导电材料层的底部还填充所述下沟槽；以及，图形化所述导电材料层，以形成多个分隔口在所述导电材料层中，所述分隔口分断所述导电材料层以构成接触插塞。

可选的，填充导电材料层在所述凹槽中的方法包括：以所述位线为研磨停止层执行化学机械研磨工艺。

可选的，在填充所述隔离柱之后，还包括：回刻蚀所述接触插塞，以使刻蚀后的接触插塞的顶表面低于所述位线的顶表面。

可选的，所述衬底中形成有多个有源区，所述有源区中形成有第一源/漏区和第二源/漏区，以及相邻的位线之间对应有多个第二源/漏区，所述多个第二源/漏区沿着所述位线的延伸方向依次排布，并使所述凹槽的部分下沟槽内陷至所述第二源/漏区中；以及，所述接触插塞的形成方法包括：执行外延工艺，以自对准形成所述接触插塞在所述第二源/漏区上。

在本实用新型提供的存储器中，利用相邻的位线界定出沿着第一方向延伸的凹槽，并使所述凹槽的底部还整体内陷至衬底中以形成下沟槽，如此，以使暴露于下沟槽中的有源区具有更大的接触表面，进而有利于降低有源区和接触插塞之间的接触电阻。由于所述下沟槽可以直接以位线为掩模刻蚀形成，因此其制备工艺简单。以及，在制备该存储器时，可以优先形成接触插塞，接着再利用隔离柱分隔相邻的接触插塞，有效减少了接触插塞的制备步骤，进一步提高器件的生产效率。

附图说明

图1a为本实用新型一实施例中的存储器其主要示意出位线时的俯视图；

图1b为图1a所示的本实用新型一实施了中的存储器沿着aa’和bb’方向的剖面示意图；

图2a为本实用新型一实施例中的存储器其主要示意出位线和接触插塞时的俯视图；

图2b为图2a所示的本实用新型一实施了中的存储器沿着aa’和bb’方向的剖面示意图；

图3为本实用新型一实施例中的存储器的形成方法的流程示意图；

图4为本实用新型一实施例中的存储器的形成方法在其执行步骤S100时的结构示意图；

图5为本实用新型一实施例中的存储器的形成方法在其执行步骤S200时的结构示意图；

图6a～图6b和图7a～图7b为本实用新型一实施例中的存储器的形成方法在其执行步骤S300时的一种结构示意图；

图8a和图8b为本实用新型一实施例中的存储器的形成方法在其执行步骤S400时的结构示意图；

图9为本实用新型一实施例中的存储器的形成方法在其执行步骤S500时的结构示意图；

图10为本实用新型一实施例中的存储器的形成方法在其执行步骤S300时的另一种结构示意图。

其中，附图标记如下：

100-衬底；

101-第一源/漏区；

102-第二源/漏区；

110-沟槽隔离结构；

120-字线；

130-字线遮蔽层；

200-位线；

200a-位线接触窗；

210-位线导电部；

211-第一导电层；

212-第二导电层；

213-第三导电层；

220-位线遮蔽层；

230-隔离侧墙；

231-第一隔离侧墙；

232-第二隔离侧墙；

233-第三隔离侧墙；

300-接触插塞；

300a-导电材料层；

300b-分隔口；

400-隔离柱；

500-凹槽；

500a-下沟槽。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的存储器作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

图1a为本实用新型一实施例中的存储器其主要示意出位线时的俯视图，图1b为图1a所示的本实用新型一实施了中的存储器沿着aa’和bb’方向的剖面示意图，图2a为本实用新型一实施例中的存储器其主要示意出位线和接触插塞时的俯视图，图2b为图2a所示的本实用新型一实施了中的存储器沿着aa’和bb’方向的剖面示意图。结合图1a～图1b和图2a～图2b所示，所述存储器包括衬底100以及形成在所述衬底100上的位线200和接触插塞300。

具体参考图1a和图1b所示，所述衬底100中形成有多个有源区AA。多个有源区AA中例如形成有第一源/漏区101和第二源/漏区102，以用于构成存储晶体管。其中，相邻的有源区AA之间可利用沟槽隔离结构110相互分隔，所述沟槽隔离结构110具体包括填充在隔离沟槽中的绝缘材料，所述绝缘材料例如包括氧化硅和/或氮化硅。

进一步的，在所述衬底100中还形成有多条字线120，所述字线120沿着第二方向(X方向)延伸，并与相应的有源区AA相交，以及所述字线120中与有源区AA相交的部分位于所述第一源/漏区101和第二源/漏区102之间，用于构成所述存储晶体管的栅极结构。

具体参考1b所示，所述字线120形成在衬底100中的字线沟槽内，并且所述字线120的顶部位置H1不高于所述字线沟槽的顶部位置H2。以及，在所述字线沟槽高于所述字线120的上方空间中还填充有字线遮蔽层130，所述字线遮蔽层130覆盖所述字线120。

继续参考图1a和图1b所示，所述存储器中的多条位线200形成在所述衬底100上。其中，所述位线200沿着第一方向(Y方向)延伸，并与相应的有源区AA空间相交，所述位线200中与所述有源区AA相交的部分例如构成位线接触部，所述位线接触部即与所述有源区AA电性连接。本实施例中，所述位线接触部与所述有源区AA的第二源/漏区102电性连接。

以及，所述位线200中与所述有源区AA相交的位线接触部，还进一步嵌入至所述衬底100中。即，位线接触部的底部低于衬底100的顶表面。如此，即可使所述位线200的位线接触部能够与第二源/漏区102充分接触，减小位线200与第二源/漏区102之间的接触电阻。

具体而言，在所述衬底100中形成有位线接触窗200a，所述位线接触窗200a至少内陷至所述有源区AA的第二源/漏区102中，以使所述第二源/漏区102暴露于所述位线接触窗200a中。以及，所述位线200中与所述有源区AA相交的位线接触部即填充所述位线接触窗200a。

进一步的，多条所述位线200沿着第二方向依次排布，以及相邻的位线200之间界定出沿着第一方向延伸的凹槽500，并且所述凹槽500的底部还内陷至所述衬底100中。即，相邻位线200之间的衬底内陷，以使所述凹槽500还具有内陷至衬底100中的下沟槽500a。本实施例中，所述凹槽500a的整个底部均内陷，以使所述下沟槽500a相应的沿着第一方向延伸。

具体而言，相邻的位线200之间对应有所述有源区AA的部分区域，本实施例中，相邻的位线200之间对应有所述有源区AA的第二源/漏区102，基于此，沿着第一方向延伸的凹槽500即会相应的暴露出部分有源区AA(本实施例中，暴露出有源区AA的第二源/漏区102)。此时，所述凹槽500的部分下沟槽500a即相应的内陷至所述有源区AA中(可以理解为，所述有源区AA中的第二源/漏区102的顶表面内陷至衬底100中)，从而使得所述有源区AA中的第二源/漏区102暴露于凹槽500中的表面积增加，进而增大了第二源/漏区102和接触插塞300之间的接触面积，有利于降低两者之间的接触电阻。

继续参考图1a和图1b所示，沿着第一方向延伸的凹槽500还部分位于所述字线120的上方。如上所述，所述字线120的上方填充有字线遮蔽层130，基于此，则所述凹槽500中位于字线120上方的部分即凹陷在所述字线遮蔽层130中，即对应在所述字线120正上方的下沟槽500a内陷在所述字线遮蔽层130中，并不会暴露出所述字线120。

其中，位于相邻位线200之间的下沟槽500a的制备方法例如为：直接利用所述位线200为掩模刻蚀相邻位线之间的衬底100，以使所述凹槽500的底部内陷，进而形成具有下沟槽500a的凹槽500。即，基于本实施例提供的存储器而言，可以采用较为简单的工艺，即能够实现有源区AA其具有更大的接触表面，有利于降低接触电阻。

继续参考图1b所示，所述位线200包括位线导电部210、位线遮蔽层220和隔离侧墙230。其中，所述位线导电部210形成在所述衬底100上，并与相应的有源区AA电性连接；所述位线遮蔽层220覆盖所述位线导电部210的顶表面；以及，所述隔离侧墙230至少覆盖所述位线导电部210的侧壁。即，利用所述位线遮蔽层220和所述隔离侧墙230，实现对所述位线导电部210的电性隔离，进而可以构成外部绝缘的位线200。

进一步的，所述位线200的所述位线导电部210可以具有多层依次堆叠设置的导电层。例如，所述位线导电部210包括由下至上依次堆叠设置的第一导电层211、第二导电层212和第三导电层213，所述第一导电层211的材质例如包括掺杂的多晶硅，所述第二导电层212的材质例如包括氮化钛，所述第三导电层213的材质例如包括钨。

本实施例中，所述位线导电部210的第一导电层211填充至所述位线接触窗200a中，以和所述第二源/漏区102电性连接。以及，所述隔离侧墙230覆盖所述位线导电部210的侧壁和所述位线遮蔽层220的侧壁，并且所述隔离侧墙230还进一步延伸至所述位线接触窗200a中，以填充所述位线接触窗200a中介于第一导电层211和接触窗侧壁之间的空间。

进一步的，所述隔离侧墙230可以为叠层结构。例如，所述隔离侧墙230包括由内至外依次设置的第一隔离侧墙231、第二隔离侧墙232和第三隔离侧墙233。其中，可以使所述第一隔离侧墙231还填充所述位线接触窗200a。

接着参考图2a和图2b所示，所述存储器还包括多个接触插塞300，多个所述接触插塞300形成在所述凹槽500中并沿着所述位线200的延伸方向依次排布，以及位于同一凹槽500中且相邻的接触插塞300之间相互间隔设置，以使多个所述接触插塞300与暴露于所述凹槽500中的多个有源区AA一一对应连接。

本实施例中，所述接触插塞300形成在相邻位线200之间，并至少填充所述下沟槽500a中暴露有第二源/漏区102的部分，以和暴露于所述下沟槽500a中的第二源/漏区102连接。具体的，相邻的位线200之间对应有多个第二源/漏区102，所述多个第二源/漏区102沿着所述位线的延伸方向依次排布，并且相邻位线之间的多个接触插塞300一一对应形成在所述多个第二源/漏区102上。

进一步的，所述接触插塞300的顶表面不高于所述位线200的顶表面，以确保位于同一位线200两侧的接触插塞300相互电性隔离。其中，所述接触插塞300的材料例如包括多晶硅。以及，在所述接触插塞300的多晶硅材料上例如还可形成有金属材料(图中未示出)，以提高所述接触插塞300的导电性能，所述金属材料例如包括钨。

继续参考图2a和图2b所示，所述存储器还包括多个隔离柱400，所述隔离柱400形成在所述凹槽500中并位于相邻的接触插塞300之间，并且所述隔离柱400的底部还进一步填充所述下沟槽500a，以利用所述隔离柱400分隔位于同一凹槽500中且相邻的接触插塞300。

可以认为，所述隔离柱400形成在相邻的位线200之间并沿着所述第二方向延伸，以使所述隔离柱400的端部抵触至所述位线200的侧壁，从而可以由所述隔离柱400和所述位线200围绕所述接触插塞300的侧壁，以确保各个接触插塞300之间相互分隔。

进一步的，所述隔离柱400和所述位线200的顶表面齐平或略高于所述位线200的顶表面。例如，可以以所述位线200作为研磨停止层执行化学机械研磨工艺，形成所述隔离柱400。即，本实施例中，围绕在所述接触插塞300外围的位线200和隔离柱400的顶表面均高于所述接触插塞300的顶表面，以使得所述接触插塞300能够被完全隔离在由所述位线200和所述隔离柱400围绕的空间中。

本实施例中，所述隔离柱400至少形成在所述字线120的正上方，并和所述字线120的延伸方向相同。基于此，则所述隔离柱400的底部即填充所述下沟槽500a内陷至字线遮蔽层130中部分，即所述隔离柱400的底部即填充至所述字线遮蔽层130中，以至少抵触于所述字线遮蔽层130上。其中，所述隔离柱400的材料可以和所述字线遮蔽层130的材料相同，例如均包括氮化硅。当然，所述隔离柱400的材料也可以不同于所述字线遮蔽层130的材料，例如，所述隔离柱400的材料包括氧化硅，所述字线遮蔽层130的材料包括氮化硅。

基于如上所述的存储器，以下对存储器的形成方法进行说明。图3为本实用新型一实施例中的存储器的形成方法的流程示意图，如图3所示，所述形成方法包括：

步骤S100，提供一衬底，并在所述衬底上形成多条位线，所述位线形成在所述衬底上并沿着第一方向延伸，以及多条所述位线沿着第二方向依次排布，相邻的位线之间界定出沿着第一方向延伸的凹槽；

步骤S200，刻蚀相邻的位线之间的衬底，以使所述凹槽的底部内陷至所述衬底中，以形成下沟槽；

步骤S300，形成多个接触插塞在所述凹槽中，多个所述接触插塞沿着所述位线的延伸方向依次排布，并且位于同一凹槽中且相邻的接触插塞之间具有分隔口；

步骤S400，填充隔离柱在所述分隔口中，以分隔相邻的接触插塞。

即，本实施例中，在制备存储器时，优先形成接触插塞，接着再形成隔离柱以分隔相邻的接触插塞。相比于传统工艺而言，本实施例提供的形成方法步骤较少，工艺较为简单，有利于提高器件的生产效率。

以下结合附图对形成存储器的方法中的各个步骤进行详细说明。其中，图4为本实用新型一实施例中的存储器的形成方法在其执行步骤S100时的结构示意图，图5为本实用新型一实施例中的存储器的形成方法在其执行步骤S200时的结构示意图，图6a～图6b和图7a～图7b为本实用新型一实施例中的存储器的形成方法在其执行步骤S300时的一种结构示意图，图8a和图8b为本实用新型一实施例中的存储器的形成方法在其执行步骤S400时的结构示意图，图9为本实用新型一实施例中的存储器的形成方法在其执行步骤S500时的结构示意图，图10为本实用新型一实施例中的存储器的形成方法在其执行步骤S300时的另一种结构示意图。

在步骤S100中，具体参考图4所示，提供一衬底100，并在所述衬底100上形成多条位线200。

具体的，所述衬底100中形成多个有源区AA。以及，可以先在所述衬底100中形成多个沟槽隔离结构110，以界定出多个所述有源区AA。进一步的，所述有源区AA中的第一源/漏区101和第二源/漏区102可以通过离子注入工艺形成。

以及，在形成所述位线200之前，还在所述衬底100中形成多条字线120，所述字线120沿着第二方向延伸并与相应的有源区AA相交，以及所述字线120中与有源区AA相交的部分位于所述第一源/漏区101和第二源/漏区102之间，用于构成所述存储晶体管的栅极结构。

本实施例中，所述字线120形成在衬底100中的字线沟槽内，并且所述字线120的顶部位置H1不高于所述字线沟槽的顶部位置H2。并且，在形成在所述字线120之后，还包括：填充字线遮蔽层130在所述字线沟槽高于所述字线120的上方空间中，所述字线遮蔽层130覆盖所述字线120。其中，所述字线遮蔽层130的材料例如包括氮化硅。

继续参考图4所示，在形成所述字线120和所述字线遮蔽层130后，形成多条位线200在所述衬底100上。其中，所述位线200形成在所述衬底100上并沿着第一方向延伸，以及多条所述位线200沿着第二方向依次排布，并使相邻的位线200之间界定出沿着第一方向延伸的凹槽500。

如上所述，在所述衬底100中形成有多个有源区AA，在形成所述位线200时，所述位线200即与相应的有源区AA相交，并使所述相应的有源区AA电性连接至所述位线200。本实施例中，使所述有源区AA中的第一源/漏区101电性连接至所述位线200，以及相邻的位线200之间对应有多个第二源/漏区102，所述多个第二源/漏区102沿着所述位线的延伸方向依次排布。

本实施例中，在形成所述位线200之前还包括：形成位线接触窗200a在所述衬底100中，所述位线接触窗200a暴露出至少部分所述有源区AA。本实施例中，所述位线接触窗200a暴露出所述有源区AA的第一源/漏区101。基于此，在形成所述位线200时，所述位线200填充对应的位线接触窗200a，所述位线200中填充在所述位线接触窗200a中的部分构成位线接触部，所述位线接触部即与所述有源区中的第一源/漏区101电性连接。

具体的，所述位线200的形成方法例如包括如下步骤。

第一步骤，形成位线导电部210和所述位线遮蔽层220在所述衬底100上，所述位线遮蔽层220覆盖所述位线导电部210的顶表面，其中所述位线导电部210的底部填充至所述位线接触窗200a中，以和所述第一源/漏区101电性连接。

其中，所述位线导电部210可包括由下至上依次堆叠设置的第一导电层211、第二导电层212和第三导电层213。

第二步骤，形成隔离侧墙230在所述位线导电部210的侧壁上。本实施例中，所述隔离侧墙230还覆盖所述位线遮蔽层220的侧壁，以及所述隔离侧墙230还进一步延伸至所述位线接触窗200a中，以填充所述位线接触窗200a中介于位线导电层210和接触窗侧壁之间的空间。

本实施例中，所述隔离侧墙230包括由内至外依次设置的第一隔离侧墙231、第二隔离侧墙232和第三隔离侧墙233。其中，所述第一隔离侧墙231还填充所述位线接触窗200a，以及在该步骤中，所述第三隔离侧墙233还延伸覆盖相邻位线导电部210之间的衬底表面。

在步骤S200中，具体参考图5所示，刻蚀相邻的位线200之间的衬底100，以使所述凹槽500的底部内陷至所述衬底100中，以形成下沟槽500a。

需要说明的是，在刻蚀相邻位线200之间的衬底100时，即相应的使所形成的下沟槽500a沿着位线的延伸方向延伸。此时，所述下沟槽500a具有内陷至有源区AA中部分，相应的使对应在相邻位线200之间的有源区AA的顶表面内陷，增加暴露出的有源区AA的顶表面面积，具体的，相邻的位线200之间对应有多个第二源/漏区102，基于此，即可使所述凹槽500的部分下沟槽内陷至所述第二源/漏区102中。以及，所述下沟槽500a还具有内陷至字线遮蔽层130中的部分。

本实施例中，可以直接以位线200为掩模刻蚀暴露出的衬底100，以形成具有内陷至有源区AA和字线遮蔽层130中的下沟槽500a，增加有源区AA的接触面积。该方法，工艺简单，以及所述下沟槽500b是内陷至字线遮蔽层130中，并不会对器件的性能造成影响。

进一步的，在刻蚀相邻位线200之间的衬底100的过程，包括刻蚀所述隔离侧墙230中的第三隔离侧墙233，以去除所述第三隔离侧墙233中位于相邻位线导电部210之间的部分，并自对准的保留所述第三隔离侧墙233中覆盖所述第二隔离侧墙232的部分。以及，在刻蚀所述第三隔离侧墙233之后，进一步刻蚀暴露出的衬底100，以形成所述下沟槽500a。

在步骤S300中，具体参考图6a～图6b和图7a～图7b所示，形成多个接触插塞300在所述凹槽500中，多个所述接触插塞300沿着所述位线的延伸方向依次排布，并且位于同一凹槽500中且相邻的接触插塞300之间具有分隔口300b。即，位于同一凹槽500中且相邻的接触插塞300之间利用所述分隔口300b相互分隔。

可选的方案中，所述接触插塞300的形成方法例如包括如下步骤。

第一步骤，具体参考图6a和图6b所示，填充导电材料层300a在所述凹槽500中，所述导电材料层300a的底部还填充所述下沟槽500a。可以认为，所述导电材料层300a即沿着位线的延伸方向延伸而呈现为条状结构。

其中，所述导电材料层300a的形成方法包括平坦化工艺。例如，可以以所述位线200为研磨停止层，执行化学机械研磨工艺，以形成顶表面和所述位线200的顶表面齐平的导电材料层300a。

第二步骤，具体参考图7a和图7b所示，图形化所述导电材料层，以形成多个分隔口300b在所述导电材料层中，所述分隔口300b分断所述导电材料层以构成接触插塞300。本实施例中，所述分隔口300b对应在所述字线120的正上方。

在如上所述的接触插塞300的形成方法中，通过对导电材料层执行图形化工艺，以形成所述接触插塞300。然而，在其他的方案中，还可以直接利用外延工艺，自对准形成所述接触插塞300在所述第二源/漏区102上。相比于如上所述的利用图形化工艺形成接触插塞，通过外延工艺形成接触插塞可节省一道刻蚀步骤，有利于减少存储器的制备步骤，简化工艺。

具体参考图10所示，可利用所述外延工艺形成多晶硅材料的接触插塞300。以及，可通过控制所述外延工艺的工艺参数，使得所形成的接触插塞300的顶表面不高于所述位线200的顶表面。

进一步的，在所述凹槽500中沿着位线的延伸方向依次排布有多个第二源/漏区102，以及在位线200的延伸方向上相邻的第二源/漏区102之间还对应有字线遮蔽层130。基于此，则在执行外延工艺时，即可自对准形成接触插塞300在所述第二源/漏区102上(此时，在所述字线遮蔽层130上并不会形成接触插塞)。即，形成在相邻位线之间的多个接触插塞300可一一对应形成在所述多个第二源/漏区102上，以及相邻的接触插塞300之间具有位于所述字线遮蔽层130正上方的分隔口300b。

在步骤S400中，具体参考图8a和图8b所示，填充隔离柱400在所述分隔口300b中，以分隔相邻的接触插塞300。

其中，所述隔离柱400的形成方法包括：沉积隔离材料层，并以所述位线200为研磨停止层执行化学机械研磨工艺，以形成顶表面齐平于所述位线的顶表面的隔离柱400。

进一步的方案中，所述形成方法还包括：步骤S500，具体参考图9所示，回刻蚀所述接触插塞300，以使刻蚀后的接触插塞300的顶表面低于所述位线200的顶表面。

需要说明的是，本实施例中，通过对所述接触插塞300进行回刻蚀，从而可确保用于构成接触插塞300的导电材料残留在所述位线200和隔离柱400的顶表面上，进而避免相邻的接触插塞300出现短接的问题。例如，在利用平坦化工艺形成接触插塞的过程中，用于构成接触插塞的导电材料容易延展至所述位线200和所述隔离柱400的顶表面上，此时，通过回刻蚀所述接触插塞300，即可有效去除残留在所述位线200和所述隔离柱400的顶表面上的导电材料。

此外，所述接触插塞300的材料例如包括多晶硅。以及，通过对所述接触插塞300进行回刻蚀以降低所述接触插塞300的高度，从而在后续工艺中，还可以进一步形成金属材料在所述接触插塞300的上方。

需要说明的是，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本实用新型的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本实用新型实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (8)

1.一种存储器，其特征在于，包括：

衬底；

多条位线，所述位线形成在所述衬底上并沿着第一方向延伸，以及多条所述位线沿着第二方向依次排布，相邻的位线之间界定出沿着第一方向延伸的凹槽，并且所述凹槽还具有内陷至所述衬底中的下沟槽；

多个接触插塞，形成在所述凹槽中并沿着所述位线的延伸方向依次排布；以及，

多个隔离柱，形成在所述凹槽中，并位于相邻的接触插塞之间，并且所述隔离柱的底部还填充所述下沟槽，以分隔位于同一凹槽中且相邻的接触插塞。

2.如权利要求1所述的存储器，其特征在于，所述衬底中形成有多个有源区，所述有源区中形成有第一源/漏区和第二源/漏区；

其中，相邻的位线之间对应有所述有源区的所述第二源/漏区，并使所述凹槽的部分下沟槽内陷至所述第二源/漏区中，所述接触插塞至少填充所述部分下沟槽以和所述第二源/漏区电性连接。

3.如权利要求2所述的存储器，其特征在于，相邻的位线之间对应有多个第二源/漏区，所述多个第二源/漏区沿着所述位线的延伸方向依次排布，以及相邻位线之间的多个接触插塞一一对应形成在所述多个第二源/漏区上。

4.如权利要求2所述的存储器，其特征在于，所述位线与相应的有源区相交，并使相应的有源区中的第二源/漏区电性连接至所述位线。

5.如权利要求1所述的存储器，其特征在于，所述衬底中还形成有多条沿着第二方向延伸的字线，所述字线形成在衬底中的字线沟槽内，并且所述字线的顶部位置不高于所述字线沟槽的顶部位置，以及在所述字线沟槽高于所述字线的上方空间中还填充有字线遮蔽层；

其中，所述凹槽部分位于所述字线的上方，并使所述凹槽中对应于所述字线的部分下沟槽内陷至所述字线遮蔽层中。

6.如权利要求5所述的存储器，其特征在于，所述隔离柱至少形成在所述字线的正上方，并使所述隔离柱的底部填充至所述字线遮蔽层中。

7.如权利要求1所述的存储器，其特征在于，所述位线包括位线导电部、位线遮蔽层和隔离侧墙，其中所述位线导电部形成在所述衬底上，所述位线遮蔽层覆盖所述位线导电部的顶表面，以及所述隔离侧墙至少覆盖所述位线导电部的侧壁。

8.如权利要求1所述的存储器，其特征在于，所述隔离柱为以所述位线作为研磨停止层执行化学机械研磨工艺形成，以使所述隔离柱的顶表面和所述位线的顶表面齐平，并且所述接触插塞的顶表面低于所述位线的顶表面。

Images