KR20120006713A - 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 - Google Patents

수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 Download PDF

Info

Publication number
KR20120006713A
KR20120006713A KR1020100067333A KR20100067333A KR20120006713A KR 20120006713 A KR20120006713 A KR 20120006713A KR 1020100067333 A KR1020100067333 A KR 1020100067333A KR 20100067333 A KR20100067333 A KR 20100067333A KR 20120006713 A KR20120006713 A KR 20120006713A
Authority
KR
South Korea
Prior art keywords
active region
word line
forming
bit line
vertical transistor
Prior art date
Application number
KR1020100067333A
Other languages
English (en)
Other versions
KR101140079B1 (ko
Inventor
이경한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100067333A priority Critical patent/KR101140079B1/ko
Priority to US12/976,792 priority patent/US8383477B2/en
Publication of KR20120006713A publication Critical patent/KR20120006713A/ko
Application granted granted Critical
Publication of KR101140079B1 publication Critical patent/KR101140079B1/ko
Priority to US13/745,357 priority patent/US8759892B2/en
Priority to US13/746,274 priority patent/US20130126956A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법에 관한 것으로, 특히 종래의 8F2 및 6F2 레이아웃에 비하여 셀 면적을 감소시킬 수 있고 비트라인 콘택, 저장전극 콘택 또는 랜딩플러그를 형성할 필요가 없어 공정 단계가 감소하는 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법에 관한 것이다.
본 발명의 수직형 트랜지스터를 포함하는 반도체 소자는, 반도체 기판에 형성된 활성영역, 상기 활성영역 하부에 구비되는 비트라인, 상기 활성영역 내부에 매립되는 워드라인 및 상기 활성영역 및 상기 워드라인의 상부에 구비되는 캐패시터를 포함하는 것을 특징으로 한다.

Description

수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법{SEMICONDUCTOR DEVICE COMPRISING VERTICAL TRANSISTOR AND METHOD FOR FORMING THE SAME}
본 발명은 반도체 소자 및 그 형성방법에 관한 것이다. 보다 상세하게는 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법에 관한 것이다.
일반적으로, 반도체는 전기전도도에 따른 물질의 분류 가운데 하나로 도체와 부도체의 중간영역에 속하는 물질로서, 순수한 상태에서는 부도체와 비슷하지만 불순물의 첨가나 기타 조작에 의해 전기전도도가 늘어나는 성질을 가진다. 이러한 반도체는 불순물을 첨가하고 도체를 연결하여 트랜지스터 등의 반도체 소자를 생성하는 데 사용되며, 반도체 소자를 사용하여 만들어진 여러 가지 기능을 가지는 장치를 반도체 장치라 한다. 이러한 반도체 장치의 대표적인 예로는 반도체 기억 장치를 들 수 있다.
반도체 기억 장치는 캐패시터 및 트랜지스터로 구성된 단위 셀을 다수 포함하고 있으며, 이중 캐패시터는 데이터를 임시 저장하기 위해 사용되고 트랜지스터는 환경에 따라 전기전도도가 변화하는 반도체의 성질을 이용하여 제어 신호(워드 라인)에 대응하여 비트 라인과 캐패시터 간 데이터를 전달하기 위해 사용된다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)의 세 영역으로 구성되어 있으며, 게이트로 입력되는 제어 신호에 따라 소스와 드레인 간 전하의 이동이 일어난다. 소스와 드레인 간 전하의 이동은 채널(channel) 영역을 통해 이루어지는데 바로 이 채널이 반도체의 성질을 이용한 것이다.
반도체 기판에 통상적인 트랜지스터를 만드는 경우 반도체 기판에 게이트를 형성하고 게이트의 양 옆에 불순물을 도핑하여 소스와 드레인을 형성해왔다. 이 경우 게이트 아래 소스와 드레인 사이가 트랜지스터의 채널 영역이 된다. 이러한 수평 채널 영역을 가지는 트랜지스터는 일정 면적의 반도체 기판을 차지하고 있으며, 복잡한 반도체 기억 장치의 경우 내부에 포함된 다수의 트랜지스터로 인하여 전체 면적을 줄이는 데 어려움이 발생한다.
반도체 기억 장치의 전체 면적을 줄이면 하나의 웨이퍼당 생산가능한 반도체 기억 장치의 수를 증가시킬 수 있어 생산성이 향상된다. 반도체 기억 장치의 전체 면적을 줄이기 위해 여러 가지 방법들이 제안되고 있는데 이중 하나가 수평 채널 영역을 가지던 종래의 수평형 트랜지스터를 대신하여 수직 채널 영역을 가지는 수직형 트랜지스터(vertical transistor)를 포함한 3D 트랜지스터를 사용하는 것이다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 종래의 8F2 및 6F2 레이아웃에 비하여 셀 면적을 감소시킬 수 있고 비트라인 콘택, 저장전극 콘택 또는 랜딩플러그를 형성할 필요가 없어 공정 단계가 감소하는 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 반도체 기판에 형성된 활성영역, 상기 활성영역 하부에 구비되는 비트라인, 상기 활성영역 내부에 매립되는 워드라인 및 상기 활성영역 및 상기 워드라인의 상부에 구비되는 캐패시터를 포함하여, 종래의 8F2 및 6F2 레이아웃에 비하여 셀 면적을 감소시킬 수 있고 비트라인 콘택, 저장전극 콘택 또는 랜딩플러그를 형성할 필요가 없어 공정 단계가 감소하며, 워드라인과 비트라인 간의 기생 캐패시턴스를 감소시키는 것을 특징으로 한다.
나아가 상기 워드라인과 상기 활성영역이 접하는 면이 소정 높이의 단차를 가져, 채널 면적을 극대화하는 것을 특징으로 하며, 상기 워드라인과 상기 활성영역이 접하는 면이 일직선 형상인 것도 가능하다.
그리고 상기 워드라인의 단면 형상은 사각형 또는 타원형으로 형성될 수 있고, 상기 활성영역의 형상은 사각기둥 또는 원기둥 형상을 포함하는 것이 바람직하다.
또한 상기 활성영역 및 워드라인의 상부, 그리고 상기 캐패시터의 하부에 구비된는 저장전극 콘택을 더 포함하는 것을 특징으로 한다.
아울러 상기 워드라인은 상기 활성영역의 중앙부 또는 상기 활성영역의 일측 벽에 접하여 매립되어 채널을 일측 또는 양측에 형성할 수 있으며, 상기 워드라인의 상측 단부는 상기 활성영역의 상측 단부보다 낮게 형성되어, 캐패시터의 하부전극과 활성영역이 접하는 면적을 최대화할 수 있다.
나아가 상기 비트라인과 상기 워드라인은 서로 수직한 방향으로 연장되어 구비될 수 있고, 상기 활성영역 사이의 공간에 구비되는 비트라인 절연막을 더 포함하여, 상기 활성영역 사이를 절연시키는 것을 특징으로 한다.
그리고 상기 활성영역과 상기 워드라인 사이에 구비되며, 산화막을 포함하는 보호막을 더 포함하는 것이 바람직하며, 상기 비트라인은 텅스텐(W) 등 금속물질을 포함하거나, 이온 주입 영역을 포함할 수 있다.
한편, 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법은, 반도체 기판에 활성영역을 형성하는 단계, 상기 활성영역 하부에 비트라인을 형성하는 단계, 상기 활성영역 내부에 워드라인을 매립하여 형성하는 단계 및 상기 활성영역 및 상기 워드라인의 상부에 캐패시터를 형성하는 단계를 포함하여, 종래의 8F2 및 6F2 레이아웃에 비하여 셀 면적을 감소시킬 수 있고 비트라인 콘택, 저장전극 콘택 또는 랜딩플러그를 형성할 필요가 없어 공정 단계가 감소하며, 워드라인과 비트라인 간의 기생 캐패시턴스를 감소시키는 것을 특징으로 한다.
나아가 상기 활성영역 내부에 워드라인을 매립하여 형성하는 단계는, 상기 활성영역을 포함한 반도체 기판이 단차를 갖도록 식각하는 단계를 포함하여, 채널 면적을 극대화하는 것을 특징으로 한다.
그리고 상기 워드라인을 매립하여 형성하는 단계는, 상기 활성영역의 단면 형상을 사각형 또는 타원형으로 식각하는 단계를 포함할 수 있고, 상기 반도체 기판에 활성영역을 형성하는 단계는, 상기 활성영역을 사각기둥 또는 원기둥 형상으로 식각하는 단계를 포함하는 것이 바람직하다.
아울러 상기 캐패시터를 형성하는 단계 이전, 상기 활성영역 및 워드라인의 상부에 저장전극 콘택을 형성하는 단계를 더 포함하여, 캐패시터와 활성영역의 전기적 연결을 더 강화할 수 있다.
또한 상기 워드라인을 매립하여 형성하는 단계는, 상기 비트라인이 형성된 활성영역의 중앙부 또는 일측벽 영역을 식각하는 단계 및 상기 식각된 활성영역에 워드라인 물질을 매립하는 단계를 포함하는 것이 바람직하다.
나아가 상기 워드라인을 매립하여 형성하는 단계는, 상기 비트라인이 형성된 활성영역의 일부를 식각하는 단계, 상기 식각된 활성영역에 워드라인 물질을 매립하는 단계 및 상기 매립된 워드라인 물질의 일부를 식각하여, 상기 워드라인의 상측 단부가 상기 활성영역의 상측 단부보다 낮게 형성하는 단계를 포함하여, 캐패시터의 하부전극과 활성영역의 접촉 면적을 극대화할 수 있다.
그리고 상기 워드라인을 형성하는 단계는, 상기 워드라인을 상기 비트라인과 수직하게 형성하는 것이 바람직하며, 상기 비트라인을 형성하는 단계 이후 상기 활성영역 사이의 공간을 매립하는 비트라인 절연막을 증착하는 단계를 더 포함하여, 상기 활성영역 사이를 절연시키는 것을 특징으로 한다.
또한 상기 워드라인을 형성하는 단계 이전, 상기 활성영역과 상기 워드라인이 접하는 영역에 산화막을 포함하는 보호막을 형성하는 단계를 더 포함할 수 있다.
아울러 상기 활성영역 하부에 비트라인을 형성하는 단계는, 상기 활성영역 상부에 절연막을 증착하는 단계, 두 활성영역 사이의 절연막을 식각하여 제 1 리세스를 형성하는 단계, 상기 제 1 리세스 하부를 식각하여 벌브형 리세스를 형성하는 단계, 상기 벌브형 리세스를 포함한 반도체 기판 전면에 비트라인 물질을 증착하는 단계, 상기 제 1 리세스가 위치하던 영역을 다시 식각하여 제 2 리세스를 형성하는 단계 및 상기 제 2 리세스를 포함한 반도체 기판의 전면에 절연막을 증착하는 단계를 포함하여, 금속 재질의 비트라인을 활성영역 하부에 용이하게 형성하는 것을 특징으로 한다.
본 발명의 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법은 종래의 8F2 및 6F2 레이아웃에 비하여 셀 면적을 감소시킬 수 있고 비트라인 콘택, 저장전극 콘택 또는 랜딩플러그를 형성할 필요가 없어 공정 단계가 감소하는 효과를 제공한다.
도 1 및 도 2는 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자를 도시한 사시도;
도 3a 내지 3q는 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법을 순차적으로 도시한 단면도;
도 4 내지 도 9는 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자의 다른 실시예를 도시한 도면; 그리고,
도 10은 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자의 평면도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법의 일실시예에 대해 상세히 설명하기로 한다.
도 1 및 도 2는 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자를 도시한 사시도이며, 도 2는 도 1에서 비트라인 절연막(28)을 생략하고 도시한 도면이다.
먼저 도 1을 참조하면 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자는 대략 사각기둥 형상으로, 비트라인 절연막(28)에 의해 서로 분리되어 형성된 다수의 활성영역(12)을 포함한다. 그리고 A-A 선을 따른 방향으로 워드라인(40; word line)이 다수의 활성영역(12)의 내부를 관통하는 형태 내지 활성영역(12) 내부에 매립된 형태로 연장되어 형성되고, 이 워드라인(40)과 활성영역(12)이 접하는 면에는 산화막과 같은 절연물로 이루어지는 제 2 보호막(34)이 형성된다. 각 활성영역(12)에서 워드라인(40)의 상부에는 하부전극의 바닥면(50)이 구비되고, 하부전극(50)을 포함하는 캐패시터(56)가 그 상부에 구비된다. 그리고 도 2를 참조하면 각 활성영역(12)의 하부에는 워드라인(40)과 직교하는 방향으로 비트라인(27; bit line)이 연장되어 형성된다.
이와 같은 구조를 가진 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자는 워드라인(40)이 활성영역(12)을 감싸는 형태가 아니라, 활성영역(12)의 내부에 매립되는 형태 내지 활성영역(12)의 내부를 관통하는 형태가 되므로, 셀 면적을 감소시키는 효과 외에도 워드라인(40)과 비트라인(27) 사이에 발생하는 기생 캐패시턴스(Parasitic Capacitance)를 감소시키는 효과를 제공할 수 있다.
도 3a 내지 3q는 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법을 순차적으로 도시한 단면도로서, 도 1 및 도 2의 A-A 선을 따른 단면도이다. 도 3a 내지 3q를 참조하여 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법을 설명하면 다음과 같다.
도 3a에 도시된 바와 같이 반도체 기판(10) 상부에 마스크(미도시)를 형성한 후 이 마스크로 반도체 기판(10)을 식각하여 활성영역(12)을 형성한다. 그리도 도 3b를 참조하면 활성영역(12)을 포함하는 반도체 기판(10)의 표면에 제 1 보호막(14)을 형성한다. 제 1 보호막(14)은 산화막과 같은 절연물로 이루어지며, 물리적 기상 증착법(PVD)으로 형성되는 것이 바람직하다.
도 3c를 참조하면 제 1 보호막(14)이 형성된 반도체 기판(10)의 전면에 제 1 절연막(16)을 형성한다. 제 1 절연막(16)은 후속될 식각공정으로부터 활성영역(12)을 보호하기 위한 물질로, 산화막이나 질화막과 같은 절연 물질로 형성되는 것이 바람직하다.
도 3d에 도시된 바와 같이 두 활성영역(12) 사이의 제 1 절연막(16)을 식각하여 제 1 리세스(22)를 형성한다. 제 1 리세스(22)는 비트라인(27; 도 2f 참조)을 형성하기 위한 것이며, 이 제 1 리세스(22)를 형성하는 식각공정은 반도체 기판(10)을 식각 타겟(Etch Target)으로 하여, 제 1 리세스(22) 하부의 제 1 보호막(14)까지 제거하는 것이 바람직하다.
도 3e를 참조하면 제 1 리세스(22)의 하부에 습식식각을 진행하여 제 1 리세스(22)의 하부에 벌브형(bulb type) 리세스(24)를 형성한다. 이 습식식각 공정에서 제 1 리세스(22)의 측벽에 잔류하던 제 1 보호막(14)은 활성영역(12)의 측벽이 식각되지 않도록 하는 마스크 역할을 할 수 있다.
도 3f에 도시된 바와 같이 반도체 기판의 전면에 비트라인 물질(26)을 증착하여, 제 1 리세스(22) 및 벌브형 리세스(24)에도 비트라인 물질(26)을 매립시킨 후, 제 1 절연막(16) 상부의 비트라인 물질(26)을 평탄화 식각하여 제거한다. 비트라인 물질(26)은 텅스텐(W)과 같은 금속 물질을 포함하는 것이 바람직하나, 이와 같이 금속 물질을 매립하는 방식이 아니라 이온 주입하여 이온 주입 영역을 형성하는 방식으로도 비트라인을 형성할 수 있다.
도 3g를 참조하면, 제 1 리세스(22)가 위치하던 영역을 다시 식각하여 제 2 리세스(29)를 형성함으로써, 벌브형 리세스(24)에 형성된 비트라인 물질(26)을 분리하고 비트라인(27)을 형성한다. 이 제 2 리세스(29)를 형성하는 식각공정에서 비트라인 물질(26)이 분리됨과 동시에 인접한 활성영역(12)들 또한 서로 분리된다. 도 3h에 도시된 바와 같이 제 2 리세스(29)를 포함한 반도체 기판의 전면에 비트라인 절연막(28)을 증착하여, 상기 분리된 비트라인(27)들을 서로 절연시킨다.
도 3i를 참조하면, 활성영역(12)의 중앙부를 가로 방향(도 1에서 A-A 방향)을 따라 식각하여 활성영역(12)을 관통하도록 형성되는 워드라인 리세스(44)를 형성한 후, 활성영역(10) 및 비트라인 절연막(28)의 상부에 단차형성 마스크(30)를 형성한다. 단차형성 마스크(30)는 감광막(Photoresist film)으로 형성되거나, 질화막 또는 비정질 탄소층과 같은 물질을 포함하는 하드마스크로 형성될 수 있다. 단차형성 마스크(30)는 각 비트라인(27)이 형성된 위치에 형성되는 것이 바람직하다. 단차형성 마스크(30)는 워드라인(40; 도 3l 참조)의 하단부에 단차를 형성하도록 활성영역(12) 하부에 단차(32; 도 3j 참조)를 형성하기 위한 마스크로, 추후 다른 실시예에서 설명할 바와 같이 생략될 수도 있다.
도 3j의 (a)에 도시된 바와 같이 단차 형성 마스크(30)를 마스크로 비트라인 절연막(28), 제 1 보호막(14) 및 활성영역(12)을 식각하여, 워드라인(40; 도 3l 참조)이 매립되어 형성될 공간을 형성함과 동시에, 활성영역(12)의 하부에 단차(32; step)를 형성한다. 도 3j의 (b)는 이해의 편의를 위하여 도 3j (a)에서 'B'로 표시된 영역을 도시한 사시도이며, 도 3j의 (b)를 참조하면 제 2 보호막(34) 사이 부근에서 활성영역(12)의 단차(32)가 형성된 모습을 용이하게 확인할 수 있다.
도 3k를 참조하면, 단차(32)가 형성된 워드라인 리세스(44)의 내측면에 제 2 보호막(34)을 증착한다. 이 제 2 보호막(34)은 산화막을 포함하는 것이 바람직하며, 활성영역(12)과 워드라인(40; 도 3l 참조)이 직접 접촉하지 않도록 하는 역할을 수행한다.
도 3l에 도시된 바와 같이, 제 2 보호막(34)이 형성된 반도체 기판(10)의 전면에 워드라인(40) 물질을 증착한다. 워드라인(40)은 비트라인(27)과 마찬가지로 텅스텐(W)이나 티타늄(Ti)과 같은 금속물질 또는 폴리실리콘과 같은 도전 물질을 포함하는 것이 바람직하다.
도 3m을 참조하면 워드라인(40) 물질의 상부를 에치백(Etch back) 공정으로 식각하거나 CMP(Chemical Mechanical Polishing)로 평탄화하여, 제 2 보호막(34)의 상부에 위치한 워드라인(40) 물질을 제거하여(도 3m에 도시된 바와 같이 워드라인 물질을 더 제거하여 제 2 보호막의 상부보다 더 낮게 형성하는 것도 가능하다) 각 워드라인(40)들을 서로 분리시킴과 동시에 워드라인(40)을 활성영역(12) 내에 형성된 워드라인 리세스(44) 내에 매립한다(이 제 2 보호막의 높이는 도 1 및 도 2에 도시된 활성영역의 높이와 동일함). 그리고 도 3n을 참조하면 워드라인(40)의 상부에 산화막과 같은 절연막으로 이루어지는 워드라인 절연막(42)을 형성하여, 워드라인(40)의 전체 면을 절연시킨다.
도 3o에 도시된 바와 같이 워드라인 절연막(42) 및 제 2 보호막(34)의 상부에 저장전극 절연막(52)을 증착하고, 도 3p에 도시된 바와 같이 저장전극 절연막(52) 중 하부전극(50; 도 3q 참조)이 형성될 영역을 식각한다. 이 저장전극 절연막(52)을 식각하는 공정의 식각 타겟은 워드라인 절연막(42)으로 하여, 워드라인 절연막(42)의 표면을 노출시키는 것이 바람직하다(도 3q 참조).
도 3q를 참조하면 저장전극 절연막(52)이 식각된 영역에 하부전극(50; 편의상 하부전극의 바닥면만을 도시함)을 형성하고, 하부전극(50)의 상부에 유전막 및 상부전극을 형성하여 도 1 및 도 2에 도시된 캐패시터(56)를 최종적으로 형성한다. 이 캐패시터(56)는 콘케이브형(concave type), 실린더형(cylinder type) 및 필라형(pillar type) 등 다양한 종류의 캐패시터 구조를 포함할 수 있다.
이상 도 3a 내지 3q에 설명한 방법으로 도 1 및 도 2에 도시된 수직형 트랜지스터를 포함하는 반도체 소자를 형성할 수 있다.
도 4 내지 도 9는 본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자의 다른 실시예를 도시한 도면이다.
먼저 도 4의 (b)를 참조하면{도 4의 (a)는 도 1에 도시된 실시예와 동일함}, 활성영역(12) 내부에 매립되는 워드라인(40)의 단면 형상은 사각형일 필요는 없고 타원형 내지 기타 형상으로 형성될 수 있다. 워드라인(40)의 단면 형상이 도 4의 (b)에 도시된 타원형일 경우 도 4의 (a)에 도시된 사각형일 경우보다 워드라인(40)이 매립될 공간을 식각하는 공정(도 3j 참조)이 더 용이하게 된다.
다음으로 도 5를 참조하면, 활성영역(12)의 형상 또한 사각기둥일 필요가 없고, 원기둥으로 형성되는 경우 활성영역(12)을 형성하기 위해 기판(10)을 식각하는 공정(도 3a 참조)이 더 용이하게 된다. 그리고 도 5의 (b)와 같이 활성영역(12)도 원기둥 형상이고 워드라인(40) 또한 단면 형상이 타원형으로 형성될 수도 있다.
도 6을 참조하면, 활성영역(12) 및 워드라인(40)의 상부에 저장전극 콘택(54)을 형성하는 것도 가능하다. 앞서 도 1 및 도 2에서 설명한 실시예에서는 워드라인(40) 및 워드라인 절연막(42) 상부에 직접 캐패시터의 하부전극(50)을 형성하였으나, 필요에 따라 도 6과 같이 저장전극 콘택(54)을 형성하더라도 셀 동작에는 지장이 없으며, 이 저장전극 콘택(54)은 폴리실리콘 또는 금속막과 같은 도전 물질로 형성될 수 있다.
그리고 도 1 및 도 2에서 설명한 실시예는 워드라인(40)과 활성영역(12)이 접하는 좌우 양측 면을 따라 채널이 형성되도록 하기 위해, 워드라인(40)이 활성영역(12)이 중앙부에 매립되어 형성되었다. 그러나 도 7에 도시된 바와 같이 워드라인(40)이 활성영역(12)이 일측 벽에 접할 정도로 치우쳐 형성되더라도, 이 워드라인(40)의 한쪽 면만으로도 충분한 채널 형성이 가능하면 트랜지스터는 동작 가능하다.
또한 도 1 및 도 2에서 설명한 실시예는 워드라인(40)의 상측 단부가 활성영역(12)의 상측 단부보다 낮게 형성되어 있어서 활성영역(12)과 하부전극(50)의 접촉면적을 넓힐 수 있다. 그러나 도 8에 도시된 바와 같이 워드라인(40)의 상측 단부가 활성영역(12)의 상측 단부와 동일하게 형성되어도, 활성영역(12)과 하부전극(50)은 접촉하므로 트랜지스터 동작은 가능하다. 이 경우 도 3m에 도시된 공정에서 워드라인 물질(40)의 상부를 제거할 때 제 2 보호막(34)의 표면과 동일한 높이까지만 CMP 또는 에치백을 실시하면 된다.
마지막으로 도 1 및 도 2에 도시된 실시예는, 도 3j 또는 도 3l에 도시된 바와 같이 워드라인(40)의 하부면이 단차를 가지고 형성되어, 워드라인(40)과 활성영역(12)이 접하는 면적을 넓힘으로써 채널 면적을 극대화할 수 있으나{도 9의 (a)도 이와 동일함}, 도 9의 (b)에 도시된 바와 같이 워드라인(40)의 하부가 단차를 가지지 않고 일(一)자로 형성하더라도 트랜지스터의 동작은 가능하다.
본 발명에 따르는 수직형 트랜지스터를 포함하는 반도체 소자의 평면도인 도 10을 참조하면, 본 발명은 하나의 셀{하나의 캐패시터(56)}마다 하나의 워드라인(40)과 하나의 비트라인(27)이 연결되어 형성되며, 트랜지스터의 채널이 수직으로 형성되는 4F2 레이아웃을 구현하게 된다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.
10 : 반도체 기판 12 : 활성영역
14 : 제 1 보호막 16 : 절연막
22 : 리세스 24 : 벌브형 리세스
26 : 비트라인 물질 27 : 비트라인
28 : 비트라인 절연막 30 : 단차형성 마스크
32 : 단차 34 : 제 2 보호막
40 : 워드라인 42 : 워드라인 절연막
50 : 하부전극 52 : 저장전극 절연막
54 : 저장전극 콘택플러그

Claims (25)

  1. 반도체 기판에 형성된 활성영역;
    상기 활성영역 하부에 구비되는 비트라인;
    상기 활성영역 내부에 매립되는 워드라인; 및
    상기 활성영역 및 상기 워드라인의 상부에 구비되는 캐패시터
    를 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  2. 청구항 1에 있어서,
    상기 워드라인과 상기 활성영역이 접하는 면은 소정 높이의 단차를 갖는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  3. 청구항 1에 있어서,
    상기 워드라인과 상기 활성영역이 접하는 면은 일직선 형상인 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  4. 청구항 1에 있어서,
    상기 워드라인의 단면 형상은 사각형 또는 타원형을 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  5. 청구항 1에 있어서,
    상기 활성영역의 형상은 사각기둥 또는 원기둥 형상을 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  6. 청구항 1에 있어서,
    상기 활성영역 및 워드라인의 상부, 그리고 상기 캐패시터의 하부에 구비된는 저장전극 콘택을 더 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  7. 청구항 1에 있어서,
    상기 워드라인은 상기 활성영역의 중앙부 또는 상기 활성영역의 일측 벽에 접하여 매립되는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  8. 청구항 1에 있어서,
    상기 워드라인의 상측 단부는 상기 활성영역의 상측 단부보다 낮게 형성되는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  9. 청구항 1에 있어서,
    상기 비트라인과 상기 워드라인은 서로 수직한 방향으로 연장되어 구비되는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  10. 청구항 1에 있어서,
    상기 활성영역 사이의 공간에 구비되는 비트라인 절연막을 더 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자
  11. 청구항 1에 있어서,
    상기 활성영역과 상기 워드라인 사이에 구비되며, 산화막을 포함하는 보호막을 더 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  12. 청구항 1에 있어서,
    상기 비트라인은 텅스텐(W) 등 금속물질을 포함하거나, 이온 주입 영역을 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  13. 청구항 1에 있어서,
    상기 워드라인의 상부에 구비되어 상기 워드라인을 절연시키는 절연막을 더 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자.
  14. 반도체 기판에 활성영역을 형성하는 단계;
    상기 활성영역 하부에 비트라인을 형성하는 단계;
    상기 활성영역 내부에 워드라인을 매립하여 형성하는 단계; 및
    상기 활성영역 및 상기 워드라인의 상부에 캐패시터를 형성하는 단계
    를 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  15. 청구항 14에 있어서,
    상기 활성영역 내부에 워드라인을 매립하여 형성하는 단계는,
    상기 활성영역을 포함한 반도체 기판이 단차를 갖도록 식각하는 단계를 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  16. 청구항 14에 있어서,
    상기 워드라인을 매립하여 형성하는 단계는,
    상기 활성영역의 단면 형상을 사각형 또는 타원형으로 식각하는 단계를 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  17. 청구항 14에 있어서,
    상기 반도체 기판에 활성영역을 형성하는 단계는,
    상기 활성영역을 사각기둥 또는 원기둥 형상으로 식각하는 단계를 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  18. 청구항 14에 있어서,
    상기 캐패시터를 형성하는 단계 이전,
    상기 활성영역 및 워드라인의 상부에 저장전극 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  19. 청구항 14에 있어서,
    상기 워드라인을 매립하여 형성하는 단계는,
    상기 비트라인이 형성된 활성영역의 중앙부 또는 일측벽 영역을 식각하는 단계; 및
    상기 식각된 활성영역에 워드라인 물질을 매립하는 단계
    를 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  20. 청구항 14에 있어서,
    상기 워드라인을 매립하여 형성하는 단계는,
    상기 비트라인이 형성된 활성영역의 일부를 식각하는 단계;
    상기 식각된 활성영역에 워드라인 물질을 매립하는 단계; 및
    상기 매립된 워드라인 물질의 일부를 식각하여, 상기 워드라인의 상측 단부가 상기 활성영역의 상측 단부보다 낮게 형성하는 단계
    를 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  21. 청구항 14에 있어서,
    상기 활성영역 내부에 워드라인을 매립하여 형성하는 단계 이후,
    상기 워드라인 상부에 워드라인 절연막을 형성하는 단계를 더 포함하는 반도체 소자의 형성방법.
  22. 청구항 14에 있어서,
    상기 워드라인을 형성하는 단계는,
    상기 워드라인을 상기 비트라인과 수직하게 형성하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  23. 청구항 14에 있어서,
    상기 비트라인을 형성하는 단계 이후,
    상기 활성영역 사이의 공간을 매립하는 비트라인 절연막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  24. 청구항 14에 있어서,
    상기 워드라인을 형성하는 단계 이전,
    상기 활성영역과 상기 워드라인이 접하는 영역에 산화막을 포함하는 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
  25. 청구항 14에 있어서,
    상기 활성영역 하부에 비트라인을 형성하는 단계는,
    상기 활성영역 상부에 절연막을 증착하는 단계;
    두 활성영역 사이의 절연막을 식각하여 제 1 리세스를 형성하는 단계;
    상기 제 1 리세스 하부를 식각하여 벌브형 리세스를 형성하는 단계;
    상기 벌브형 리세스를 포함한 반도체 기판 전면에 비트라인 물질을 증착하는 단계;
    상기 제 1 리세스가 위치하던 영역을 다시 식각하여 제 2 리세스를 형성하는 단계; 및
    상기 제 2 리세스를 포함한 반도체 기판의 전면에 절연막을 증착하는 단계
    를 포함하는 것을 특징으로 하는 수직형 트랜지스터를 포함하는 반도체 소자의 형성방법.
KR1020100067333A 2010-07-13 2010-07-13 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 KR101140079B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100067333A KR101140079B1 (ko) 2010-07-13 2010-07-13 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US12/976,792 US8383477B2 (en) 2010-07-13 2010-12-22 Semiconductor device including vertical transistor and method for manufacturing the same
US13/745,357 US8759892B2 (en) 2010-07-13 2013-01-18 Semiconductor device including vertical transistor and method for manufacturing the same
US13/746,274 US20130126956A1 (en) 2010-07-13 2013-01-21 Semiconductor device including vertical transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100067333A KR101140079B1 (ko) 2010-07-13 2010-07-13 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20120006713A true KR20120006713A (ko) 2012-01-19
KR101140079B1 KR101140079B1 (ko) 2012-04-30

Family

ID=45466266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100067333A KR101140079B1 (ko) 2010-07-13 2010-07-13 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법

Country Status (2)

Country Link
US (2) US8383477B2 (ko)
KR (1) KR101140079B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140007241A (ko) * 2012-07-09 2014-01-17 에스케이하이닉스 주식회사 감소된 라인저항을 갖는 수직형 게이트 소자
KR20140078233A (ko) * 2012-12-17 2014-06-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8936982B2 (en) 2012-08-28 2015-01-20 SK Hynix Inc. Semiconductor device with buried bit line and method for fabricating the same
US9484335B2 (en) 2012-08-28 2016-11-01 SK Hynix Inc. Semiconductor device with buried bitline and method for fabricating the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140036565A1 (en) * 2012-08-02 2014-02-06 Nanya Technology Corporation Memory device and method of manufacturing memory structure
KR101932229B1 (ko) * 2012-08-28 2019-03-21 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9805935B2 (en) 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
US10002962B2 (en) 2016-04-27 2018-06-19 International Business Machines Corporation Vertical FET structure
US9812567B1 (en) 2016-05-05 2017-11-07 International Business Machines Corporation Precise control of vertical transistor gate length
US9653575B1 (en) 2016-05-09 2017-05-16 International Business Machines Corporation Vertical transistor with a body contact for back-biasing
US9842931B1 (en) 2016-06-09 2017-12-12 International Business Machines Corporation Self-aligned shallow trench isolation and doping for vertical fin transistors
US9853127B1 (en) 2016-06-22 2017-12-26 International Business Machines Corporation Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process
US10217863B2 (en) 2016-06-28 2019-02-26 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with an asymmetric gate structure
US10243073B2 (en) 2016-08-19 2019-03-26 International Business Machines Corporation Vertical channel field-effect transistor (FET) process compatible long channel transistors
US9704990B1 (en) 2016-09-19 2017-07-11 International Business Machines Corporation Vertical FET with strained channel
US10312346B2 (en) 2016-10-19 2019-06-04 International Business Machines Corporation Vertical transistor with variable gate length
US10692869B2 (en) * 2016-11-17 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10347822B1 (en) * 2017-12-28 2019-07-09 Spin Memory, Inc. Fabrication methods of forming cylindrical vertical SI etched channel 3D switching devices
US10347311B1 (en) 2017-12-28 2019-07-09 Spin Memory, Inc. Cylindrical vertical SI etched channel 3D switching devices
US10438999B2 (en) 2017-12-29 2019-10-08 Spin Memory, Inc. Annular vertical Si etched channel MOS devices
US10355047B1 (en) * 2017-12-29 2019-07-16 Spin Memory, Inc. Fabrication methods of forming annular vertical SI etched channel MOS devices
US10381352B1 (en) 2018-05-04 2019-08-13 Micron Technology, Inc. Integrated assemblies which include carbon-doped oxide, and methods of forming integrated assemblies
US11818877B2 (en) 2020-11-02 2023-11-14 Applied Materials, Inc. Three-dimensional dynamic random access memory (DRAM) and methods of forming the same
CN116133369B (zh) * 2021-08-13 2024-05-03 长鑫存储技术有限公司 半导体结构的制作方法及其结构
CN117320442A (zh) * 2022-06-22 2023-12-29 长鑫存储技术有限公司 半导体结构及其制造方法
KR102642487B1 (ko) * 2022-08-22 2024-02-29 세메스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
KR100734266B1 (ko) * 2005-07-15 2007-07-02 삼성전자주식회사 콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법
KR100734313B1 (ko) 2006-02-09 2007-07-02 삼성전자주식회사 수직 채널을 갖는 반도체 소자 및 그 제조방법
KR100723527B1 (ko) * 2006-02-13 2007-05-30 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자
US8058683B2 (en) * 2007-01-18 2011-11-15 Samsung Electronics Co., Ltd. Access device having vertical channel and related semiconductor device and a method of fabricating the access device
KR100979360B1 (ko) * 2008-03-13 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140007241A (ko) * 2012-07-09 2014-01-17 에스케이하이닉스 주식회사 감소된 라인저항을 갖는 수직형 게이트 소자
US8936982B2 (en) 2012-08-28 2015-01-20 SK Hynix Inc. Semiconductor device with buried bit line and method for fabricating the same
US9484335B2 (en) 2012-08-28 2016-11-01 SK Hynix Inc. Semiconductor device with buried bitline and method for fabricating the same
KR20140078233A (ko) * 2012-12-17 2014-06-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20120012913A1 (en) 2012-01-19
US8383477B2 (en) 2013-02-26
US20130126956A1 (en) 2013-05-23
KR101140079B1 (ko) 2012-04-30

Similar Documents

Publication Publication Date Title
KR101140079B1 (ko) 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US9287395B2 (en) Semiconductor device and a bit line and the whole of a bit line contact plug having a vertically uniform profile
US8624350B2 (en) Semiconductor device and method of fabricating the same
US8786014B2 (en) Vertical channel transistor array and manufacturing method thereof
US7439149B1 (en) Structure and method for forming SOI trench memory with single-sided strap
US8558306B2 (en) Semiconductor device and method of manufacturing the same
US20100258858A1 (en) Method of fabricating semiconductor device
CN110634869A (zh) 存储器阵列及其制造方法
US11217587B2 (en) Semiconductor device with capacitor contact surrounded by conductive ring and manufacturing method of the semiconductor device
US8471320B2 (en) Memory layout structure
KR100583732B1 (ko) 보호막 패턴을 구비하는 디램 소자의 형성 방법 및 이에의해 형성된 디램 소자
US9082755B2 (en) Semiconductor device having multi-layered bit line contact
US20150243666A1 (en) Semiconductor device
US8492833B2 (en) Semiconductor device having a buried gate
US8217449B2 (en) Semiconductor device and method for forming the same
KR101205067B1 (ko) 반도체 소자의 형성방법
US20110260225A1 (en) Semiconductor device and method for manufacturing the same
US11469233B2 (en) Method for preparing a memory device with air gaps for reducing capacitive coupling
KR101120175B1 (ko) 반도체 소자 및 그 제조 방법
KR20130083287A (ko) 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US8759892B2 (en) Semiconductor device including vertical transistor and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee