CN117320442A - 半导体结构及其制造方法 - Google Patents

Abstract

本公开实施例涉及半导体技术领域，提供一种半导体结构及其制造方法，半导体结构包括：沿第一方向排布的晶体管结构和电容结构，电容结构沿第一方向延伸；字线阶梯结构，与晶体管结构沿第二方向间隔排布，且字线阶梯结构沿第一方向延伸，第一方向与第二方向相交，字线阶梯结构和晶体管结构电连接；其中，以垂直于第二方向的平面为参考面，晶体管结构在参考面上的正投影为第一投影，电容结构在参考面上的正投影为第二投影，字线阶梯结构在参考面上的正投影为第三投影，第三投影覆盖第一投影，且第三投影与第二投影部分重叠。本公开实施例至少有利于提高半导体结构中晶体管结构和电容结构的集成密度。

Description

半导体结构及其制造方法

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

随着半导体结构的不断发展，其关键尺寸不断减小，但由于光刻机的限制，其关键尺寸的缩小存在极限，因此如何在一片晶圆上做出更高存储密度的芯片，是众多科研工作者和半导体从业人员的研究方向。二维或平面半导体器件中，存储单元均是水平方向上排列，因此，二维或平面半导体器件的集成密度可以由单位存储单元所占据的面积决定，则二维或平面半导体器件的集成密度极大地受到形成精细图案的技术影响，使得二维或平面半导体器件的集成密度的持续增大存在极限。因而，半导体器件的发展走向三维半导体器件。

然而，目前三维半导体器件中各功能器件的排布方式需要全新的设计，例如在保证各功能器件之间不受影响的同时，充分利用已有的布局空间，以提高三维半导体器件的集成密度。

发明内容

本公开实施例提供一种半导体结构及其制造方法，至少有利于半导体结构中晶体管结构和电容结构的集成密度。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：沿第一方向排布的晶体管结构和电容结构，所述电容结构沿所述第一方向延伸；字线阶梯结构，与所述晶体管结构沿第二方向间隔排布，且所述字线阶梯结构沿所述第一方向延伸，所述第一方向与所述第二方向相交，所述字线阶梯结构和所述晶体管结构电连接；其中，以垂直于所述第二方向的平面为参考面，所述晶体管结构在所述参考面上的正投影为第一投影，所述电容结构在所述参考面上的正投影为第二投影，所述字线阶梯结构在所述参考面上的正投影为第三投影，所述第三投影覆盖所述第一投影，且所述第三投影与所述第二投影部分重叠。

在一些实施例中，所述晶体管结构、所述电容结构以及所述字线阶梯结构组成存储结构，沿所述第一方向上相邻的两个所述存储结构呈中心对称，且两个所述存储结构中一者的所述字线阶梯结构与另一者的所述电容结构沿所述第一方向间隔排布。

在一些实施例中，所述晶体管结构包括多个沿第三方向间隔排布的子晶体管结构，且所述第三方向、所述第二方向与所述第一方向两两相交；所述电容结构包括多个沿第三方向排布的子电容结构，所述子电容结构包括依次堆叠的下电极层、电容介电层以及上电极层；所述字线阶梯结构包括沿所述第三方向上间隔排布的多个台阶结构，所述台阶结构沿所述第一方向延伸，且多个所述台阶结构在所述第一方向上的长度不同；其中，所述子晶体管结构与所述子电容结构一一对应连接，所述子晶体管结构与所述台阶结构一一对应连接。

在一些实施例中，所述半导体结构还包括：支架结构，所述支架结构位于所述电容结构中相邻的所述子电容结构之间，且所述支架结构环绕所述子电容结构沿所述第一方向延伸的的部分侧壁，以支撑所述电容结构。

在一些实施例中，所述晶体管结构、所述电容结构以及所述字线阶梯结构组成存储结构，所述存储结构沿所述第一方向和所述第二方向均间隔排布；所述半导体结构还包括：多个所述存储结构共用的支架结构，所述支架结构沿所述第二方向延伸且环绕位于第二方向排布的多个存储结构中的所述电容结构。

在一些实施例中，沿所述第一方向上相邻的两个所述存储结构中一者的所述台阶结构与另一者的所述电容结构之间具有第一间隔；所述支架结构包括：第一支架层，所述第一支架层沿所述第二方向延伸且环绕所述下电极层沿所述第一方向延伸的部分侧壁，所述第一支架层位于所述第一间隔中。

在一些实施例中，所述子晶体管结构包括：沿所述第一方向延伸的部分半导体通道，以及环绕所述半导体通道沿所述第一方向延伸的侧壁的栅极结构；所述下电极层包括沿所述第一方向延伸的部分所述半导体通道；所述支架结构还包括：第二支架层，所述第二支架层沿所述第二方向延伸且环绕所述半导体通道的部分侧壁，所述第二支架层位于所述栅极结构和所述电容结构之间以及位于相邻所述台阶结构之间；第三支架层，所述第三支架层沿所述第二方向延伸且环绕所述下电极层中的所述半导体通道的部分侧壁，所述第三支架层位于所述第一支架层远离所述第二支架层的一侧。

在一些实施例中，沿所述第一方向上，所述半导体通道包括第一区、第二区以及第三区，所述栅极结构环绕所述第一区的侧壁，所述第二支架层环绕所述第二区的侧壁，所述下电极层包括所述第三区以及环绕所述第三区部分侧壁的子下电极层，所述第一支架层和所述第三支架层环绕所述第三区剩余的侧壁。

在一些实施例中，所述半导体结构还包括：多个沿所述第三方向延伸的第一导电柱，所述第一导电柱与所述台阶结构一一对应，且所述第一导电柱与所述台阶结构接触连接；多个沿所述第三方向延伸的第二导电柱，所述第二导电柱与所述上电极层接触连接。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：形成沿第一方向排布的晶体管结构和电容结构，所述电容结构沿所述第一方向延伸；形成字线阶梯结构，所述字线阶梯结构与所述晶体管结构沿第二方向间隔排布，且所述字线阶梯结构沿所述第一方向延伸，所述第一方向与所述第二方向相交，所述字线阶梯结构和所述晶体管结构电连接；其中，以垂直于所述第二方向的平面为参考面，所述晶体管结构在所述参考面上的正投影为第一投影，所述电容结构在所述参考面上的正投影为第二投影，所述字线阶梯结构在所述参考面上的正投影为第三投影，所述第三投影覆盖所述第一投影，且所述第三投影与所述第二投影部分重叠。

在一些实施例中，采用同一制备步骤形成所述字线阶梯结构和所述晶体管结构。

在一些实施例中，所述电容结构包括多个沿第三方向排布的子电容结构，所述制造方法还包括：形成支架结构，所述支架结构位于所述电容结构中相邻的所述子电容结构之间，且所述支架结构环绕所述子电容结构的部分侧壁，以支撑所述电容结构。

在一些实施例中，所述支架结构包括第一支架层，形成所述第一支架层的步骤包括：形成沿所述第一方向间隔且交错排布的第一堆叠结构和第二堆叠结构，且所述第一堆叠结构和所述第二堆叠结构沿所述第二方向上间隔且交错排布；形成第一牺牲层，所述第一牺牲层填充满所述第一堆叠结构和所述第二堆叠结构之间的第一间隔；其中，沿第三方向上，所述第一堆叠结构和所述第二堆叠结构均包括交替堆叠的第一半导体层和第二半导体层，且所述第三方向、所述第二方向与所述第一方向两两相交；形成具有第一开口的第一掩膜层，所述第一开口沿所述第二方向延伸，且所述第一开口露出部分所述第一牺牲层；以所述第一掩膜层为掩膜，刻蚀所述第一开口露出的所述第一牺牲层以及与所述第一开口正对的所述第一半导体层，以形成第一空穴；形成第一支架层，所述第一支架层填充满所述第一空穴。

在一些实施例中，形成所述第一堆叠结构和所述第二堆叠结构的步骤包括：形成沿所述第三方向上依次堆叠的初始第一半导体层和初始第二半导体层；图形化所述初始第一半导体层和所述初始第二半导体层，以形成所述第一堆叠结构和所述第二堆叠结构。

在一些实施例中，所述第一堆叠结构中的所述第二半导体层为半导体通道，沿所述第一方向上，所述半导体通道包括第一区、第二区以及第三区；所述支架结构还包括第二支架层和第三支架层；形成所述第一掩膜层的步骤还包括：形成具有第二开口和第三开口的所述第一掩膜层，其中，所述第二开口沿所述第二方向延伸，且所述第二开口露出所述第二区以及与所述第二区相接触的所述第一牺牲层，所述第三开口沿所述第二方向延伸，且所述第三开口露出相邻所述第一堆叠结构之间的部分所述第一牺牲层；形成所述第二支架层的步骤包括：以所述第一掩膜层为掩膜，刻蚀所述第二开口露出的所述第一牺牲层以及与所述第二开口正对的所述第一半导体层，以形成第二空穴；形成填充满所述第二空穴的所述第二支架层；形成所述第三支架层的步骤包括：以所述第一掩膜层为掩膜，刻蚀所述第三开口露出的所述第一牺牲层以及与所述第三开口正对的所述第一半导体层，以形成第三空穴；形成填充满所述第三空穴的所述第三支架层。

在一些实施例中，形成所述晶体管结构的步骤包括：以所述第二半导体层和所述支架结构为掩膜，去除剩余的所述第一半导体层和所述第一牺牲层，以形成第四空穴；形成填充满所述第四空穴的第二牺牲层；形成第二掩膜层，所述第二掩膜层位于所述半导体通道的所述第三区上；以所述第二掩膜层为掩膜，去除与所述半导体通道的所述第一区相接触的所述第二牺牲层，以及去除与所述第二堆叠结构相接触的所述第二牺牲层；形成栅极结构以及导电层，所述栅极结构环绕所述半导体通道的所述第一区的侧壁，所述导电层环绕所述第二堆叠结构中所述第二半导体层的侧壁，所述晶体管结构包括所述栅极结构和所述第一区，所述导电层和所述第二堆叠结构中的所述第二半导体层构成初始字线阶梯结构。

在一些实施例中，沿所述第三方向上，环绕不同所述第一区侧壁的所述栅极结构之间具有第二间隔，环绕不同所述第二堆叠结构中所述第一半导体层侧壁的导电层之间具有第三间隔；所述制造方法还包括：形成第一介质层，所述第一介质层填充满所述第二间隔和所述第三间隔。

在一些实施例中，形成所述电容结构的步骤包括：形成具有第四开口的第三掩膜层，所述第四开口位于所述半导体通道的所述第三区上；以所述第三掩膜层为掩膜，去除与所述第三区相接触的所述第二牺牲层以形成第五空穴；形成子下电极层，所述子下电极层环绕所述第五空穴露出的所述半导体通道侧壁；形成电容介电层，所述电容介电层环绕所述子电极层远离所述半导体通道的侧壁；形成上电极层，所述上电极层填充满剩余所述第五空穴；其中，所述第三区的所述半导体通道和所述子下电极层构成下电极层，所述下电极层、所述电容介电层以及所述上电极层构成所述电容结构。

在一些实施例中，形成所述字线阶梯结构的步骤包括：多次对所述初始字线阶梯结构以及所述第二堆叠结构中的所述第一半导体层进行局部刻蚀，以形成所述字线阶梯结构，所述字线阶梯结构包括沿所述第三方向上间隔排布的多个台阶结构，且多个所述台阶结构沿所述第一方向上的长度不同。

在一些实施例中，所述制造方法还包括：形成多个沿所述第三方向延伸的第一导电柱，所述第一导电柱与所述台阶结构一一对应，且所述第一导电柱与所述台阶结构接触连接；形成多个沿所述第三方向延伸的第二导电柱，所述第二导电柱与所述电容结构接触连接。

本公开实施例提供的技术方案至少具有以下优点：

晶体管结构沿第一方向上具有相对的第一侧和第二侧，沿第二方向上具有相对的第三侧和第四侧，电容结构位于第一侧或第二侧，字线阶梯结构位于第三侧或第四侧，如此，在使得晶体管结构与字线阶梯结构相邻以便于晶体管结构与字线阶梯结构之间电连接的同时，有利于降低晶体管结构、电容结构以及字线阶梯结构三者整体在第一方向上的布局长度。此外，可以理解的是，半导体结构在第一方向上的布局长度一般由电容结构在第一方向上的布局长度决定，字线阶梯结构沿第一方向延伸的部分区域与电容结构正对，可以在降低字线阶梯结构在第二方向上的布局长度的同时，使字线阶梯结构沿第一方向上尽量多布局，以增加字线阶梯结构与电容结构的正对区域的长度，以实现对布局空间的合理利用和降低半导体结构总的布局面积。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施例提供的半导体结构局部立体结构示意图；

图2为本公开一实施例提供的半导体结构的局部俯视图；

图3为图1所示的半导体结构沿第一截面方向AA1、第二截面方向BB1以及第三截面方向CC1的局部剖面示意图；

图4为图3中区域IV的放大结构示意图。

图5至图16为本公开另一实施例提供的半导体结构的制造方法各步骤对应的结构示意图。

具体实施方式

由背景技术可知，半导体结构的集成密度有待提高。

本公开实施提供一种半导体结构及其制造方法，半导体结构中，沿第一方向上，晶体管结构与电容结构相邻，沿第二方向上，晶体管结构与字线阶梯结构相邻，如此，在便于晶体管结构与字线阶梯结构之间电连接的同时，有利于降低晶体管结构、电容结构以及字线阶梯结构三者整体在第一方向上的布局长度。此外，可以理解的是，半导体结构在第一方向上的布局长度一般由电容结构在第一方向上的布局长度决定，字线阶梯结构沿第一方向延伸的部分区域与电容结构正对，可以在降低字线阶梯结构在第二方向上的布局长度的同时，使字线阶梯结构沿第一方向上尽量多布局，以增加字线阶梯结构与电容结构的正对区域的长度，以实现对布局空间的合理利用和降低半导体结构总的布局面积，从而提高半导体结构中晶体管结构和电容结构的集成密度。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。

本公开一实施例提供一种半导体结构的制造方法，以下将结合附图对本公开一实施例提供的半导体结构的制造方法进行详细说明。图1为本公开一实施例提供的半导体结构局部立体结构示意图；图2为本公开一实施例提供的半导体结构的局部俯视图；图3为图1所示的半导体结构沿第一截面方向AA1、第二截面方向BB1以及第三截面方向CC1的局部剖面示意图；图4为图3中区域IV的放大结构示意图。

参考图1，半导体结构包括：沿第一方向X排布的晶体管结构100和电容结构101，电容结构101沿第一方向X延伸；字线阶梯结构102，与晶体管结构100沿第二方向Y间隔排布，且字线阶梯结构102沿第一方向X延伸，第一方向X与第二方向Y相交，字线阶梯结构102和晶体管结构100电连接；其中，以垂直于第二方向Y的平面为参考面，晶体管结构100在参考面上的正投影为第一投影，电容结构101在参考面上的正投影为第二投影，字线阶梯结构102在参考面上的正投影为第三投影，第三投影覆盖第一投影，且第三投影与第二投影部分重叠。

可以理解的是，参考图1，晶体管结构100与电容结构101的排布方向为第一方向X上，晶体管结构100与字线阶梯结构102的排布方向为第二方向Y，且字线阶梯结构102的延伸方向和电容结构101的延伸方向均为第一方向X。一般情况下，对大电容量的电容结构101的需求增加，使得电容结构101在第一方向X上会占用较大的布局长度，因而半导体结构在第一方向X上的布局长度一般由电容结构101在第一方向X上的布局长度决定，因此，本公开一实施例中晶体管结构100、电容结构101以及字线阶梯结构102的排布方式有利于增加字线阶梯结构102与电容结构101的正对区域，即增加第三投影与第二投影的重叠面积，以在降低字线阶梯结构102在第二方向Y上的布局长度的同时，使字线阶梯结构102沿第一方向X上尽量多布局，从而有利于在不增加半导体结构在第一方向X上的布局长度的同时，通过降低字线阶梯结构102在第二方向Y上的布局长度，以降低半导体结构在第二方向Y上的布局长度，实现对布局空间的合理利用和降低半导体结构总的布局面积，以在一定的布局面积下可以集成更多的晶体管结构100、电容结构101以及字线阶梯结构102，从而提高半导体结构的集成密度。

以下结合图1至图4对半导体结构进行详细说明。

在一些实施例中，参考图2，晶体管结构100、电容结构101以及字线阶梯结构102组成存储结构103，沿第一方向X上相邻的两个存储结构103呈中心对称，且两个存储结构103中一者的字线阶梯结构102与另一者的电容结构101沿第一方向X间隔排布。

可以理解的是，对于单个存储结构103而言，字线阶梯结构102相对于晶体管结构100和电容结构101在第二方向Y上凸出设置；而且，由于对电容结构101的电容量要求高，在第一方向X上，电容结构101的布局长度大于字线阶梯结构102的布局长度，使得沿与字线阶梯结构102的延伸方向上，与电容结构101正对的部分区域空置。字线阶梯结构102可仅具有第一方向X的台阶结构，也可以具有在第一方向X和第二方向Y上的台阶结构，从而提高相同面积下台阶结构的数量。本公开一实施例中，沿第一方向X上相邻的两个存储结构103呈中心对称，则两个存储结构103中一者的前述空置区域可以与另一者的空置区域对应，即两个存储结构103中一者的没有与字线阶梯结构102正对的空置区域可以布局另一者的电容结构101，以提高存储结构103的布局密度。

此外，两个存储结构103中一者的字线阶梯结构102与另一者的电容结构101沿第一方向X间隔排布，如此，两个存储结构103在第二方向Y上的布局长度与一个存储结构103在第二方向Y上的布局长度相同，即两个存储结构103中一者的字线阶梯结构102与另一者的电容结构101同行设置，有利于进一步提高存储结构103的布局密度，从而有利于提高半导体结构的集成密度。

其中，两个存储结构103中一者的字线阶梯结构102与另一者的电容结构101之间具有第一间隔，在不考虑第一间隔在第一方向X上的布局长度时，两个存储结构103在第一方向X上的布局长度相当于：一个存储结构103在第一方向X上的布局长度与一个字线阶梯结构102在第一方向X上的布局长度之和。如此，有利于降低两个存储结构103沿第一方向X上的布局长度，以进一步提高存储结构103的布局密度。

需要说明的是，图2中以沿第一方向X上间隔排布的存储结构103的数量为2个，沿第二方向Y上间隔排布的存储结构103的数量为3个，共排布6个存储结构103为示例，在实际应用中，对沿第一方向X上间隔排布的存储结构103的数量以及第二方向Y上间隔排布的存储结构103的数量均不做限制，只需满足沿方向X上相邻的两个存储结构103呈中心对称即可。

在一些实施例中，参考图3和图4，半导体结构还可以包括：衬底160，沿第三方向Z上位于晶体管结构100、电容结构101以及字线阶梯结构102的正下方，用于作为晶体管结构100、电容结构101以及字线阶梯结构102的支撑底座。

在一些实施例中，参考图1、图3和图4，晶体管结构100可以包括多个沿第三方向Z间隔排布的子晶体管结构110，且第三方向Z、第二方向Y与第一方向X两两相交；电容结构101包括多个沿第三方向Z排布的子电容结构111，子电容结构111包括依次堆叠的下电极层121、电容介电层131以及上电极层141；字线阶梯结构102包括沿第三方向Z上间隔排布的多个台阶结构112，台阶结构112沿第一方向X延伸，且多个台阶结构112在第一方向X上的长度不同；其中，子晶体管结构110与子电容结构111一一对应连接，子晶体管结构110与台阶结构112一一对应连接。

可以理解的是，沿第三方向Z可以布局多个子晶体管结构110以及多个子电容结构111，一个子晶体管结构110可以独立作为一个晶体管单元，一个子电容结构111可以独立作为一个电容单元，一个晶体管单元和一个电容单元可以构成一存储单元，如此，有利于通过沿第三方向Z上堆叠子晶体管结构110和子电容结构111，提高半导体结构中存储单元的布局密度，从而提高半导体结构的集成密度。

此外，子晶体管结构110与台阶结构112一一对应连接，且多个台阶结构112在第一方向X上的长度不同，如此，可以通过不同的台阶结构112对不同的子晶体管结构110进行控制，以实现不同子晶体管结构110之间的独立性。在一些实施例中，沿子晶体管结构110指向衬底160的方向上，多个台阶结构112在第一方向X上的长度可以依次增大。

在一些实施例中，继续参考图3和图4，沿第一方向X上，半导体通道113包括第一区123、第二区133以及第三区143，子晶体管结构110包括：第一区123的半导体通道113以及栅极结构120，其中，栅极结构120环绕第一区123沿第一方向X延伸的侧壁。在一个例子中，沿第三方向Z上，栅极结构120包括依次堆叠的栅介质层130和栅导电层140，其中，栅介质层130环绕第一区123沿第一方向X延伸的侧壁，栅导电层140环绕栅介质层130远离第一区123且第一方向X延伸的侧壁。可以理解的是，栅导电层140的材料可以为氮化钛、钨或者银等导电材料中的至少一者，栅介质层130的材料可以为氧化硅、氮化硅或氮氧化硅等绝缘材料中的至少一者。

此外，在一些实施例中，子电容结构111中的下电极层121包括第三区143的半导体通道113和子下电极层151，其中，子下电极层151环绕第三区143沿第一方向X延伸的部分侧壁；电容介电层131环绕子下电极层151远离第三区143且沿第一方向X延伸的侧壁；上电极层141环绕子电容介电层131远离子下电极层151且沿第一方向X延伸的侧壁；子电容结构111和子晶体管结构110之间通过第二区133实现电连接，即子晶体管结构110中的信号通过第二区133传输给子电容结构111进行存储，或者，子电容结构111中存储的信号通过第二区133传输给子晶体管结构110。

在一些实施例中，上电极层141可以包括依次堆叠的扩散阻挡层(图中未示出)和子上电极层(图中未示出)，其中，扩散阻挡层环绕电容介电层131远离子下电极层151且沿第一方向X延伸的侧壁；子上电极层环绕扩散阻挡层远离电容介电层131且沿第一方向X延伸的侧壁，扩散阻挡层有利于阻挡子上电极层中的导电材料向电容介电层131中的扩散，以保证电容介电层131良好的绝缘性能以及保证子上电极层良好的导电性能。在一个例子中，扩散阻挡层的材料可以为氮化钛，子上电极层的材料和子下电极层151的材料均可以多晶硅、氮化钛或钨等导电材料中的至少一者，电容介电层131的材料可以为氧化铪、氧化铬或者氧化锆等高介电常数的介电材料。

在一些实施例中，参考图3，多个子电容结构111中的上电极层141可以相互接触，在实际应用中，同一存储结构103中的多个子电容结构111可以共用一个上电极层141。上电极层141的材料可以包括多晶硅或锗硅。

在一些实施例中，参考图2，半导体结构还可以包括：沿第二方向Y延伸的电连接层150，且沿第二方向Y上，电连接层150的一端与晶体管结构100接触连接，另一端与字线阶梯结构102接触连接。可以理解的是，字线阶梯结构102与晶体管结构100通过电连接层150实现电连接。

在一些实施例中，台阶结构112可以包括支撑层153、介电层132以及导电层122，其中，支撑层153和半导体通道103可以为一体成型结构，介电层132和栅介质层130可以为一体成型结构，导电层122和栅导电层140可以为一体成型结构。在一个例子中，电连接层150与晶体管结构100中的栅导电层140接触连接，且处于同层，电连接层150与字线阶梯结构102中的导电层122接触连接，且处于同层，可见，导电层122与栅导电层140通过电连接层150实现电连接，以实现台阶结构112与子晶体管结构110之间的电连接。

在其他实施例中，台阶结构可以仅包括导电层，导电层通过电连接层与栅导电层实现电连接，导电层与子晶体管结构整体处于同层。

在一些实施例中，继续参考图3和图4，半导体结构还可以包括：第一介质层107，位于相邻的子晶体管结构110之间，以实现相邻子晶体管结构110之间的电绝缘；第一介质层107还位于相邻台阶结构112之间，以实现相邻台阶结构112之间的电绝缘；沿第二方向Y上，相邻的存储结构103之间具有间距，第一介质层107还位于该间距中，可以理解的是，电连接层150在第二方向Y上的宽度与该间距在第二方向Y上的宽度相等。

需要说明的是，电连接层150与子晶体管结构110一一对应，即沿第三方向Z上，依次间隔排布有多个电连接层150，第一介质层107还用于实现多个电连接层150之间的绝缘。

在一些实施例中，参考图1至图4，半导体结构还包括：支架结构104，支架结构104位于电容结构101中相邻的子电容结构111之间，且支架结构104环绕子电容结构111沿第一方向X延伸的的部分侧壁，以支撑电容结构101。

可以理解的是，参考图1，由于对电容量大的电容结构101的需求增加，使得电容结构101在第一方向X上的布局长度较大，使得支架结构104环绕子电容结构101沿第一方向X延伸的部分侧壁，以对长度较长的电容结构101进行固定和支撑，避免电容结构101的坍塌，以提高半导体结构的稳定性。此外，参考图4，子电容结构111包括第三区143的半导体通道113，支架结构104和子下电极层151共同覆盖第三区143沿第一方向X延伸的侧壁。

需要说明的是，图1中以支架结构104包括三个支架层为示例，在实际应用中，支架结构104可以仅包括一层支架层，该支架层环绕子电容结构111处于中间部位的侧壁；或者支架结构104可以仅包括二或四层支架层，多个支架层均环绕子电容结构111的部分侧壁，且多个支架层均匀分布在沿子电容结构111沿第一方向X的布局长度上，即本公开一实施例对支架结构104包含的支架层的数量以及分布情况不做限制，可根据实际需求进行调整。

以下结合图1至图4对支架结构104进行详细说明。

在一些实施例中，参考图2，晶体管结构100、电容结构101以及字线阶梯结构102组成存储结构103，存储结构103沿第一方向X和第二方向Y均间隔排布；半导体结构还包括：多个存储结构103共用的支架结构104，支架结构104沿第二方向Y延伸且环绕位于第二方向Y排布的多个存储结构103中的电容结构101。

可以理解的是，沿第二方向Y延伸的多个存储结构103可以共用支架结构104，使得一个支架结构104可以同时对多个电容结构101起到定位和支撑的作用，以提高半导体结构整体的稳定性。

在一些实施例中，参考图1至图4，沿第一方向X上相邻的两个存储结构103中一者的台阶结构112与另一者的电容结构101之间具有第一间隔；支架结构104包括：第一支架层114，第一支架层114沿第二方向Y延伸且环绕下电极层121沿第一方向X延伸的部分侧壁，第一支架层114位于第一间隔中，第一支架层114还用于隔离相邻两个存储结构103。

可以理解的是，第一支架层114环绕下电极层121沿第一方向X延伸的部分侧壁指的是：第一支架层114环绕下电极层121中第三区143露出的部分侧壁。在一个例子中，第一支架层114可以填充满第一间隔，在给电容结构101起到支撑固定作用的同时，可以实现相邻的两个存储结构103中一者的台阶结构112与另一者的电容结构101之间的电隔离，避免相邻存储结构103之间的电干扰。

在一些实施例中，参考图4，子晶体管结构110包括：沿第一方向X延伸的部分半导体通道113，以及环绕半导体通道113沿第一方向X延伸的侧壁的栅极结构120；下电极层121包括沿第一方向X延伸的部分半导体通道113；支架结构104还包括：第二支架层124，第二支架层124沿第二方向Y延伸且环绕半导体通道113的部分侧壁，第二支架层124位于栅极结构120和电容结构101之间以及位于相邻台阶结构112之间；第三支架层134，第三支架层134沿第二方向Y延伸且环绕下电极层121中的半导体通道113的部分侧壁，第三支架层134位于第一支架层114远离第二支架层124的一侧。

由前述描述可知，沿第三方向Z上，栅极结构120可以包括依次堆叠的栅介质层130和栅导电层140。

可以理解的是，第一支架层114、第二支架层124以及第三支架层134分散环绕半导体通道113不同的区域的侧壁，以对半导体通道113起到支撑作用。此外，由于第二支架层124环绕沿第二方向Y上排布的多个堆叠结构，则第二支架层124在环绕第二区的侧壁的同时，还会环绕台阶结构112中支撑层153的部分侧壁。

以下结合一个具体的例子对第一支架层114、第二支架层124以及第三支架层134进行详细说明。

在一个例子中，参考图4，沿第一方向X上，半导体通道113包括第一区123、第二区133以及第三区143，栅极结构120环绕第一区123的侧壁，第二支架层124环绕第二区133的侧壁，下电极层121包括第三区143以及环绕第三区143部分侧壁的子下电极层151，第一支架层114和第三支架层134环绕第三区143剩余的侧壁。

需要说明的是，第一区123的侧壁、第二区133的侧壁和第三区143侧壁指的均是半导体通道113沿第一方向X延伸的侧壁。可以理解的是，第二支架层124环绕第二区133的侧壁，使得第二支架层124可以同时对晶体管结构100和电容结构101起到固定和支撑的作用，且可以实现栅极结构120与子下电极层151和上电极层141之间的电隔离；第一支架层114、第三支架层134和子下电极层151共同环绕覆盖第三区143沿第一方向X延伸的侧壁，其中，第一支架层114和第三支架层134共同对电容结构101起到固定和支撑的作用。

在一些实施例中，参考图3，半导体结构还可以包括：多个沿第三方向Z延伸的第一导电柱115，第一导电柱115与台阶结构112一一对应，且第一导电柱115与台阶结构112接触连接；多个沿第三方向Z延伸的第二导电柱125，第二导电柱125与上电极层141接触连接。

可以理解的是，台阶结构112与子晶体管结构110一一对应，则第一导电柱115与子晶体管结构110一一对应，从而有利于通过不同的第一导电柱115控制不同的子晶体管结构110。在一个例子中，第一导电柱115与台阶结构112中的导电层122接触连接，第二导电柱125与电容结构101中的上电极层141接触连接。

需要说明的是，图1、图3和图4中以沿第三方向Z上堆叠的子晶体管结构110的数量为3个为示例，在实际应用中，对沿第三方向Z上堆叠的子晶体管结构110的数量不做限制，可根据实际需求进行设计。

在一些实施例中，参考图3，位于最顶层的子晶体管结构110上具有第一介质层107，第一介质层107还位于最顶层的子晶体管结构110和最顶层的子电容结构111之间，还可以位于字线阶梯结构102的表面；半导体结构还可以包括：第二介质层137，位于第一介质层107和最顶层的子电容结构111的顶面，以对子电容结构111进行保护；第三介质层147，位于第二介质层137顶面且环绕第一导电柱115和第二导电柱125的侧壁，第三介质层147的顶面、第一导电柱115的顶面以及第二导电柱125的顶面齐平，其中，第一导电柱115和第二导电柱125均贯穿第二介质层137和第三介质层147。

可以理解的是，第二介质层137和第三介质层147共同对第一导电柱115和第二导电柱125起到支撑作用以及使得半导体结构整体平坦化。

在一些实施例中，参考图1，半导体结构还可以包括：位线135，位线135与晶体管结构100远离电容结构101的一侧接触连接，以实现位线135与晶体管结构100之间的电连接。位线135可沿第三方向Z延伸。

综上所述，沿第一方向X上，晶体管结构100与电容结构101相邻，沿第二方向Y上，晶体管结构100与字线阶梯结构102相邻，如此，在便于晶体管结构100与字线阶梯结构102之间电连接的同时，有利于降低晶体管结构100、电容结构101以及字线阶梯结构102三者整体在第一方向X上的布局长度。此外，字线阶梯结构102沿第一方向X延伸的部分区域与电容结构101正对，可以在降低字线阶梯结构102在第二方向Y上的布局长度的同时，使字线阶梯结构102沿第一方向X上尽量多布局，以增加字线阶梯结构102与电容结构101的正对区域的长度，以实现对布局空间的合理利用和降低半导体结构总的布局面积，从而提高半导体结构中晶体管结构100和电容结构101的集成密度。

本公开另一实施例还提供一种半导体结构的制造方法，用于制备前述实施例提供的半导体结构。以下将结合图1至图16对本公开另一实施例提供的半导体结构的制造方法进行详细说明。图5至图16为本公开另一实施例提供的半导体结构的制造方法各步骤对应的结构示意图。需要说明的是，与前述实施例相同或相应的部分在此不再赘述。

参考图5至图16，半导体结构的制造方法包括：形成沿第一方向X排布的晶体管结构100和电容结构101，电容结构101沿第一方向X延伸；形成字线阶梯结构102，字线阶梯结构102与晶体管结构100沿第二方向Y间隔排布，且字线阶梯结构102沿第一方向X延伸，第一方向X与第二方向Y相交，字线阶梯结构102和晶体管结构100电连接；其中，以垂直于第二方向Y的平面为参考面，晶体管结构100在参考面上的正投影为第一投影，电容结构101在参考面上的正投影为第二投影，字线阶梯结构102在参考面上的正投影为第三投影，第三投影覆盖第一投影，且第三投影与第二投影部分重叠。

在一些实施例中，采用同一制备步骤形成字线阶梯结构102和晶体管结构100，如此，有利于简化半导体结构的制备工艺以及降低半导体结构的制备成本。后续将结合具体的实施例对如何采用同一制备步骤形成字线阶梯结构102和晶体管结构100进行详细说明。

在一些实施例中，参考图3，电容结构101包括多个沿第三方向Z排布的子电容结构111，制造方法还可以包括：形成支架结构104，支架结构104位于电容结构101中相邻的子电容结构111之间，且支架结构103环绕子电容结构111的部分侧壁，以支撑电容结构101。后续将结合具体的实施例对如何形成支架结构103进行详细说明。

在一些实施例中，支架结构104包括第一支架层114，形成第一支架层114可以包括如下步骤：

参考图5和图6，形成沿第一方向X间隔且交错排布的第一堆叠结构116和第二堆叠结构126，且第一堆叠结构116和第二堆叠结构126沿第二方向Y上间隔且交错排布。

需要说明的是，相邻的两个第一堆叠结构116呈中心对称且相邻的两个第二堆叠结构126呈中心对称。第一堆叠结构116用于后续形成晶体管结构和电容结构，第二堆叠结构126用于后续形成字线台阶结构。

在一些实施例中，形成第一堆叠结构116和第二堆叠结构126的步骤可以包括：参考图5，形成沿第三方向Z上依次堆叠的初始第一半导体层136和初始第二半导体层146，其中，初始第一半导体层136的材料和初始第二半导体层146的材料不同。在一个例子中，初始第一半导体层156的材料为锗化硅，初始第二半导体层146的材料为硅。

在一些实施例中，在形成初始第一半导体层136和初始第二半导体层146之前，还包括：提供衬底160，后续在衬底160形成初始第一半导体层136和初始第二半导体层146。

参考图5、图6和图7，图形化初始第一半导体层136和初始第二半导体层146，以形成第一堆叠结构116和第二堆叠结构126。在一个例子中，以具有第五开口179的第四掩膜层189为掩膜对初始第一半导体层136和初始第二半导体层146进行图形化，以形成第一半导体层156和第二半导体层166，如此，沿第三方向Z上，第一堆叠结构116和第二堆叠结构126均包括交替堆叠的第一半导体层156和第二半导体层166，其中，第一半导体层156所在的区域后续用于形成子晶体管结构中的栅极结构以及子电容结构中的子下电极层、电容介电层和上电极层，第二半导体层166后续用于形成半导体通道。

可以理解的是，第四掩膜层189的俯视图也如图6所示，第五开口179如图6中第一堆叠结构116和第二堆叠结构126之间的间隔所示。

其中，图7为图6所示半导体结构中沿第一截面方向AA1和第二截面方向BB1的局部剖面示意图。需要说明的是，图6中仅示意出6个第一堆叠结构116和6个第二堆叠结构，实际应用中可以根据最终对晶体管结构的需求合理设计第一堆叠结构116和第二堆叠结构126的数量；图5和图7中仅以第一堆叠结构116和第二堆叠结构126中的第一半导体层156和第二半导体层166均包括三层为示例，实际应用中可以根据最终对晶体管结构的需求合理设计第一半导体层156和第二半导体层166堆叠的层数；后续图8至图16均是在图6和图7的基础上进行的进一步制造工艺。

参考图8，形成第一牺牲层117，第一牺牲层117填充满第一堆叠结构116和第二堆叠结构126之间的第一间隔108(参考图6)；由前述描述可知，沿第三方向Z上，第一堆叠结构116和第二堆叠结构126均可以包括交替堆叠的第一半导体层156和第二半导体层166，且第三方向Z、第二方向Y与第一方向X两两相交。

继续参考图8，形成具有第一开口109的第一掩膜层119，第一开口109沿第二方向Y延伸，且第一开口109露出部分第一牺牲层117。可以理解的是，第一开口109与第一间隔108(参考图6)沿第二方向Y上延伸的区域正对，且沿第二方向Y上，第一开口109露出多个第一堆叠结构116的部分区域。

结合参考图8和图9，以第一掩膜层119为掩膜，刻蚀第一开口109露出的第一牺牲层117以及与第一开口109正对的第一半导体层156，以形成第一空穴118。可以理解的是，第一半导体层156的材料与第二半导体层166的材料不同，因而可以使得第一牺牲层117的材料与第一半导体层156的材料可以被同一刻蚀工艺去除，但该刻蚀工艺不会去除第二半导体层166，因而可以在刻蚀第一开口109露出的第一牺牲层117之后，露出与第一开口109正对的部分第一半导体层156，进而可以进一步将该部分第一半导体层156去除，以形成第一空穴118，第一空穴118暴露出与第一开口109正对的第三区143的侧壁。

参考图10，形成第一支架层114，第一支架层114填充满第一空穴118。

在一些实施例中，参考图8至图10，第一堆叠结构116中的第二半导体层166为半导体通道113，沿第一方向X上，半导体通道113包括第一区123、第二区133以及第三区143(参考图4)；支架结构104还包括第二支架层124和第三支架层134。

参考图8，形成第一掩膜层119的步骤还可以包括：形成具有第二开口129和第三开口139的第一掩膜层119，其中，第二开口129沿第二方向Y延伸，且第二开口129露出第二区133以及与第二区133相接触的第一牺牲层117，第三开口139沿第二方向Y延伸，且第三开口139露出相邻第一堆叠结构116之间的部分第一牺牲层117。

其中，第二堆叠结构126中的第二半导体层166可以作为后续台阶结构中的支撑层153，第二开口129露出部分支撑层153。

参考图9至图10，形成第二支架层124包括如下步骤：

参考图9，以第一掩膜层119为掩膜，刻蚀第二开口129露出的第一牺牲层117以及与第二开口129正对的第一半导体层156，以形成第二空穴128。可以理解的是，刻蚀工艺可以在刻蚀第二开口129露出的第一牺牲层117之后，露出与第二开口129正对的部分第一半导体层156，进而可以进一步将该部分第一半导体层156去除，以形成第二空穴128，第二空穴128暴露出与第二开口129正对的第二区133的侧壁。

参考图10，形成填充满第二空穴128的第二支架层124。

参考图9至图10，形成第三支架层134包括如下步骤：

参考图9，以第一掩膜层119为掩膜，刻蚀第三开口139露出的第一牺牲层117以及与第三开口139正对的第一半导体层156，以形成第三空穴138。可以理解的是，刻蚀工艺可以在刻蚀第三开口139露出的第一牺牲层117之后，露出与第三开口139正对的部分第一半导体层156，进而可以进一步将该部分第一半导体层156去除，以形成第三空穴138，第三空穴138暴露出与第三开口139正对的第三区143的侧壁。

参考图10，形成填充满第三空穴138的第三支架层134。

可以理解的是，形成第一空穴118、第二空穴128以及第三空穴138可以同步进行，形成第一支架层114、第二支架层124以及第三支架层134可以同步进行，以简化制备支架结构104的工艺步骤。

在一些实施例中，形成晶体管结构100可以包括如下步骤：

结合参考图10和图11，以第二半导体层166和支架结构104为掩膜，去除剩余的第一半导体层156和第一牺牲层117，以形成第四空穴148。可以理解的是，该步骤中，支架结构194环绕第二半导体层166的部分侧壁，因而在去除第一半导体层156和第一牺牲层117时，第二半导体层166不会坍塌。

参考图12，形成填充满第四空穴148的第二牺牲层127。

参考图13，形成第二掩膜层149，第二掩膜层149位于半导体通道113的第三区143上，用于保护与第三区143正对的第二牺牲层127不被刻蚀；以第二掩膜层149为掩膜，去除与半导体通道113的第一区123相接触的第二牺牲层127，以及去除与第二堆叠结构126相接触的第二牺牲层127。

参考图14，形成栅极结构120以及导电层122，栅极结构120环绕半导体通道113的第一区123的侧壁，导电层122环绕第二堆叠结构126(参考图8)中第二半导体层166的侧壁，晶体管结构100包括栅极结构120和第一区123，导电层122和第二堆叠结构126中的第二半导体层166构成初始字线阶梯结构142。

其中，导电层122和第二堆叠结构126中的第二半导体层166之间还具有介电层132，第二堆叠结构126中的第二半导体层166为支撑层153，介电层132和栅介质层130为一体成型结构，导电层122和栅导电层140为一体成型结构。形成栅极结构120、导电层122以及介电层132的步骤包括：形成导电层122和栅导电层140，导电层122和栅导电层140保形覆盖图13中第二半导体层166暴露出的沿第一方向X延伸的侧壁；形成介电层132和栅介质层130，介电层132和栅介质层130保形覆盖导电层122和栅导电层140沿第一方向X延伸的侧壁。

其中，第一区123的半导体通道113以及栅极结构120构成子晶体管结构110，第二堆叠结构126中的第二半导体层166、介电层132以及导电层122构成初始字线阶梯结构142。多个沿第三方向Z排布的子晶体管结构110构成晶体管结构100。

在一些实施例中，继续参考图14，沿第三方向Z上，环绕不同第一区123侧壁的栅极结构120之间具有第二间隔158，环绕不同第二堆叠结构126中第一半导体层136侧壁的导电层122之间具有第三间隔168；制造方法还包括：形成第一介质层107，第一介质层107填充满第二间隔158和第三间隔168。

在一些实施例中，参考图15，形成电容结构101的步骤可以包括：形成具有第四开口159的第三掩膜层169，第四开口159位于半导体通道113的第三区143(参考图13)上，以保护子晶体管结构110和台阶结构112。

继续参考图15，以第三掩膜层169为掩膜，去除与第三区143(参考图9)相接触的第二牺牲层127以形成第五空穴178。

需要说明的时，由于在形成第一介质层107时，第一介质层107还位于最顶层的第三区143的顶面，在去除第二牺牲层127的同时，去除位于第三区143顶面的第一介质层107，以暴露出最顶层的第三区143沿第一方向X上延伸的全部侧壁。

结合参考图15和图16，形成子下电极层151，子下电极层151环绕第五空穴178露出的半导体通道113侧壁；形成电容介电层131，电容介电层131环绕子下电极层151远离半导体通道113的侧壁；形成上电极层141，上电极层141填充满剩余第五空穴178；其中，第三区143的半导体通道113和子下电极层151构成下电极层121，下电极层121、电容介电层131以及上电极层141构成电容结构101。

可以理解的是，对于某一第三区143而言，该第三区143和依次环绕该第三区143侧壁的子下电极层151、电容介电层131以及上电极层141构成一子电容结构111，多个沿第三方向Z(参考图1)排布的子电容结构111构成电容结构101。

需要说明的是，在形成子下电极层151、电容介电层131以及上电极层141的步骤中，子下电极层151、电容介电层131以及上电极层141还可能覆盖剩余第一戒指曾107的顶面，后续通过平坦化处理以形成图16所示的电容结构101。

在一些实施例中，形成上电极层141的步骤可以包括：形成依次堆叠的扩散阻挡层(图中未示出)和子上电极层(图中未示出)，其中，扩散阻挡层环绕电容介电层131远离子下电极层151且沿第一方向X延伸的侧壁；子上电极层环绕扩散阻挡层远离电容介电层131且沿第一方向X延伸的侧壁。

在一些实施例中，结合参考图16和图3，形成字线阶梯结构102的步骤可以包括：多次对初始字线阶梯结构142以及第二堆叠结构126中的第一半导体层136进行局部刻蚀，以形成字线阶梯结构102，字线阶梯结构102包括沿第三方向Z上间隔排布的多个台阶结构112，且多个台阶结构112在第一方向X上的长度不同。

可以理解的是，字线阶梯结构102中的介电层132和晶体管结构100中的栅介质层130采用同一制备步骤形成，字线阶梯结构102中的导电层122和晶体管结构100中的栅导电层140采用同一制备步骤形成。

需要说明的是，本公开实施例中对如何形成多个在第一方向X上的长度不同的台阶结构112的制造方法不做限制，能够形成如图3所示的字线阶梯结构102即可。

在一些实施例中，参考图3，制造方法还可以包括：形成多个沿第三方向Z延伸的第一导电柱115，第一导电柱115与台阶结构112一一对应，且第一导电柱115与台阶结构112接触连接；形成多个沿第三方向Z延伸的第二导电柱125，第二导电柱125与电容结构101接触连接。

综上所述，采用上述制造方法形成的半导体结构中，沿第一方向X上，晶体管结构100与电容结构101相邻，沿第二方向Y上，晶体管结构100与字线阶梯结构102相邻，如此，在便于晶体管结构100与字线阶梯结构102之间电连接的同时，有利于降低晶体管结构100、电容结构101以及字线阶梯结构102三者整体在第一方向X上的布局长度。此外，字线阶梯结构102沿第一方向X延伸的部分区域与电容结构101正对，可以在降低字线阶梯结构102在第二方向Y上的布局长度的同时，使字线阶梯结构102沿第一方向X上尽量多布局，以增加字线阶梯结构102与电容结构101的正对区域的长度，以实现对布局空间的合理利用和降低半导体结构总的布局面积，从而提高半导体结构中晶体管结构100和电容结构101的集成密度。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：

沿第一方向排布的晶体管结构和电容结构，所述电容结构沿所述第一方向延伸；

字线阶梯结构，与所述晶体管结构沿第二方向间隔排布，且所述字线阶梯结构沿所述第一方向延伸，所述第一方向与所述第二方向相交，所述字线阶梯结构和所述晶体管结构电连接；

其中，以垂直于所述第二方向的平面为参考面，所述晶体管结构在所述参考面上的正投影为第一投影，所述电容结构在所述参考面上的正投影为第二投影，所述字线阶梯结构在所述参考面上的正投影为第三投影，所述第三投影覆盖所述第一投影，且所述第三投影与所述第二投影部分重叠。

2.如权利要求1所述的半导体结构，其特征在于，所述晶体管结构、所述电容结构以及所述字线阶梯结构组成存储结构，沿所述第一方向上相邻的两个所述存储结构呈中心对称，且两个所述存储结构中一者的所述字线阶梯结构与另一者的所述电容结构沿所述第一方向间隔排布。

3.如权利要求1或2所述的半导体结构，其特征在于，所述晶体管结构包括多个沿第三方向间隔排布的子晶体管结构，且所述第三方向、所述第二方向与所述第一方向两两相交；

所述电容结构包括多个沿第三方向排布的子电容结构，所述子电容结构包括依次堆叠的下电极层、电容介电层以及上电极层；

所述字线阶梯结构包括沿所述第三方向上间隔排布的多个台阶结构，所述台阶结构沿所述第一方向延伸，且多个所述台阶结构在所述第一方向上的长度不同；

其中，所述子晶体管结构与所述子电容结构一一对应连接，所述子晶体管结构与所述台阶结构一一对应连接。

4.如权利要求3所述的半导体结构，其特征在于，还包括：支架结构，所述支架结构位于所述电容结构中相邻的所述子电容结构之间，且所述支架结构环绕所述子电容结构沿所述第一方向延伸的部分侧壁，以支撑所述电容结构。

5.如权利要求3所述的半导体结构，其特征在于，所述晶体管结构、所述电容结构以及所述字线阶梯结构组成存储结构，所述存储结构沿所述第一方向和所述第二方向均间隔排布；

所述半导体结构还包括：多个所述存储结构共用的支架结构，所述支架结构沿所述第二方向延伸且环绕位于第二方向排布的多个存储结构中的所述电容结构。

6.如权利要求5所述的半导体结构，其特征在于，沿所述第一方向上相邻的两个所述存储结构中一者的所述台阶结构与另一者的所述电容结构之间具有第一间隔；所述支架结构包括：第一支架层，所述第一支架层沿所述第二方向延伸且环绕所述下电极层沿所述第一方向延伸的部分侧壁，所述第一支架层位于所述第一间隔中。

7.如权利要求6所述的半导体结构，其特征在于，所述子晶体管结构包括：沿所述第一方向延伸的部分半导体通道，以及环绕所述半导体通道沿所述第一方向延伸的侧壁的栅极结构；所述下电极层包括沿所述第一方向延伸的部分所述半导体通道；

所述支架结构还包括：第二支架层，所述第二支架层沿所述第二方向延伸且环绕所述半导体通道的部分侧壁，所述第二支架层位于所述栅极结构和所述电容结构之间以及位于相邻所述台阶结构之间；第三支架层，所述第三支架层沿所述第二方向延伸且环绕所述下电极层中的所述半导体通道的部分侧壁，所述第三支架层位于所述第一支架层远离所述第二支架层的一侧。

8.如权利要求7所述的半导体结构，其特征在于，沿所述第一方向上，所述半导体通道包括第一区、第二区以及第三区，所述栅极结构环绕所述第一区的侧壁，所述第二支架层环绕所述第二区的侧壁，所述下电极层包括所述第三区以及环绕所述第三区部分侧壁的子下电极层，所述第一支架层和所述第三支架层环绕所述第三区剩余的侧壁。

9.如权利要求3所述的半导体结构，其特征在于，还包括：多个沿所述第三方向延伸的第一导电柱，所述第一导电柱与所述台阶结构一一对应，且所述第一导电柱与所述台阶结构接触连接；多个沿所述第三方向延伸的第二导电柱，所述第二导电柱与所述上电极层接触连接。

10.一种半导体结构的制造方法，其特征在于，包括：

形成沿第一方向排布的晶体管结构和电容结构，所述电容结构沿所述第一方向延伸；

形成字线阶梯结构，所述字线阶梯结构与所述晶体管结构沿第二方向间隔排布，且所述字线阶梯结构沿所述第一方向延伸，所述第一方向与所述第二方向相交，所述字线阶梯结构和所述晶体管结构电连接；

其中，以垂直于所述第二方向的平面为参考面，所述晶体管结构在所述参考面上的正投影为第一投影，所述电容结构在所述参考面上的正投影为第二投影，所述字线阶梯结构在所述参考面上的正投影为第三投影，所述第三投影覆盖所述第一投影，且所述第三投影与所述第二投影部分重叠。

11.如权利要求10所述的制造方法，其特征在于，采用同一制备步骤形成所述字线阶梯结构和所述晶体管结构。

12.如权利要求10或11所述的制造方法，其特征在于，所述电容结构包括多个沿第三方向排布的子电容结构，所述制造方法还包括：形成支架结构，所述支架结构位于所述电容结构中相邻的所述子电容结构之间，且所述支架结构环绕所述子电容结构的部分侧壁，以支撑所述电容结构。

13.如权利要求12所述的制造方法，其特征在于，所述支架结构包括第一支架层，形成所述第一支架层的步骤包括：

形成沿所述第一方向间隔且交错排布的第一堆叠结构和第二堆叠结构，且所述第一堆叠结构和所述第二堆叠结构沿所述第二方向上间隔且交错排布；

形成第一牺牲层，所述第一牺牲层填充满所述第一堆叠结构和所述第二堆叠结构之间的第一间隔；

其中，沿第三方向上，所述第一堆叠结构和所述第二堆叠结构均包括交替堆叠的第一半导体层和第二半导体层，且所述第三方向、所述第二方向与所述第一方向两两相交；

形成具有第一开口的第一掩膜层，所述第一开口沿所述第二方向延伸，且所述第一开口露出部分所述第一牺牲层；

以所述第一掩膜层为掩膜，刻蚀所述第一开口露出的所述第一牺牲层以及与所述第一开口正对的所述第一半导体层，以形成第一空穴；

形成第一支架层，所述第一支架层填充满所述第一空穴。

14.如权利要求13所述的制造方法，其特征在于，形成所述第一堆叠结构和所述第二堆叠结构的步骤包括：

形成沿所述第三方向上依次堆叠的初始第一半导体层和初始第二半导体层；

图形化所述初始第一半导体层和所述初始第二半导体层，以形成所述第一堆叠结构和所述第二堆叠结构。

15.如权利要求13所述的制造方法，其特征在于，所述第一堆叠结构中的所述第二半导体层为半导体通道，沿所述第一方向上，所述半导体通道包括第一区、第二区以及第三区；

所述支架结构还包括第二支架层和第三支架层；

形成所述第一掩膜层的步骤还包括：形成具有第二开口和第三开口的所述第一掩膜层，其中，所述第二开口沿所述第二方向延伸，且所述第二开口露出所述第二区以及与所述第二区相接触的所述第一牺牲层，所述第三开口沿所述第二方向延伸，且所述第三开口露出相邻所述第一堆叠结构之间的部分所述第一牺牲层；

形成所述第二支架层的步骤包括：以所述第一掩膜层为掩膜，刻蚀所述第二开口露出的所述第一牺牲层以及与所述第二开口正对的所述第一半导体层，以形成第二空穴；形成填充满所述第二空穴的所述第二支架层；

形成所述第三支架层的步骤包括：以所述第一掩膜层为掩膜，刻蚀所述第三开口露出的所述第一牺牲层以及与所述第三开口正对的所述第一半导体层，以形成第三空穴；形成填充满所述第三空穴的所述第三支架层。

16.如权利要求15所述的制造方法，其特征在于，形成所述晶体管结构的步骤包括：

以所述第二半导体层和所述支架结构为掩膜，去除剩余的所述第一半导体层和所述第一牺牲层，以形成第四空穴；

形成填充满所述第四空穴的第二牺牲层；

形成第二掩膜层，所述第二掩膜层位于所述半导体通道的所述第三区上；

以所述第二掩膜层为掩膜，去除与所述半导体通道的所述第一区相接触的所述第二牺牲层，以及去除与所述第二堆叠结构相接触的所述第二牺牲层；

形成栅极结构以及导电层，所述栅极结构环绕所述半导体通道的所述第一区的侧壁，所述导电层环绕所述第二堆叠结构中所述第二半导体层的侧壁，所述晶体管结构包括所述栅极结构和所述第一区，所述导电层和所述第二堆叠结构中的所述第二半导体层构成初始字线阶梯结构。

17.如权利要求16所述的制造方法，其特征在于，沿所述第三方向上，环绕不同所述第一区侧壁的所述栅极结构之间具有第二间隔，环绕不同所述第二堆叠结构中所述第一半导体层侧壁的导电层之间具有第三间隔；所述制造方法还包括：

形成第一介质层，所述第一介质层填充满所述第二间隔和所述第三间隔。

18.如权利要求16所述的制造方法，其特征在于，形成所述电容结构的步骤包括：

形成具有第四开口的第三掩膜层，所述第四开口位于所述半导体通道的所述第三区上；

以所述第三掩膜层为掩膜，去除与所述第三区相接触的所述第二牺牲层以形成第五空穴；

形成子下电极层，所述子下电极层环绕所述第五空穴露出的所述半导体通道侧壁；

形成电容介电层，所述电容介电层环绕所述子电极层远离所述半导体通道的侧壁；

形成上电极层，所述上电极层填充满剩余所述第五空穴；

其中，所述第三区的所述半导体通道和所述子下电极层构成下电极层，所述下电极层、所述电容介电层以及所述上电极层构成所述电容结构。

19.如权利要求16所述的制造方法，其特征在于，形成所述字线阶梯结构的步骤包括：多次对所述初始字线阶梯结构以及所述第二堆叠结构中的所述第一半导体层进行局部刻蚀，以形成所述字线阶梯结构，所述字线阶梯结构包括沿所述第三方向上间隔排布的多个台阶结构，且多个所述台阶结构沿所述第一方向上的长度不同。

20.如权利要求19所述的制造方法，其特征在于，还包括：

形成多个沿所述第三方向延伸的第一导电柱，所述第一导电柱与所述台阶结构一一对应，且所述第一导电柱与所述台阶结构接触连接；

形成多个沿所述第三方向延伸的第二导电柱，所述第二导电柱与所述电容结构接触连接。