CN113594098A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN113594098A CN113594098A CN202110874620.8A CN202110874620A CN113594098A CN 113594098 A CN113594098 A CN 113594098A CN 202110874620 A CN202110874620 A CN 202110874620A CN 113594098 A CN113594098 A CN 113594098A
- Authority
- CN
- China
- Prior art keywords
- bit line
- spacer
- node contact
- spacer layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 277
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 238000003860 storage Methods 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 87
- 230000008569 process Effects 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 19
- 238000002360 preparation method Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 133
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 238000002955 isolation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种半导体器件及其制备方法，包括衬底，位线结构及位于所述位线结构之间的存储节点接触插塞，所述位线结构的侧壁形成有第一间隔层、第二间隔层，其中，所述第二间隔层包括硅。相比单一材质间隔侧墙结构，本发明提供的半导体器件中，位线结构侧壁的第二间隔层中包括硅，可以有效降低位线电容，并改善位线的RC延迟，使得器件具有较高的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
随着半导体技术的发展，集成电路内半导体元件的密度随之增加，相邻的半导体元件之间的间距也随之缩小，进而导致相邻的传导部之间所产生的寄生效应越来越不容忽视。
具体的，针对动态随机存储器(Dynamic Random Access Memory，DRAM)而言，其通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元，以及所述存储器还具有多条位线，每一位线分别与相应的存储单元电性连接，并且所述存储器还包括存储电容器，所述存储电容器用于存储代表存储信息的电荷，以及所述存储单元可通过一接触插塞电性连接所述存储电容器，从而实现各个存储单元的存储功能。如上所述，随着半导体尺寸的不断缩减，半导体元件的排布密集度的增加，此时相应的会使得例如相邻的位线之间、相邻的接触插塞之间等会存在较大的寄生效应、RC延迟，进而影响器件的性能。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，以降低位线电容，改善位线的RC延迟，提高器件的性能。
为达到上述目的，本发明提供一种半导体器件的制备方法，包括：
提供衬底；
在所述衬底上形成位线结构；
在所述位线结构的侧壁依次形成第一间隔层、第二间隔层，其中，所述第二间隔层包括硅；以及，
在所述位线结构之间形成存储节点接触插塞。
可选的，所述第二间隔层包括不连续硅。
可选的，所述第二间隔层的形成方法包括：
沉积硅层；
依次采用ALD工艺和ISSG工艺对所述硅层进行处理。
可选的，所述不连续硅被气隙所隔离。
可选的，还包括：在所述第一间隔层与所述第二间隔层之间形成第三间隔层；在所述第二间隔层与所述存储节点接触插塞之间形成第四间隔层。。
可选的，所述衬底中形成有彼此间隔的第一掺杂和第二掺杂区，所述存储节点接触插塞与所述第一掺杂区连接。
可选的，还包括：在所述位线结构周侧形成暴露所述第二掺杂区的位线节点接触孔，所述第一间隔层和所述第三间隔层覆盖所述位线节点接触孔的内壁。
可选的，还包括在所述位线节点接触孔内填充所述第五间隔层，所述第二间隔层、所述第四间隔层与所述第五间隔层的顶表面连接。
可选的，所述第五间隔层的顶表面低于所述位线节点接触插塞的顶端。
可选的，所述位线结构还包括形成在所述位线上的掩模图案，其中，所述第二间隔层中硅的最顶部高于所述掩模图案的最底部。
相应的，本发明还提供一种半导体器件，包括：
衬底，
位线结构，位于所述衬底之上，其中，所述位线结构包括位线节点接触插塞和位线；
存储节点接触插塞，位于所述位线结构之间；
第一间隔层，位于所述位线结构的侧壁与所述存储节点接触插塞之间；
第二间隔层，位于所述第一间隔层与所述存储节点接触插塞之间；
其中，所述第二间隔层包括硅。
可选的，所述第二间隔层包括不连续硅。
可选的，所述不连续硅被气隙所隔离。
可选的，所述气隙位于所述硅和所述存储节点接触插塞之间。
可选的，还包括第三间隔层，位于所述第一间隔层与所述第二间隔层之间。
可选的，还包括第四间隔层，位于所述第二间隔层与所述存储节点接触插塞之间。
可选的，所述位线结构周侧设置有位线节点接触孔，所述位线节点接触插塞位于所述位线节点接触孔内，所述第一间隔层和所述第三间隔层覆盖所述位线节点接触孔的内壁。
可选的，还包括第五间隔层，所述第五间隔层填充所述位线节点接触孔，所述第二间隔层、所述第四间隔层与所述第五间隔层的顶表面连接。
可选的，所述第五间隔层的顶表面低于所述位线节点接触插塞的顶端。
可选的，所述位线结构还包括位于所述位线上的掩模图案，其中，所述第二间隔层中硅的最顶部高于所述掩模图案的最底部。
综上所述，本发明提供一种半导体器件及其制备方法，包括衬底，位线结构及位于所述位线结构之间的存储节点接触插塞，所述位线结构的侧壁形成有第一间隔层、第二间隔层，其中，所述第二间隔层包括硅。相比单一材质间隔侧墙结构，本发明提供的半导体器件中，位线结构侧壁的第二间隔层中包括硅，可以有效降低位线电容，并改善位线的RC延迟，使得器件具有较高的性能。进一步的，所述间隔侧墙的第二间隔层中形成有气隙，所述气隙位于硅和存储节点接触插塞之间，且所述第二间隔层中硅被所述气隙所隔离，如此，有效改善了存储节点插塞与位线之间的电学特性，提高器件性能。
附图说明
图1为本发明实施例一提供的半导体器件的制备方法的流程图；
图2为本发明实施例一提供的半导体器件的简化版图；
图3A～图3K为本发明实施例一提供的半导体器件的制备方法的相应流程的结构示意图，图3L为本发明实施例一提供的半导体器件的部分结构示意图，其中，图3A～图3L是图2中的结构沿a-a′方向上的剖面示意图；
图4为本发明实施例二提供的半导体器件的部分结构示意图；
图5A为本发明实施例一提供的半导体器器件中间隔侧墙的部分结构示意图；
图5B为本发明实施例二提供的半导体器器件中间隔侧墙的部分结构示意图。
其中，附图标记为：
100、200-衬底；101、202-第一绝缘层；110、220-沟槽隔离结构；
120、220-位线结构；120a、220a-位线节点接触孔；121、221-位线节点接触插塞；122、222-位线；123、223-掩模图案；
130、230-间隔侧墙；131、231-第一间隔层；132、232-第三间隔层；133、233-第五间隔层；134、234-第二间隔层；135、235-第四间隔层；
134a、234a-硅；134b-氧化硅；234b-气隙；
140、240-存储节点接触插塞；140a、240a-存储节点接触孔；241-开口；251-下电极；
BL-位线结构；WL-字线；SC-存储节点接触插塞；DC-位线节点接触孔；S/D1-第一掺杂区；S/D2-第二掺杂区。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图3K为本实施例提供的半导体器件的部分结构示意图，图2为图3K中的半导体器件的简化版图，其中，图3K为图2中的半导体器件结构在a-a′方向上的剖面示意图。如图2以及图3K所示，所述半导体器件包括：
衬底100；
位线结构120，位于所述衬底100之上，其中，所述位线结构120包括位线节点接触插塞121和位线122；
存储节点接触插塞140，位于所述位线结构120之间；
第一间隔层131，位于所述位线结构120的侧壁与所述存储节点接触插塞140之间；
第二间隔层134，位于所述第一间隔层131与所述存储节点接触插塞140之间；
其中，所述第二间隔层134包括硅。
具体的，所述衬底100中形成有多个沿第一方向(Z方向)延伸的有源区AA和沟槽隔离结构(STI)110，沟槽隔离结构STI分隔相邻的有源区AA。其中，多个所述有源区AA呈阵列式排布，并通过所述沟槽隔离结构STI使各个有源区AA之间相互独立，避免有源区AA之间相互干扰。
所述衬底100中还形成有多条字线WL，所述字线沿着第二方向(X方向)延伸并和相应的有源区AA相交，并且所述有源区AA中形成有第一掺杂区S/D1和第二掺杂区S/D2，且所述第一掺杂区S/D1和所述第二掺杂区S/D2分别设置在所述字线WL的两侧。
所述衬底100上形成有多个位线结构(BL)120，沿着第三方向(Y方向)延伸以穿过相应的有源区AA。参考图3K所示，所述位线结构120中包括依次堆叠设置的位线节点接触插塞121、位线122及掩模图案123。其中，所述位线122位于所述衬底100上的第一绝缘层101上，所述第一绝缘层101的材料例如包括氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)，所述位线节点接触插塞121的材料例如包括掺杂的多晶硅，所述位线122包括堆叠的位线导电层和扩散阻挡层，所述位线导电层的材料例如包括括钨(W)、铝(Al)、铜(Cu)、镍(Ni)或钴(Co)中的至少一种，所述扩散阻挡层的材料包括氮化钛(TiN)、钛/氮化钛Ti/TiN、氮化钛硅(TiSiN)、钽、氮化钽(TaN)或氮化钨(WN)中的至少一种。所述掩模图案123的材料例如包括氮化硅(SiN)层或氮氧化硅层(SiON)中的至少一种。
所述位线结构120可以界定出位线节点接触孔(DC)120a，所述位线节点接触孔120a用于容纳位线节点接触插塞121。其中，至少部分所述位线节点接触插塞121的底部还可以进一步延伸至衬底100中，与第二掺杂区S/D2连接。所述衬底100中还形成暴露出所述第一掺杂区S/D1的存储节点接触孔140a，所述存储节点接触插塞(SC)140形成于存储节点接触孔140a，位于所述位线结构120之间，并与所述第一掺杂区S/D1连接，所述存储节点接触插塞140的材料例如包括掺杂的多晶硅。
进一步的，所述位线结构120的侧壁还形成有间隔侧墙130，所述间隔侧墙130至少覆盖所述依次堆叠的位线122的侧壁和所述掩模图案123的侧壁。所述间隔侧墙130位于所述位线节点接触插塞140和所述存储节点接触插塞121之间，有效减小或防止了所述位线节点接触插塞121和所述存储节点接触插塞140之间的漏电流的发生。
所述间隔侧墙130包括第一间隔层131和第二间隔层134，所述第一间隔层131位于所述位线结构120的侧壁与所述存储节点接触插塞140之间，所述第二间隔层134位于所述第一间隔层131与所述存储节点接触插塞140之间，其中，所述第二间隔层134包括硅。
可选的，所述间隔侧墙130还包括第三间隔层132，所述第三间隔层132位于所述第一间隔层131与所述第二间隔层134之间。可选的，所述间隔侧墙130还包括第四间隔层135，所述第四间隔层135位于所述第二间隔层134与所述存储节点接触插塞140之间。可选的，所述间隔侧墙130还包括第五间隔层133，所述第五间隔层133填充所述位线节点接触孔120a。其中，所述第一间隔层131和所述第三间隔层132覆盖所述位线节点接触孔120a的内壁，所述第二间隔层134、所述第四间隔层135与所述第五间隔层133的顶表面连接，所述第五间隔层133的顶表面低于所述位线节点接触插塞121的顶端。
图5A为本实施例提供的半导体器器件中间隔侧墙130的部分结构示意图。如图5A所示，所述间隔侧墙130中的第二间隔层134包括硅，优选的，所述第二间隔层134包括不连续硅。具体的，所述第二间隔层134包括硅134a和氧化硅134b，所述不连续硅134a和所述氧化硅134b随机交错分布，所述不连续硅134a靠近所述第一间隔层131设置。所述氧化硅134b位于不连续硅134a和存储节点接触插塞140之间，本实施例中位于不连续硅134a和第四间隔层135之间，所述不连续硅134a被所述氧化硅134b所隔离。例如可以在所述第三间隔层132的侧壁沉积硅层，再依次采用原子层沉积(ALD)工艺和原位水蒸汽氧化(ISSG)工艺对所述硅层进行处理，形成上述包含硅的第二间隔层134。
相比于现有的存储器结构中采用单一的材质间隔侧墙结构，本实施例提供的半导体器件中，位线结构的间隔侧墙中第二间隔层包括硅，硅和二氧化硅间隔分布在位线结构的侧壁，有效降低位线电容，并改善了位线的RC延迟，使得器件具有较高的性能。
相应的，本实施例还提供了一种半导体器件的制备方法。图1为本实施例提供的半导体器件的制备方法的流程图。如图1所示，所述半导体器件的制备方法包括：
步骤S01：提供衬底；
步骤S02：在所述衬底100上形成位线结构120；
步骤S03：在所述位线结构120的侧壁依次形成第一间隔层131、第二间隔层134，其中，所述第二间隔层134包括硅；以及，
步骤S04：在所述位线结构120之间形成存储节点接触插塞140。
下面结合附图3A～图3K对本实施例提供的半导体器件的制备方法进行详细说明。
请参阅图2和图3A所示，执行步骤S01，提供衬底100。所述衬底100例如为硅基底(silicon substrate)、含硅基底(silicon containing substrate)、外延硅基底(epitaxial silicon substrate)、硅覆绝缘基底(silicon-on-insulator substrate)等。所述衬底100中形成有沟槽隔离结构(STI)110，并由所述沟槽隔离结构界定出多个有源区AA。所述有源区AA呈阵列分布，且每个所述有源区AA包含第一掺杂区S/D1和第二掺杂区S/D2两个源/漏区。所述沟槽隔离结构STI的制作工艺例如是先利用刻蚀方式而于所述衬底100中形成至少一隔离沟槽，再在该隔离沟槽中填入绝缘材料(如氧化硅或氮氧化硅等)而形成，但并不以此为限。
所述衬底100中还形成有多条字线WL，所述字线沿着第二方向(X方向)延伸并和相应的有源区AA相交，并且所述有源区AA中的所述第一掺杂区S/D1和所述第二掺杂区S/D2分别设置在所述字线WL的两侧。
接着，参阅图3A和图3B所示，执行步骤S02，在所述衬底100上形成位线结构120。
具体而言，在所述衬底100上形成第一绝缘层101，第一绝缘层101可以由一个或多个绝缘膜形成，例如，所述第一绝缘层101可以由氧化硅层、氮化硅层或氧氮化硅层中的至少一个膜层构成。接着，刻蚀所述第一绝缘层101及部分衬底100形成暴露出部分所述第二掺杂区S/D2的开口，以形成位线节点接触孔120a，然后，在所述第一绝缘层101形成导电层及掩模层，然后经过图案化处理依次形成掩模图案123、位线122及位于所述位线接触孔120a的位线节点接触插塞121，形成位线结构120。
所述第一绝缘层101的材料例如包括氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)，所述位线节点接触插塞121的材料例如包括掺杂的多晶硅，所述位线122包括堆叠的位线导电层和扩散阻挡层，所述位线导电层的材料例如包括括钨(W)、铝(Al)、铜(Cu)、镍(Ni)或钴(Co)中的至少一种，所述扩散阻挡层的材料包括氮化钛(TiN)、Ti/TiN、氮化钛硅(TiSiN)、钽、氮化钽(TaN)或氮化钨(WN)中的至少一种。所述掩模图案123的材料例如包括氮化硅(SiN)层或氮氧化硅层(SiON)中的至少一种。本实施例中，可以通过化学气相沉积工艺(CVD)或物理气相沉积工艺(PVD)形成所述第一绝缘层101、所述掩模图案123、所述位线122及所述位线节点接触插塞121。
接着，参阅图3C和图3I所示，执行步骤S03，在所述位线结构120的侧壁形成间隔侧墙130。所述间隔侧墙130覆盖所述掩模图案123、所述位线122及所述位线节点接触插塞121的侧壁。
具体的，参考图3C所示，形成所述第一间隔层131，所述第一间隔层131覆盖所述第一绝缘层101及所述位线结构120，所述第一间隔层101的材料例如为氮化硅。
接着，参考图3D所示，在所述第一间隔层131上形成第三间隔层132，所述第三间隔层132的材料例如为氧化硅，所述第一间隔层131和所述第三间隔层132覆盖所述位线节点接触孔120a的内壁。
接着，参考图3E所示，形成所述第五间隔层133，例如可以在第三间隔层132覆盖足够厚的第五间隔层133，以填充所述位线节点接触孔120a，然后刻蚀去除部分第五间隔层133，保留位于所述位线节点接触孔120a的部分。所述第五间隔层133的材料例如为氮化硅。其中，所述第五间隔层133的顶表面低于所述位线节点接触插塞121的顶端。
接着，参考图3F所示，形成所述第二间隔层134。所述间隔侧墙130中的第二间隔层134包括硅，优选的，所述第二间隔层134包括不连续硅。具体的，所述第二间隔层134包括硅134a和氧化硅134b，所述硅134a和所述氧化硅134b随机交错分布，所述134a靠近所述第一间隔层131设置，所述氧化硅134b位于所述硅134a和所述存储节点接触插塞140之间，本实施例中位于所述硅134a和所述第四间隔层135之间，所述硅134a被所述氧化硅134b所隔离，如图5a所示。例如可以在所述第三间隔层132的侧壁沉积硅层，再依次采用原子层沉积(ALD)工艺和原位水蒸汽氧化(ISSG)工艺对所述硅层进行处理，形成上述包含硅134a的第二间隔层134。当然，在本发明其他实施例中，也可以采用其他方法形成上述含不连续硅的第二间隔层，本发明在此不作限定。
接着，参考图3G所示，对所述第三间隔层132和所述第二间隔层134进行刻蚀，以使所述第三间隔层132和所述第二间隔层134覆盖所述第一间隔层131的侧壁，其中，刻蚀后的所述第三间隔132和所述第二间隔层134与所述第五间隔层133接触，所述第三间隔132和所述第二间隔层134的最顶部高于所述位线结构120中掩模图案123的最底部，且所述第二间隔层134中的硅134a的最顶部高于所述掩模图案123的最底部。
接着，参考图3H和图3I所示，形成所述第四间隔层135，例如，先在所述衬底100形成所述覆盖位线结构120及所述第一绝缘层101的第四间隔层135，然后，通过刻蚀使所述第四间隔层135覆盖所述位线结构120的侧壁，堆叠在所述第二间隔层134的侧壁(包括覆盖所述第二间隔层134的顶部位置)，进而完成所述间隔侧墙120的形成。所述第四间隔层135位于所述第二间隔层134与所述存储节点接触插塞140之间，所述第二间隔层134、所述第四间隔层135与所述第五间隔层133的顶表面连接。所述第四间隔层135的材料例如为氮化硅。
接着，参考图3J所示，刻蚀部分所述第一绝缘层101及所述衬底100，形成暴露出所述第一掺杂区S/D1的存储节点接触孔140a，所述存储节点接触孔140a可以暴露出所述第四间隔层135及所述第五间隔层133，但没有暴露所述第二间隔层134。然后，在所述存储节点接触孔140a填充导电层并执行平坦化工艺，形成存储节点接触插塞140。所述间隔侧墙130位于所述位线节点接触插塞140和所述存储节点接触插塞121之间，有效减小或防止了所述位线节点接触插塞121和所述存储节点接触插塞140之间的漏电流的发生。
另外，所述间隔侧墙130还可以为第一间隔层131、第五间隔层133、第二间隔层134及第四间隔层135构成的叠层结构，如图3L所示。所述第一间隔层131覆盖所述位线结构120的侧壁及所述位线节点接触孔120a的内壁，所述第五间隔层133填充所述位线节点接触孔120a，所述第二间隔层134及第四间隔层135依次形成在所述第一间隔层131的侧壁，且与所述第五间隔层133的顶表面接触，所述第二间隔层134的最顶部高于所述位线结构120中掩模图案123的最底部，所述第二间隔层134中的硅134a的最顶部高于所述掩模图案123的最底部。在本发明其他实施例中，所述间隔侧墙130的结构也可以为其他形式，例如，所述间隔侧墙130包括为第一间隔层131、第五间隔层133及第二间隔层134构成的叠层结构，即所述位线结构120的侧壁为堆叠的第一间隔层131及第二间隔层134，所述第二间隔层134中包括硅。相应的，当所述间隔侧墙130的叠层结构不同，其叠层结构中各间隔层中的材质及其厚度相应也发生变化，可以根据具体器件的结构需求进行相应设计。
需要说明的是，本实施例中，所述间隔侧墙130为第一间隔层131、第三间隔层132、第五间隔层133、第二间隔层134及第四间隔层135构成的叠层结构，其中，所述第一间隔层131、所述第三间隔层132、所述第二间隔层134、所述第四间隔层135及所述第五间隔层135依次为氮化硅层、氧化硅层、氮化硅层、包含硅的氧化硅层及氮化硅层，即自所述位线结构120由内之外依次叠置的氮化硅层-氧化硅层-氮化硅层的复合层结构。所述间隔侧墙130采用氮化硅层-氧化硅层-氮化硅层的由内之外依次叠置的结构，所述间隔侧墙130沿所述有源区延伸方向的宽度相较于单一材料层的间隔侧墙结构要薄很多，进而可以在保证有效降低漏电流和寄生电容的前提下，增加存储节点接触插塞与位线的宽度，提高存储器的性能。
实施例二
本实施例提供一种半导体器件的及其制备方法，图4为本实施例提供的半导体器件的部分结构示意图，图5B为本实施例提供的半导体器中间隔侧墙的部分结构示意图，参阅图4和图5B所示，本实施例提供的半导体器件包括：衬底200；位于所述衬底200之上的位线结构220，其中，所述位线结构220包括位线节点接触插塞221、位线222及掩模图案223；及位于所述位线结构220之间的存储节点接触插塞240。所述位线结构220的侧壁形成有间隔侧墙230，所述位于所述位线结构220之间包括第一间隔层231及第二间隔层234，所述第一间隔层231位于所述位线结构220的侧壁与所述存储节点接触插塞240之间，所述第二间隔层234位于所述第一间隔层231与所述存储节点接触插塞240之间，其中，所述第二间隔层234包括硅。
所述衬底200中形成有多个有源区AA和沟槽隔离结构(STI)210，沟槽隔离结构STI分隔相邻的有源区AA。所述有源区AA中形成有第一掺杂区S/D1和第二掺杂区S/D2。所述位线结构220可以界定出位线节点接触孔(DC)220a，所述位线节点接触孔220a用于容纳位线节点接触插塞221。其中，至少部分所述位线节点接触插塞221的底部还可以进一步延伸至所述衬底100中，与所述第二掺杂区S/D2连接。所述衬底100中还形成暴露出所述第一掺杂区S/D1的存储节点接触孔240a，所述存储节点接触插塞(SC)240形成于存储节点接触孔240a，位于所述位线结构220之间，并与所述第一掺杂区S/D1连接。
进一步的，位于所述位线结构220的侧壁的间隔侧墙230，至少覆盖所述依次堆叠的位线222的侧壁和所述掩模图案223的侧壁。所述间隔侧墙230位于所述位线节点接触插塞240和所述存储节点接触插塞221之间，有效减小或防止了所述位线节点接触插塞221和所述存储节点接触插塞240之间的漏电流的发生。
可选的，所述间隔侧墙230还包括第三间隔层232、第四间隔层235及所述第五间隔层233，所述第三间隔层232位于所述第一间隔层231与所述第二间隔层234之间，所述第四间隔层235位于所述第二间隔层234与所述存储节点接触插塞240之间，所述第五间隔层233填充所述位线节点接触孔220a。其中，所述第一间隔层231和所述第三间隔层232覆盖所述位线节点接触孔220a的内壁，所述第二间隔层234、所述第四间隔层235与所述第五间隔层233的顶表面连接，所述第五间隔层233的顶表面低于所述位线节点接触插塞221的顶端。
与实施例一的区别在于，本实施例中，所述间隔侧墙230中第二间隔层234包括硅234a和气隙234b，优选的，所述硅234a为不连续硅，所述硅234a靠近所述第一间隔层231设置，所述氧化硅234b位于硅234a和存储节点接触插塞240之间，即位于硅234a和第四间隔层235之间，所述硅234a被所述气隙234b所隔离，如图5B所示。所述第五间隔层233的顶表面可通过所述气隙234b而局部地暴露，由于所述间隔侧墙130中形成所述气隙234b，有效改善了存储节点插塞240与位线结构220之间的电学特性，进而提高器件的电学特性。
示例性的，可以在所述第三间隔层232的侧壁沉积硅层，再依次采用原子层沉积(ALD)工艺和原位水蒸汽氧化(ISSG)工艺对所述硅层进行处理，形成氧化硅，然后对所述第二间隔层234中氧化硅进行回刻，以在所述第二间隔层234中形成气隙234b，且回刻后形成的所述气隙234b隔离所述硅234a。优选的，所述硅234a为不连续硅，当然，在本发明其他实施例中，也可以采用其他方法形成上述含不连续硅和气隙间隔设置的第二间隔层，本发明在此不作限定。
如图4所示，在形成所述存储节点接触插塞240后，刻蚀部分所述存储节点接触插塞240、所述位线结构220顶部的部分掩模图案223，以及间隔侧墙230的部分高度以形成多个开口241。所述开口241对应于所述位线结构BL以及所述间隔侧墙230，一部分所述开口241是从与所述存储节点接触插塞240的顶部齐平的位置延伸至所述位线结构BL顶部的掩模图案223中(并切除了部分所述掩模图案223)；以及，另一部分所述开口241是从与所述掩模图案223的顶部齐平的位置延伸至所述间隔侧墙230中(并切除了部分所述间隔侧墙230)，这样一来，相邻的所述存储节点接触插塞240即可被所述开口241隔开。
所述第二间隔层234中形成气隙234b可通过所述开口241去除所述间隔侧墙230中的第二间隔层234中的氧化硅而形成，即在所述第一隔离层231和所述第四间隔层235之间形成有气隙234b，所述气隙234b的顶部开口即相应的连通其上方的开口241。相应的，所述开口241中形成有第二绝缘层(图中未示出)，即封盖所述气隙234b。
进一步的方案中，形成电容结构，所述电容结构包括依次堆叠于所述衬底上的下电极、电容介电层及上电极。其中，所述下电极251与所述存储节点接触插塞240接触，所述电容介电层和所述上电极形成在所述下电极之上。可采用现有技术形成所述电容结构，在此不再赘述。
综上所述，本发明提供一种半导体器件及其制备方法，所述半导体器件包括衬底，位线结构及位于所述位线结构之间的存储节点接触插塞，所述位线结构的侧壁形成有第一间隔层、第二间隔层，其中，所述第二间隔层包括硅。相比单一材质间隔侧墙结构，本发明提供的半导体器件中，位线结构侧壁的第二间隔层中包括硅，可以有效降低位线电容，并改善位线的RC延迟，使得器件具有较高的性能。进一步的，所述间隔侧墙的第二间隔层中形成有气隙，所述气隙位于硅和存储节点接触插塞之间，且所述第二间隔层中硅被所述气隙所隔离，如此，有效改善了存储节点插塞与位线之间的电学特性，提高器件性能。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (20)
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成位线结构；
在所述位线结构的侧壁依次形成第一间隔层、第二间隔层，其中，所述第二间隔层包括硅；以及，
在所述位线结构之间形成存储节点接触插塞。
2.根据权利要求1所述的半导体器件的制备方法，所述第二间隔层包括不连续硅。
3.根据权利要求1或2所述的半导体器件的制备方法，其特征在于，所述第二间隔层的形成方法包括：
沉积硅层；
依次采用ALD工艺和ISSG工艺对所述硅层进行处理。
4.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述不连续硅被气隙所隔离。
5.根据权利要求4所述的半导体器件的制备方法，其特征在于，还包括：在所述第一间隔层与所述第二间隔层之间形成第三间隔层；在所述第二间隔层与所述存储节点接触插塞之间形成第四间隔层。。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述衬底中形成有彼此间隔的第一掺杂和第二掺杂区，所述存储节点接触插塞与所述第一掺杂区连接。
7.根据权利要求6所述的半导体器件的制备方法，其特征在于，还包括：在所述位线结构周侧形成暴露所述第二掺杂区的位线节点接触孔，所述第一间隔层和所述第三间隔层覆盖所述位线节点接触孔的内壁。
8.根据权利要求7所述的半导体器件的制备方法，其特征在于，还包括在所述位线节点接触孔内填充所述第五间隔层，所述第二间隔层、所述第四间隔层与所述第五间隔层的顶表面连接。
9.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述第五间隔层的顶表面低于所述位线节点接触插塞的顶端。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述位线结构还包括形成在所述位线上的掩模图案，其中，所述第二间隔层中硅的最顶部高于所述掩模图案的最底部。
11.一种半导体器件，其特征在于，包括：
衬底，
位线结构，位于所述衬底之上，其中，所述位线结构包括位线节点接触插塞和位线；
存储节点接触插塞，位于所述位线结构之间；
第一间隔层，位于所述位线结构的侧壁与所述存储节点接触插塞之间；
第二间隔层，位于所述第一间隔层与所述存储节点接触插塞之间；
其中，所述第二间隔层包括硅。
12.根据权利要求11所述的半导体器件，其特征在于，所述第二间隔层包括不连续硅。
13.根据权利要求12所述的半导体器件，其特征在于，所述不连续硅被气隙所隔离。
14.根据权利要求13所述的半导体器件，其特征在于，所述气隙位于所述硅和所述存储节点接触插塞之间。
15.根据权利要求14所述的半导体器件，其特征在于，还包括第三间隔层，位于所述第一间隔层与所述第二间隔层之间。
16.根据权利要求15所述的半导体器件，其特征在于，还包括第四间隔层，位于所述第二间隔层与所述存储节点接触插塞之间。
17.根据权利要求16所述的半导体器件，其特征在于，所述位线结构周侧设置有位线节点接触孔，所述位线节点接触插塞位于所述位线节点接触孔内，所述第一间隔层和所述第三间隔层覆盖所述位线节点接触孔的内壁。
18.根据权利要求17所述的半导体器件，其特征在于，还包括第五间隔层，所述第五间隔层填充所述位线节点接触孔，所述第二间隔层、所述第四间隔层与所述第五间隔层的顶表面连接。
19.根据权利要求18所述的半导体器件，其特征在于，所述第五间隔层的顶表面低于所述位线节点接触插塞的顶端。
20.根据权利要求11所述的半导体器件，其特征在于，所述位线结构还包括位于所述位线上的掩模图案，其中，所述第二间隔层中硅的最顶部高于所述掩模图案的最底部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110874620.8A CN113594098B (zh) | 2021-07-30 | 2021-07-30 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110874620.8A CN113594098B (zh) | 2021-07-30 | 2021-07-30 | 半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113594098A true CN113594098A (zh) | 2021-11-02 |
| CN113594098B CN113594098B (zh) | 2023-11-17 |
Family
ID=78252971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110874620.8A Active CN113594098B (zh) | 2021-07-30 | 2021-07-30 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594098B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040008600A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 콘택홀 형성방법 |
| CN102339830A (zh) * | 2010-07-15 | 2012-02-01 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN102544089A (zh) * | 2010-12-08 | 2012-07-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20130344666A1 (en) * | 2012-06-21 | 2013-12-26 | Samsung Electronics Co., Ltd. | Methods of Fabricating Semiconductor Devices Having Increased Areas of Storage Contacts |
| CN103903994A (zh) * | 2012-12-26 | 2014-07-02 | 爱思开海力士有限公司 | 包括气隙的半导体器件及其制造方法 |
| CN106816430A (zh) * | 2015-11-27 | 2017-06-09 | 三星电子株式会社 | 包括空气间隔物的半导体器件 |
| CN107546226A (zh) * | 2017-09-29 | 2018-01-05 | 睿力集成电路有限公司 | 存储器及其制造方法 |
| CN108831884A (zh) * | 2018-06-08 | 2018-11-16 | 长鑫存储技术有限公司 | 存储器结构及其制备方法 |
| CN109256382A (zh) * | 2017-07-12 | 2019-01-22 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN109524383A (zh) * | 2017-09-19 | 2019-03-26 | 三星电子株式会社 | 半导体存储器件及其制造方法 |
| CN110364529A (zh) * | 2018-03-26 | 2019-10-22 | 爱思开海力士有限公司 | 包括超低k间隔件的半导体器件及其制造方法 |
| CN111900164A (zh) * | 2020-06-22 | 2020-11-06 | 中国科学院微电子研究所 | 半导体结构及制备方法 |
| CN215299254U (zh) * | 2021-07-30 | 2021-12-24 | 福建省晋华集成电路有限公司 | 半导体器件 |
-
2021
- 2021-07-30 CN CN202110874620.8A patent/CN113594098B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040008600A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 콘택홀 형성방법 |
| CN102339830A (zh) * | 2010-07-15 | 2012-02-01 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN102544089A (zh) * | 2010-12-08 | 2012-07-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20130344666A1 (en) * | 2012-06-21 | 2013-12-26 | Samsung Electronics Co., Ltd. | Methods of Fabricating Semiconductor Devices Having Increased Areas of Storage Contacts |
| CN103903994A (zh) * | 2012-12-26 | 2014-07-02 | 爱思开海力士有限公司 | 包括气隙的半导体器件及其制造方法 |
| CN106816430A (zh) * | 2015-11-27 | 2017-06-09 | 三星电子株式会社 | 包括空气间隔物的半导体器件 |
| CN109256382A (zh) * | 2017-07-12 | 2019-01-22 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN109524383A (zh) * | 2017-09-19 | 2019-03-26 | 三星电子株式会社 | 半导体存储器件及其制造方法 |
| CN107546226A (zh) * | 2017-09-29 | 2018-01-05 | 睿力集成电路有限公司 | 存储器及其制造方法 |
| CN110364529A (zh) * | 2018-03-26 | 2019-10-22 | 爱思开海力士有限公司 | 包括超低k间隔件的半导体器件及其制造方法 |
| CN108831884A (zh) * | 2018-06-08 | 2018-11-16 | 长鑫存储技术有限公司 | 存储器结构及其制备方法 |
| CN111900164A (zh) * | 2020-06-22 | 2020-11-06 | 中国科学院微电子研究所 | 半导体结构及制备方法 |
| CN215299254U (zh) * | 2021-07-30 | 2021-12-24 | 福建省晋华集成电路有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113594098B (zh) | 2023-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878272B2 (en) | Semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region | |
| US7247906B2 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
| CN105390542B (zh) | 具有旁路栅极的半导体器件及其制备方法 | |
| KR20180112898A (ko) | 반도체 메모리 장치 | |
| CN110581103B (zh) | 半导体元件及其制作方法 | |
| KR20180071463A (ko) | 반도체 메모리 장치 | |
| KR20170087803A (ko) | 확장된 셀 접촉 면적을 가지는 반도체 메모리 장치 및 그 제조 방법 | |
| WO2021109595A1 (zh) | 存储器及其形成方法 | |
| CN111710679B (zh) | 存储器及其形成方法 | |
| CN110061001B (zh) | 半导体元件及其制作方法 | |
| CN110718501B (zh) | 间隙填充方法以及使用该方法制造半导体器件的方法 | |
| CN113192954B (zh) | 半导体器件及其制备方法 | |
| CN212136449U (zh) | 存储器 | |
| CN215299254U (zh) | 半导体器件 | |
| KR20210022979A (ko) | 집적회로 소자 및 그 제조 방법 | |
| CN214428634U (zh) | 半导体器件 | |
| US11270933B2 (en) | Semiconductor device and method of fabricating the same | |
| CN113594098B (zh) | 半导体器件及其制备方法 | |
| CN113889474A (zh) | 存储器及其制作方法 | |
| CN216435901U (zh) | 半导体存储装置 | |
| US11930631B2 (en) | Semiconductor memory device and method of fabricating the same | |
| CN113838852B (zh) | 半导体存储装置及其形成方法 | |
| US11600622B2 (en) | Method of forming semiconductor memory device comprises a bit line having a plurality of pins extending along a direction being perpendicular to a substrate | |
| CN216213457U (zh) | 存储器 | |
| CN117545274B (zh) | 一种半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |