CN109256382A - 动态随机存取存储器及其制造方法 - Google Patents

动态随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN109256382A
CN109256382A CN201710564443.7A CN201710564443A CN109256382A CN 109256382 A CN109256382 A CN 109256382A CN 201710564443 A CN201710564443 A CN 201710564443A CN 109256382 A CN109256382 A CN 109256382A
Authority
CN
China
Prior art keywords
random access
access memory
dynamic random
substrate
memory according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710564443.7A
Other languages
English (en)
Other versions
CN109256382B (zh
Inventor
竹迫寿晃
陈皇男
张维哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710564443.7A priority Critical patent/CN109256382B/zh
Priority to US15/997,706 priority patent/US20190019795A1/en
Publication of CN109256382A publication Critical patent/CN109256382A/zh
Priority to US16/716,495 priority patent/US10910380B2/en
Application granted granted Critical
Publication of CN109256382B publication Critical patent/CN109256382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种动态随机存取存储器及其制造方法，包括：衬底、多个隔离结构、多个字线组、多个位线结构、多个间隙壁、多个电容器以及多个电容器接触窗。隔离结构位于衬底中，以将衬底分隔成多个有源区。有源区被配置成带状且排列成一阵列。字线组沿着Y方向平行配置于衬底中。位线结构沿着X方向平行配置于衬底上，且横越字线组。间隙壁沿着X方向平行配置于位线结构的侧壁上，其中间隙壁包括氧化硅。电容器分别配置于有源区的长边的两端点上。电容器接触窗分别位于电容器与有源区之间。

Description

动态随机存取存储器及其制造方法
技术领域
本发明涉及一种存储元件及其制造方法，尤其涉及一种动态随机存取存储器及其制造方法。
背景技术
动态随机存取存储器属于一种挥发性存储器，其是由多个存储单元所构成。详细地说，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容器所构成，且每一个存储单元通过字线与位线彼此电性连接。为提升动态随机存取存储器的集成度以加快元件的操作速度，并符合消费者对于小型化电子装置的需求，近年来发展出埋入式字线动态随机存取存储器(buried word line DRAM)，以满足上述种种需求。
在先前技术中，常使用较厚的位线间隙壁来减少相邻位线之间的寄生电容。然而，在存储器的集成度提高与元件尺寸缩小的情况下，较厚的位线间隙壁会压缩电容器接触窗(Capacitor Contact)的线宽，使得电容器接触窗与有源区之间的接触面积缩小。由于电容器接触窗与有源区之间的接触面积变小，将使得电容器接触窗与有源区之间的阻值增加，进而降低产品可靠度。因此，如何发展一种动态随机存取存储器及其制造方法，其可降低相邻位线之间的寄生电容并维持电容器接触窗与有源区之间的接触面积将成为重要的一门课题。
发明内容
本发明提供一种动态随机存取存储器及其制造方法，其可降低相邻位线之间的寄生电容并维持电容器接触窗与有源区之间的接触面积。
本发明提供一种动态随机存取存储器，包括：衬底、多个隔离结构、多个字线组、多个位线结构、多个间隙壁、多个电容器以及多个电容器接触窗。所述隔离结构位于所述衬底中，以将所述衬底分隔成多个有源区。所述有源区被配置成带状且排列成一阵列。所述字线组沿着Y方向平行配置于所述衬底中。所述位线结构沿着X方向平行配置于所述衬底上，且横越所述字线组。所述间隙壁沿着X方向平行配置于所述位线结构的侧壁上，其中所述间隙壁包括氧化硅。所述电容器分别配置于所述有源区的长边的两端点上。所述电容器接触窗分别位于所述电容器与所述有源区之间。
本发明提供一种动态随机存取存储器的制造方法，其步骤如下。在衬底中形成多个隔离结构，以将所述衬底分隔成多个有源区。所述有源区被配置成带状且排列成一阵列。在所述衬底中形成多个字线组。所述字线组沿着Y方向延伸并穿过所述隔离结构与所述有源区，以将所述衬底分成多个第一区与多个第二区。所述第一区与所述第二区沿着X方向交替排列且所述字线组位于所述第一区中。在所述衬底上形成多个位线结构。所述位线结构沿着所述X方向延伸并横跨所述字线组。在所述位线结构的侧壁上分别形成多个间隙壁。在所述第二区的所述衬底上形成多个导体层。在所述第一区的所述衬底上形成多个第一介电层。所述导体层的顶面低于所述第一介电层的顶面。在所述导体层中分别形成多个第二介电层。各所述第二介电层将所对应的导体层分隔成两个导体柱。所述第一介电层的材料与所述第二介电层的材料相同。在所述导体柱上分别形成多个电容器。
基于上述，本发明通过先形成导体层，再于导体层中形成第一介电层与第二介电层，以将导体层分隔成多个导体柱(或电容器接触窗)。因此，本发明可简化电容器接触窗的制造方法并使得电容器接触窗维持为柱状结构。而且所形成的电容器接触窗的底部宽度可大于或等于电容器接触窗的顶部宽度，其可降低电容器接触窗与有源区之间的阻值，藉此增加动态随机存取存储器的读取速度，进而提升产品效率与可靠度。另外，本发明将配置于位线结构的侧壁上的间隙壁的材料置换为氧化硅，以降低相邻位线结构之间的寄生电容，进而提升存储器的效能。此外，本发明将电容器接触窗旁的介电层的材料皆置换为氮化硅，其可避免过度蚀刻而导致相邻两个电容器接触窗短路的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明的一实施例的动态随机存取存储器的上视示意图。
图2A至图2C是沿着图1的A-A’线段的动态随机存取存储器的制造流程的剖面示意图。
图3A至图3E、图4、图5A至图5C以及图6-7是沿着图1的B-B’线段的动态随机存取存储器的制造流程的剖面示意图。
附图标记说明
10、12、14、16、18、20、22、24：开口
100：衬底
101：隔离结构
102：位线结构
104：氧化硅层
106：氮化硅层
108：阻障层
110：位线
112：顶盖层
114：第一间隙壁
116：第二间隙壁
118：导体材料
118a：导体层
118b、118c1、118c2：导体柱
118T：顶面
120、120a：氧化硅层
120T：顶面
122：碳层
124：氮氧化硅层
126：光刻胶图案
128：第一介电材料
128a：第一介电层
128T：顶面
130、130a：介电层
132：第二介电材料
132a：第二介电层
134：硅化金属层
136：金属层
140：介电层
142：电容器
142a：下电极
142b：介电层
142c：上电极
202：字线组
202a、202b：埋入式字线
204a、204b：栅极
206a、206b：栅介电层
208：氮化硅层
AA：有源区
AC1～AC3：有源区列
BC：位线接触窗
CC1、CC2：电容器接触窗
H：高度差
HM：硬掩膜层
L1：长边
L2：短边
R1：第一区
R2：第二区
W1、W3：底部宽度
W2、W4：顶部宽度
X、Y：方向
θ：夹角
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件，以下段落将不再一一赘述。
图1是本发明的一实施例的动态随机存取存储器的上视示意图。请参照图1，本实施例提供一种动态随机存取存储器包括：衬底100、多个隔离结构101、多个有源区AA、多个位线结构102、多个字线组202以及多个电容器接触窗CC1、CC2。为图面清楚起见，图1仅显示上述构件，其他结构可见于后续图2A至图7的剖面图。
如图1所示，衬底100包括多个第一区R1与多个第二区R2。第一区R1与第二区R2沿着X方向相互排列。隔离结构101配置于衬底100中，以将衬底100定义出多个有源区(activeareas)AA。换言之，相邻两个有源区AA之间具有隔离结构101。在一实施例中，一个有源区AA上只形成有一个存储单元，且各存储单元之间由隔离结构101分隔，以有效减少存储单元之间的干扰问题。详细地说，有源区AA被配置为带状且排列成一阵列。在本实施例中，有源区AA排列成3个有源区列(active area columns)AC1～AC3，且相邻两个有源区列呈镜像配置。举例来说，有源区列AC3的长边方向与X方向呈现非正交而具有夹角θ，有源区列AC2的长边方向与X方向呈现非正交而具有夹角(180°-θ)。在一实施例中，夹角θ可介于15度至75度之间。但本发明不以此为限，在其他实施例中，相邻两个有源区列也可以是相同配置。
位线结构102位于衬底100上，且横越第一区R1与第二区R2。位线结构102沿着X方向延伸，且沿着Y方向相互排列。字线组202位于第一区R1的衬底100中。字线组202沿着Y方向D2，且沿着X方向相互排列。每一字线组202具有两个埋入式字线202a、202b。在一实施例中，X方向与Y方向实质上互相垂直。
在本实施例中，每一有源区AA具有长边L1与短边L2，且长边L1横越所对应的字线组202(即两个埋入式字线202a、202b)，且每一有源区AA与所对应的位线结构102的重叠处具有位线接触窗BC。因此，每一位线结构102在横越所对应的字线组202时，可利用位线接触窗BC来电性连接所对应的掺杂区(未示出)，其中所述掺杂区位于两个埋入式字线202a、202b之间。
电容器接触窗CC1、CC2位于位线结构102之间的衬底100上。详细地说，电容器接触窗CC1、CC2分别配置在有源区AA的长边L1的两端点上，其可电性连接有源区AA与后续形成的电容器(未示出)。另外，虽然电容器接触窗CC1、CC2在图1中显示为矩形，但实际上形成的接触窗会略呈圆形，且其大小可依工艺需求来设计。
图2A至图2C是沿着图1的A-A’线段的动态随机存取存储器的制造流程的剖面示意图。图3A至图3E、图4、图5A至图5C以及图6-7是沿着图1的B-B’线段的动态随机存取存储器的制造流程的剖面示意图。
请同时参照图1与图2A，本实施例提供一种动态随机存取存储器的制造方法，其步骤如下。首先，提供一初始结构，其包括衬底100、多个隔离结构101以及多个字线组202。隔离结构101以及字线组202皆位于衬底100中。由于图2A至图2C的剖面中并未示出字线组202，因此，关于字线组202的详细说明请参照后续图3A。在本实施例中，衬底100可例如为半导体衬底、半导体化合物衬底或是绝缘层上有半导体衬底(Semiconductor OverInsulator，SOI)。
如图1与图2A所示，隔离结构101配置于衬底100，以将衬底100分隔出多个有源区AA。在一实施例中，隔离结构101包括介电材料，所述介电材料可以是氧化硅。在一实施例中，隔离结构101可例如是浅沟渠隔离结构(STI)。
如图1与图3A所示，多个字线组202配置于第一区R1的衬底100中。详细地说，每一字线组202包括两个埋入式字线202a、202b。每一埋入式字线202a包括栅极204a以及栅介电层206a。栅介电层206a围绕栅极204a，以电性隔离栅极204a与衬底100。在一实施例中，栅极204a的材料包括导体材料，所述导体材料可例如是金属材料、阻障金属材料或其组合，其形成方法可以是化学气相沉积法或物理气相沉积法。栅介电层206a的材料可例如是氧化硅，其形成方法可以是化学气相沉积法、热氧化法或临场蒸气产生法(in situ steamgeneration，ISSG)等。相似地，另一埋入式字线202b也包括栅极204b以及栅介电层206b。栅介电层206b围绕栅极204b，以电性隔离栅极204b与衬底100。另外，所述初始结构还包括氮化硅层208。详细地说，氮化硅层208配置于埋入式字线202a、202b上。在一实施例中，氮化硅层208的形成方法可以是化学气相沉积法。
请回头参照图1与图2A，在初始结构(或衬底100)上形成多个位线结构102。在图2A的剖面上，位线结构102由下而上包括氧化硅层104、氮化硅层106、阻障层108、位线110以及顶盖层112。第一间隙壁114覆盖氮化硅层106的侧壁、阻障层108的侧壁、位线110的侧壁以及顶盖层112的侧壁。第二间隙壁116覆盖第一间隙壁114的侧壁与氧化硅层104的侧壁。另一方面，在沿着有源区AA的剖面上，位线结构102由下而上包括位线接触窗(未示出)、阻障层108、位线110以及顶盖层112。位线结构102可通过位线接触窗(未示出)来电性连接有源区AA(即源极/漏极掺杂区)。
在一实施例中，位线接触窗(未示出)的材料可以是多晶硅或硅锗。阻障层108的材料包括阻障金属材料，其可例如是TiN。位线110的材料可以是金属材料，其可例如是W。顶盖层112的材料可以是氮化硅。另外，在位线接触窗(未示出)与位线110之间也可包括硅化金属层(未示出)，其可例如是TiSi、CoSi、NiSi或其组合。
需注意的是，第一间隙壁114与第二间隙壁116可以是沿着X方向延伸的条状形式，其可保护位线结构102的侧壁，以电性隔离位线结构102与后续形成的导体材料118(如图2B所示)。另外，第一间隙壁114的材料可以是氮化硅，而第二间隙壁116的材料可以是氧化硅。第一间隙壁114与第二间隙壁116形成方法类似现有间隙壁的形成方法，于此便不再详述。在一实施例中，由于第二间隙壁116为氧化硅，因此，相较于现有的氮化硅，本实施例的第二间隙壁116可有效地降低相邻位线结构102之间的寄生电容，进而提升存储器的效能。但本发明不以此为限，第二间隙壁116的材料可以是其他低介电常数材料(即介电常数低于4的介电材料)。另外，在形成第一间隙壁114的第二间隙壁116之后，位线结构102之间具有多个开口10。开口10至少暴露出衬底100(或有源区AA)的顶面。在替代实施例中，如图2A所示，也可移除部分硅衬底100，使得开口10的底面低于衬底100的顶面。
请同时参照图2A与图2B，在初始结构(或衬底100)上形成导体材料118。导体材料118填入位线结构102之间的开口10中，并延伸覆盖位线结构102的顶面。导体材料118可以是多晶硅，其形成方法可以是化学气相沉积法。
请同时参照图2B与图2C，在导体材料118上依序形成氧化硅层120、碳层122以及氮氧化硅层124。在一实施例中，氧化硅层120、碳层122以及氮氧化硅层124的复合层可视为硬掩膜层HM。在一实施例中，氧化硅层120可例如是四乙氧基硅烷。
请同时参照图2C与图3A，在氮氧化硅层124(或硬掩膜层HM)上形成光刻胶图案126。光刻胶图案126具有多个开口12。开口12可以是条状开口，其沿着Y方向延伸，并暴露出氮氧化硅层124的部分表面。另一方面来看，开口12仅位于第一区R1的衬底100上，其对应第一区R1的衬底100中的字线组202。另外，由于开口12仅示出于图1的B-B’线段的剖面(即图3A)上，因此，后续工艺皆沿着图1的B-B’线段的剖面来详细说明。
请同时参照图3A与图3B，以光刻胶图案126为掩膜，移除部分硬掩膜层HM与部分导体材料118，以在剩余的氧化硅层120a与导体层118a中形成多个开口14。开口14可以是条状开口，其沿着Y方向延伸，并暴露出第一区R1的衬底100的顶面。也就是说，开口14分隔相邻两个导体层118a，使得导体层118a位于第二区R2的衬底100上。如图3B所示，导体层118a可具有底部宽度W1与顶部宽度W2。在一实施例中，底部宽度W1可大于或等于顶部宽度W2。导体层118a至少覆盖第二区R1的衬底100(或有源区AA)的顶面。
请同时参照图3B与图3C，在衬底100上形成第一介电材料128。第一介电材料128填入开口14中并覆盖剩余的氧化硅层120a的顶面120T。在一实施例中，第一介电材料128可以是氮化硅。
请同时参照图3C与图3D，进行平坦化工艺，移除部分第一介电材料128，以于第一区R1的衬底上形成第一介电层128a。如图3D所示，第一介电层128a的顶面128T与氧化硅层120a的顶面120T实质上共平面。在一实施例中，所述平坦化工艺可以是化学机械研磨(CMP)工艺或是回蚀刻(Etching back)工艺。
请同时参照图3D与图3E，移除氧化硅层120a。如图3E所示，导体层118a的顶面118T低于第一介电层128a的顶面128T。在一实施例中，导体层118a的顶面118T与第一介电层128a的顶面128T之间具有高度差H，所述高度差H可介于20nm至150nm之间。
请同时参照图3E与图4，于衬底100上形成介电层130。介电层130共形地形成在导体层118a与第一介电层128a上。由于导体层118a的顶面118T与第一介电层128a的顶面128T之间具有高度差H，因此，介电层130的顶面可例如是一连续凹凸结构。位于第一介电层128a上的介电层130为凸部；而位于导体层118a上的介电层130为凹部。如图4所示，第二区R2的衬底100上的介电层130上具有凹部开口16，凹部开口16对应衬底100中的绝缘结构101。在一实施例中，介电层130的材料可以是氮化硅。
请同时参照图4与图5A，进行蚀刻工艺，移除部分介电层130与部分导体层118a，以于第二区R2的导体柱118b与介电层130a中形成开口18。开口18暴露第二区R2的绝缘结构101的表面。另外，在进行上述蚀刻工艺时，也包括移除第一区R1的介电层130，以暴露第一介电层128a的顶面。另一方面来看，开口18将一个导体层118a分隔成两个导体柱118b。在一实施例中，由于开口18不需要利用光刻工艺便可对准第二区R2的绝缘结构101，因此，此开口18可视为自对准开口。
请同时参照图5A与图5B，在衬底100上形成第二介电材料132。第二介电材料132填入开口18中并覆盖剩余的介电层130a的顶面。在一实施例中，第二介电材料132可以是氮化硅。换言之，第一介电材料128与第二介电材料132相同。
请同时参照图5B与图5C，进行平坦化工艺，移除部分第二介电材料132与剩余的介电层130a，以暴露出导体柱118b的顶面。在一实施例中，所述平坦化工艺可以是CMP工艺或是回蚀刻工艺。之后，进行蚀刻工艺，移除部分导体柱118b，以形成开口20于导体柱118c1上并形成开口22于导体柱118c2上。在一实施例中，所述蚀刻工艺可以是湿式蚀刻或干式蚀刻工艺。在一实施例中，如图5C所示，开口20的底面与开口22的底面为共平面。
请同时参照图5C与图6，于导体柱118c1、导体柱118c2上分别形成硅化金属层134与金属层136。在一实施例中，硅化金属层134可例如是TiSi、CoSi、NiSi或其组合。在一实施例中，金属层136可例如是W。如图6所示，导体柱118c1、硅化金属层134以及金属层136的复合结构可视为电容器接触窗CC1；而导体柱118c2、硅化金属层134以及金属层136的复合结构可视为电容器接触窗CC2。电容器接触窗CC1配置在有源区AA的一端，以电性连接有源区AA与后续形成的电容器142(如图7所示)。电容器接触窗CC2配置在有源区AA的另一端，以电性连接有源区AA与后续形成的电容器142(如图7所示)。
在一实施例中，如图6所示，电容器接触窗CC1不仅覆盖有源区AA的表面，还覆盖部分埋入式字线202a的顶面。具体来说，电容器接触窗CC1具有底部宽度W3与顶部宽度W4，其中底部宽度W3大于或等于顶部宽度W4。也就是说，电容器接触窗CC1可以是梯形结构或矩形结构。在一实施例中，电容器接触窗CC1的底部宽度W3介于10nm至80nm之间。换言之，本实施例可最大化电容器接触窗CC1与有源区AA之间的接触面积，使得电容器接触窗CC1与有源区AA之间的阻值降低，藉此增加动态随机存取存储器的读取速度，进而提升产品效率与可靠度。同样地，电容器接触窗CC2也具有相同功效，于此便不再赘述。
另外，在此情况下，第二介电层132a分别对应第二区R2的衬底100中的隔离结构101，以电性隔绝相邻两个导体柱118c1、118c2(或电容器接触窗CC1、CC2)。
请同时参照图6与图7，先在衬底100上形成介电层140。之后，在介电层140中形成多个电容器开口24，并将多个电容器142分别形成在电容器开口24中。电容器142通过电容器接触窗CC1、CC2分别与有源区AA电性连接。具体来说，各电容器142包括下电极142a、上电极142c及介电层142b。介电层142b位于下电极142a与上电极142c之间。下电极142a分别与电容器接触窗CC1、CC2电性连接。在一实施例中，介电层140的材料可例如是氧化硅。下电极142a与上电极142c的材料例如是氮化钛、氮化钽、钨、钛钨、铝、铜或金属硅化物。介电层142b可包括高介电常数材料层(即介电常数高于4的介电材料)，其材料例如是下述元素的氧化物，如：铪、锆、铝、钛、镧、钇、钆或钽，又或是氮化铝，或是上述任意组合。
值得注意的是，由于第一介电层128a与第二介电层132a的材料皆为氮化硅，因此，在介电层140中形成电容器开口24时，第一介电层128a与第二介电层132a可用以当作蚀刻停止层。所述蚀刻停止层可避免在形成电容器开口24时的过度蚀刻，而导致相邻两个电容器接触窗CC1、CC2电性连接所造成的短路问题。另一方面，即使电容器开口24的形成过程中有重叠偏移(overlay shift)或是对准失误(misalignment)，由氮化硅所构成的第一介电层128a与第二介电层132a也可防止电容器开口24形成的过度蚀刻，以防止相邻两个电容器接触窗CC1、CC2短路问题。因此，本实施例的电容器接触窗CC1、CC2可保持柱状结构，而不会在电容器接触窗CC1、CC2的底部产生尖角。
综上所述，本发明通过先形成导体层，再于导体层中形成第一介电层与第二介电层，以将导体层分隔成多个导体柱(或电容器接触窗)。因此，本发明可简化电容器接触窗的制造方法并使得电容器接触窗维持为柱状结构。而且所形成的电容器接触窗的底部宽度可大于或等于电容器接触窗的顶部宽度，其可降低电容器接触窗与有源区之间的阻值，藉此增加动态随机存取存储器的读取速度，进而提升产品效率与可靠度。另外，本发明将配置于位线结构的侧壁上的间隙壁的材料置换为氧化硅，以降低相邻位线结构之间的寄生电容，进而提升存储器的效能。此外，本发明将电容器接触窗旁的介电层的材料皆置换为氮化硅，其可避免过度蚀刻而导致相邻两个电容器接触窗短路的问题。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种动态随机存取存储器，其特征在于，所述动态随机存取存储器包括：
多个隔离结构，位于衬底中，以将所述衬底分隔成多个有源区，所述有源区被配置成带状且排列成一阵列；
多个字线组，沿着Y方向平行配置于所述衬底中；
多个位线结构，沿着X方向平行配置于所述衬底上，且横越所述字线组；
多个间隙壁，沿着所述X方向平行配置于所述位线结构的侧壁上，其中所述间隙壁包括氧化硅；
多个电容器，分别配置于所述有源区的长边的两端点上；以及
多个电容器接触窗，分别位于所述电容器与所述有源区之间。
2.根据权利要求1所述的动态随机存取存储器，其特征在于，其中各所述间隙壁包括第一间隙壁与第二间隙壁，所述第一间隙壁位于所述位线结构与所述第二间隙壁之间。
3.根据权利要求2所述的动态随机存取存储器，其特征在于，其中所述第一间隙壁包括氮化硅，所述第二间隙壁包括氧化硅。
4.根据权利要求1所述的动态随机存取存储器，其特征在于，还包括多个介电层分别位于所述电容器接触窗之间，其中所述介电层包括氮化硅。
5.根据权利要求1所述的动态随机存取存储器，其特征在于，其中所述字线组包括两个埋入式字线。
6.根据权利要求5所述的动态随机存取存储器，其特征在于，其中所述电容器接触窗的一者覆盖所述有源区以及所述两个埋入式字线的一者的部分顶面。
7.根据权利要求1所述的动态随机存取存储器，其特征在于，其中各所述电容器接触窗为复合结构，其包括导体层、硅化金属层以及金属层。
8.根据权利要求1所述的动态随机存取存储器，其特征在于，其中各所述电容器接触窗具有底部宽度与顶部宽度，所述底部宽度大于或等于所述顶部宽度。
9.根据权利要求1所述的动态随机存取存储器，其特征在于，其中相邻两行的所述有源区呈镜像配置。
10.一种动态随机存取存储器的制造方法，其特征在于，所述方法包括：
在衬底中形成多个隔离结构，以将所述衬底分隔成多个有源区，所述有源区被配置成带状且排列成一阵列；
在所述衬底中形成多个字线组，所述字线组沿着Y方向延伸并穿过所述隔离结构与所述有源区，以将所述衬底分成多个第一区与多个第二区，其中所述第一区与所述第二区沿着X方向交替排列且所述字线组位于所述第一区中；
在所述衬底上形成多个位线结构，所述位线结构沿着所述X方向延伸并横跨所述字线组；
在所述位线结构的侧壁上分别形成多个间隙壁；
在所述第二区的所述衬底上形成多个导体层；
在所述第一区的所述衬底上形成多个第一介电层，其中所述导体层的顶面低于所述第一介电层的顶面；
在所述导体层中分别形成多个第二介电层，各所述第二介电层将所对应的导体层分隔成两个导体柱，其中所述第一介电层的材料与所述第二介电层的材料相同；以及
在所述导体柱上分别形成多个电容器。
11.根据权利要求10所述的动态随机存取存储器的制造方法，其特征在于，其中所述第一介电层的材料包括氮化硅，所述第二介电层的材料包括氮化硅。
12.根据权利要求10所述的动态随机存取存储器的制造方法，其特征在于，其中所述第一介电层的形成方法包括：
在所述位线结构之间的所述衬底上形成导体材料；
移除部分所述导体材料，以于所述导体材料中形成多个开口，所述开口暴露出所述第一区的所述衬底的表面并将各所述导体材料分隔成两个导体层；
将第一介电材料填入所述开口中。
13.根据权利要求10所述的动态随机存取存储器的制造方法，其特征在于，其中所述第二介电层分别对应所述第二区的所述衬底中的所述隔离结构，以电性隔绝相邻两个导体柱。
14.根据权利要求10所述的动态随机存取存储器的制造方法，其特征在于，其中各所述间隙壁包括第一间隙壁与第二间隙壁，所述第一间隙壁位于所述位线结构与所述第二间隙壁之间。
15.根据权利要求14所述的动态随机存取存储器的制造方法，其特征在于，其中所述第一间隙壁包括氮化硅，所述第二间隙壁包括氧化硅。
16.根据权利要求10所述的动态随机存取存储器的制造方法，其特征在于，其中所述字线组包括两个埋入式字线。
17.根据权利要求16所述的动态随机存取存储器的制造方法，其特征在于，其中所述导体柱为电容器接触窗，其覆盖所述有源区以及所述两个埋入式字线的一者的部分顶面。
18.根据权利要求17所述的动态随机存取存储器的制造方法，其特征在于，其中各所述电容器接触窗具有底部宽度与顶部宽度，所述底部宽度大于或等于所述顶部宽度。
19.根据权利要求17所述的动态随机存取存储器的制造方法，其特征在于，其中各所述电容器接触窗为复合结构，其包括导体层、硅化金属层以及金属层。
20.根据权利要求10所述的动态随机存取存储器的制造方法，其特征在于，其中相邻两行的所述有源区呈镜像配置。
CN201710564443.7A 2017-07-12 2017-07-12 动态随机存取存储器及其制造方法 Active CN109256382B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710564443.7A CN109256382B (zh) 2017-07-12 2017-07-12 动态随机存取存储器及其制造方法
US15/997,706 US20190019795A1 (en) 2017-07-12 2018-06-05 Dynamic random access memory and method of manufacturing the same
US16/716,495 US10910380B2 (en) 2017-07-12 2019-12-17 Method of manufacturing dynamic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710564443.7A CN109256382B (zh) 2017-07-12 2017-07-12 动态随机存取存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN109256382A true CN109256382A (zh) 2019-01-22
CN109256382B CN109256382B (zh) 2021-06-22

Family

ID=64999170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710564443.7A Active CN109256382B (zh) 2017-07-12 2017-07-12 动态随机存取存储器及其制造方法

Country Status (2)

Country Link
US (2) US20190019795A1 (zh)
CN (1) CN109256382B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563208A (zh) * 2019-09-26 2021-03-26 长鑫存储技术有限公司 半导体存储器及其制备方法
CN112992792A (zh) * 2021-02-09 2021-06-18 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
CN113078114A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
CN113097144A (zh) * 2021-03-30 2021-07-09 长鑫存储技术有限公司 半导体结构及其制备方法
CN113594098A (zh) * 2021-07-30 2021-11-02 福建省晋华集成电路有限公司 半导体器件及其制备方法
WO2022028162A1 (zh) * 2020-08-05 2022-02-10 长鑫存储技术有限公司 半导体结构及其制作方法
WO2023226119A1 (zh) * 2022-05-24 2023-11-30 长鑫存储技术有限公司 一种半导体结构及其制作方法
US11862699B2 (en) 2020-08-05 2024-01-02 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
US10734390B1 (en) 2019-03-15 2020-08-04 Winbond Electronics Corp. Method of manufacturing memory device
CN111834301B (zh) * 2019-04-22 2023-10-17 华邦电子股份有限公司 存储元件的制造方法
CN113130491B (zh) * 2020-01-15 2023-10-17 华邦电子股份有限公司 存储装置及其制造方法
US11121135B1 (en) * 2020-05-15 2021-09-14 Winbond Electronics Corp. Structure of memory device
CN113035775B (zh) * 2021-02-25 2023-04-28 长鑫存储技术有限公司 存储器件及其制备方法
US11854880B2 (en) 2021-02-25 2023-12-26 Changxin Memory Technologies, Inc. Memory device and method for manufacturing the same
US11825644B2 (en) * 2021-09-17 2023-11-21 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor memory device
US20230292497A1 (en) * 2022-03-11 2023-09-14 Nanya Technology Corporation Manufacturing method of semiconductor structure
TWI830489B (zh) * 2022-11-09 2024-01-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130193549A1 (en) * 2012-01-31 2013-08-01 SK Hynix Inc. Semiconductor devices including conductive plugs and methods of manufacturing the same
US20160204201A1 (en) * 2015-01-09 2016-07-14 Jeonghoon Oh Semiconductor devices having channels with retrograde doping profile
CN105990370A (zh) * 2015-03-06 2016-10-05 华邦电子股份有限公司 存储元件及其制造方法
US20170018552A1 (en) * 2015-07-17 2017-01-19 Samsung Electronics Co., Ltd. Semiconductor devices including device isolation structures and methods of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842999B2 (en) * 2007-05-17 2010-11-30 Elpida Memory, Inc. Semiconductor memory device and method of manufacturing the same
JP2011066126A (ja) * 2009-09-16 2011-03-31 Elpida Memory Inc 半導体記憶装置およびその製造方法
KR20140016663A (ko) * 2012-07-30 2014-02-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
TW201448213A (zh) * 2013-01-16 2014-12-16 Ps4 Luxco Sarl 半導體裝置及其製造方法
KR101975859B1 (ko) * 2013-06-13 2019-05-08 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
CN106876319B (zh) * 2015-12-10 2018-03-27 华邦电子股份有限公司 存储元件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130193549A1 (en) * 2012-01-31 2013-08-01 SK Hynix Inc. Semiconductor devices including conductive plugs and methods of manufacturing the same
US20160204201A1 (en) * 2015-01-09 2016-07-14 Jeonghoon Oh Semiconductor devices having channels with retrograde doping profile
CN105990370A (zh) * 2015-03-06 2016-10-05 华邦电子股份有限公司 存储元件及其制造方法
US20170018552A1 (en) * 2015-07-17 2017-01-19 Samsung Electronics Co., Ltd. Semiconductor devices including device isolation structures and methods of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563208A (zh) * 2019-09-26 2021-03-26 长鑫存储技术有限公司 半导体存储器及其制备方法
WO2022028162A1 (zh) * 2020-08-05 2022-02-10 长鑫存储技术有限公司 半导体结构及其制作方法
US11862699B2 (en) 2020-08-05 2024-01-02 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same
CN112992792A (zh) * 2021-02-09 2021-06-18 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
CN112992792B (zh) * 2021-02-09 2022-06-24 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
CN113078114A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
CN113078114B (zh) * 2021-03-25 2023-08-22 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
CN113097144A (zh) * 2021-03-30 2021-07-09 长鑫存储技术有限公司 半导体结构及其制备方法
CN113097144B (zh) * 2021-03-30 2022-05-27 长鑫存储技术有限公司 半导体结构及其制备方法
CN113594098A (zh) * 2021-07-30 2021-11-02 福建省晋华集成电路有限公司 半导体器件及其制备方法
CN113594098B (zh) * 2021-07-30 2023-11-17 福建省晋华集成电路有限公司 半导体器件及其制备方法
WO2023226119A1 (zh) * 2022-05-24 2023-11-30 长鑫存储技术有限公司 一种半导体结构及其制作方法

Also Published As

Publication number Publication date
US10910380B2 (en) 2021-02-02
US20190019795A1 (en) 2019-01-17
US20200119020A1 (en) 2020-04-16
CN109256382B (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
CN109256382A (zh) 动态随机存取存储器及其制造方法
KR101883656B1 (ko) 활성영역과의 접촉면적이 확대된 콘택을 포함하는 반도체 소자 및 그 제조방법
US8941157B2 (en) Semiconductor device and method for fabricating the same
TWI735860B (zh) 記憶元件的製造方法
TWI640064B (zh) 動態隨機存取記憶體及其製造方法
US20120074484A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US8134398B2 (en) Device having gate with two buried portions with different widths
US20100127398A1 (en) Wiring structure of a semiconductor device
CN101009267A (zh) 具有自对准接触的半导体器件及其制造方法
CN112117276A (zh) 半导体装置
US8013373B2 (en) Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof
CN111326512A (zh) 集成电路装置
CN113314665A (zh) 半导体存储器装置及其制造方法
US7514741B2 (en) Nonvolatile semiconductor memory device and related method
CN111834301B (zh) 存储元件的制造方法
JP2011129762A (ja) 半導体装置及び半導体装置の製造方法
JP4646595B2 (ja) 半導体記憶装置
CN111312685A (zh) 集成电路（ic）器件
US6930341B2 (en) Integrated circuits including insulating spacers that extend beneath a conductive line
CN113471211A (zh) 半导体器件及用于制造其的方法
KR102053353B1 (ko) 반도체 소자 및 그 제조 방법
US11664435B2 (en) Dynamic random access memory and method of fabricating the same
CN113437070B (zh) 半导体装置及其形成方法
US11087808B1 (en) Word-line structure, memory device and method of manufacturing the same
CN106992178B (zh) 存储器元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant