CN116130414A - 半导体结构的制造方法和半导体结构 - Google Patents

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构的制造方法和半导体结构，半导体结构的制造方法包括：提供基底，在所述基底表面形成布线层以及覆盖所述布线层的介质层；在所述介质层内形成间隔设置的初始第一凹槽和初始第二凹槽，所述初始第一凹槽和所述初始第二凹槽的底部高于所述布线层；形成阻挡层，所述阻挡层至少填充于所述初始第一凹槽；刻蚀处理，至少包括：沿所述初始第一凹槽刻蚀所述阻挡层以形成第一凹槽，沿所述初始第二凹槽刻蚀所述介质层以形成第二凹槽，所述第二凹槽露出所述布线层；形成填充所述第一凹槽的伪焊盘，形成填充所述第二凹槽的焊盘，且所述焊盘与所述布线层电连接。本公开实施例至少可以简化生产工艺。

Description

半导体结构的制造方法和半导体结构

技术领域

本公开属于半导体领域，具体涉及一种半导体结构的制造方法和半导体结构。

背景技术

随着半导体技术的发展，在晶圆键合工艺中，常采用金属层对金属层以及介质层对介质层的混合键合。键合表面既有介质层的分子间键合，也有金属层对金属层的电连接，因此对键合表面要求很高。在两片晶圆上，一般用介质层作为电性隔离以及调整键合形貌。

在混合键合过程中，会采用化学机械抛光工艺对介质层进行抛光。若焊盘的距离过大，介质层会产生凹陷的问题。因此，可增加焊盘数量，保证化学机械抛光后的介质层具有平滑的表面。原有的焊盘需要通过导电插塞与晶圆内的布线层电连接；增加的焊盘称之为伪焊盘，与晶圆内的布线层不存在电连接关系。

然而，焊盘、伪焊盘以及导电插塞的制造工艺较为复杂。

发明内容

本公开实施例提供一种半导体结构的制造方法和半导体结构，至少有利于简化半导体的制造工艺。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，其中，半导体结构的制造方法包括：提供基底，在所述基底表面形成布线层以及覆盖所述布线层的介质层；在所述介质层内形成间隔设置的初始第一凹槽和初始第二凹槽，所述初始第一凹槽和所述初始第二凹槽的底部高于所述布线层；形成阻挡层，所述阻挡层至少填充于所述初始第一凹槽；刻蚀处理，至少包括：沿所述初始第一凹槽刻蚀所述阻挡层以形成第一凹槽，沿所述初始第二凹槽刻蚀所述介质层以形成第二凹槽，所述第二凹槽露出所述布线层；形成填充所述第一凹槽的伪焊盘，形成填充所述第二凹槽的焊盘，且所述焊盘与所述布线层电连接。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，半导体结构包括：基底，位于所述基底表面的布线层以及覆盖所述布线层的介质层；间隔设置的伪焊盘和焊盘，位于所述介质层内，且所述伪焊盘和所述焊盘的上表面被所述介质层露出；所述焊盘与所述布线层电连接，所述伪焊盘的底面高于所述布线层的上表面；阻挡层，至少位于所述伪焊盘的底面。

本公开实施例提供的技术方案至少具有以下优点：

在本公开实施例中，先在介质层中形成初始第一凹槽和初始第二凹槽，并至少在初始第一凹槽内填充阻挡层。后续在形成第一凹槽和第二凹槽的过程中，初始第二凹槽正下方的介质层被刻蚀并露出布线层。由于阻挡层的阻挡作用，初始第一凹槽正下方的介质层不会被刻蚀或刻蚀程度较小。后续可同时形成填充第一凹槽的伪焊盘和填充第二凹槽的焊盘。如此，可以减少刻蚀和填充的工艺步骤，以简化生产工艺。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了相关技术的一种半导体结构的示意图。

图2示出了本公开实施例提供的一种半导体结构的制造方法中形成初始第一介质层和初始停止层的示意图。

图3示出了本公开实施例提供的一种半导体结构的制造方法中形成沟槽的示意图。

图4示出了本公开实施例提供的一种半导体结构的制造方法中形成布线层的示意图。

图5示出了本公开实施例提供的一种半导体结构的制造方法中形成初始第二介质层的示意图。

图6示出了本公开实施例提供的一种半导体结构的制造方法中形成第二介质层的示意图。

图7示出了本公开实施例提供的一种半导体结构的制造方法中形成第三介质层和保护层的示意图。

图8示出了本公开实施例提供的一种半导体结构的制造方法中形成第一光刻胶层的示意图。

图9示出了本公开实施例提供的一种半导体结构的制造方法中形成初始第一凹槽和初始第二凹槽的示意图。

图10示出了本公开实施例提供的一种半导体结构的制造方法中形成阻挡层的示意图。

图11示出了本公开实施例提供的一种半导体结构的制造方法中形成第一凹槽和第二凹槽的示意图。

图12示出了本公开实施例提供的一种半导体结构的制造方法中形成初始焊盘的示意图。

图13示出了本公开实施例提供的一种半导体结构的制造方法中形成伪焊盘和焊盘的示意图。

图14示出了本公开实施例提供的一种半导体结构的制造方法中键合处理示意图。

图15示出了本公开实施例提供的另一种半导体结构的制造方法中形成停止层、介质层和第二光刻胶层的示意图。

图16示出了本公开实施例提供的另一种半导体结构的制造方法中形成第一凹槽和第二凹槽的示意图。

图17示出了本公开实施例提供的另一种半导体结构的制造方法中形成伪焊盘和焊盘的示意图。

具体实施方式

由背景技术可知，焊盘、伪焊盘以及导电插塞的制造工艺较为复杂。下面将对此进行分析说明。参考图1，半导体结构包括功能区F和非功能区NF，通常先在功能区F的基底100内制造第一通孔，并在第一通孔中沉积导电材料以作为导电插塞150，导电插塞150与布线层160电连接。此后再在功能区F和非功能区NF的介质层110中形成多个凹槽，并在凹槽中沉积导电材料以作为焊盘140和伪焊盘130，其中，焊盘140与导电插塞150电连接。也就是说，在形成焊盘140、伪焊盘130以及导电插塞150的步骤中，需要两次图形化工艺和两次沉积工艺，因此，制造工艺较为复杂。

本公开实施例提供一种半导体结构的制造方法，包括：先在介质层中形成初始第一凹槽和初始第二凹槽，并至少在初始第一凹槽内填充阻挡层。后续在形成第一凹槽和第二凹槽的过程中，初始第二凹槽正下方的介质层被刻蚀并露出布线层。由于阻挡层会减慢刻蚀速率，因此，初始第一凹槽正下方介质层的刻蚀程度小于初始第一凹槽正下方介质层的刻蚀程度，或者初始第一凹槽正下方的介质层不会被刻蚀，因此第二凹槽可以露出布线层的表面，而第一凹槽的底部高于布线层。填充第一凹槽和第二凹槽后，可以形成与布线层电连接的焊盘，以及与布线层电绝缘的伪焊盘。由此，可以省去导电插塞的制造步骤，从而简化生产工艺。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。

如图2-图14所示，本公开一实施例提供一种半导体结构的制造方法，下面将结合附图对半导体结构的制造方法进行详细说明。

参考图2-图7，提供基底1，在基底1表面形成布线层34以及覆盖布线层34的介质层2。

具体地，参考图2，在基底1表面形成层叠设置的初始第一介质层211和初始停止层41。举例而言，采用气相沉积工艺形成初始第一介质层211和初始停止层41。初始第一介质层211的材料可以为氧化硅、碳氧化硅，初始停止层41的材料可以氮化硅、氮氧化硅。在另一些实施例中，还可以不在初始第一介质层211上形成初始停止层41。

继续参考图2，在一些实施例中，初始第一介质层211中还形成有层叠设置且相电连接的器件层31和导电层32，器件层31可以与基底1内的元件电连接。导电层32可以与后续形成的布线层34（参考图4）电连接。

参考图3，刻蚀初始第一介质层211和初始停止层41，以形成沟槽33，剩余的初始第一介质层211和初始停止层41作为第一介质层21和停止层4。示例地，采用干法刻蚀工艺对初始第一介质层211和初始停止层41进行刻蚀，形成的沟槽33还可以露出导电层32的上表面。

基于图2-图3所示的步骤，可以形成位于介质层2内的停止层4。停止层4可以用于控制后续第一凹槽71（参考图11）的刻蚀程度，以避免后续第一凹槽71内的伪焊盘91（参考图13）与布线层34发生错误的电连接。后续将对停止层4的作用进行详细说明。在另一些实施例中，也可以不形成停止层4。

参考图4，在沟槽33中形成布线层34，布线层34的上表面低于停止层4的下表面。即布线层34的上表面低于第一介质层21的顶面。布线层34可以与导电层32电连接，进而实现布线层34与基底1内的元件的电连接。

在一些实施例中，停止层4在基底1上的正投影可以与布线层34在基底1上的正投影错开设置。由于后续形成的第二凹槽72（参考图11）可以位于布线层34的正上方，因此将停止层4与布线层34的正投影错开设置，可以避免停止层4影响第二凹槽72的形成过程。举例而言，布线层34的形状可以与停止层4的形状互补。这样的设计还可以简化工艺，也就是说，利用一道光刻工艺可以定义出停止层4的形状，后续直接在停止层4的上表面和沟槽33的内壁沉积导电材料，之后刻蚀位于停止层4上表面和沟槽33侧壁的导电材料，沟槽33底部剩余的导电材料作为布线层34。由此可知，可以不再使用光刻工艺以定义形成布线层34的形状。由于形成布线层34和停止层4的过程中可以只使用一张光罩，因而有利于简化制造工艺。

在另一些实施例中，停止层4在基底1上的正投影还可以与布线层34在基底1上的正投影具有部分重叠，且重叠部分的区域不作为焊盘92（参考图13）与布线层34的接触区域。

参考图5-图6，形成第二介质层22，第二介质层22填充于沟槽33内，并覆盖停止层4的上表面。

具体地，参考图5，采用化学气相沉积工艺形成初始第二介质层221，初始第二介质层221的上表面凹凸不平。参考图6，采用化学机械研磨工艺对初始第二介质层221进行平坦化处理，剩余的初始第二介质层221作为第二介质层22。

第二介质层22的材料可以与第一介质层21的材料相同，这样有利于减少二者界面交界处的缺陷。例如，二者的材料可以均为氧化硅。

在另一些实施例中，在不形成停止层4的情况下，第一介质层21的上表面被第二介质层22完全覆盖。

参考图7，在形成第二介质层22后，还包括：形成覆盖第二介质层22的第三介质层23，第三介质层23的材料与第二介质层22和第一介质层21的材料不同。示例地，第三介质层23的材料可以为碳氮化硅，第二介质层22和第一介质层21的材料可以为氧化硅。碳氮化硅比氧化硅的键合能量更高，更有利于键合。因此，在第一介质层21和第二介质层22的基础上设置第三介质层23，后续将第三介质层23的上表面作为键合面，从而有利于提高键合质量。

至此，基于图2-图7所示的步骤，可以形成布线层34以及覆盖布线层34的介质层2。介质层2包括前述第一介质层21、第二介质层22和第三介质层23。在另一些实施例中，还可以不形成第三介质层23，如此，介质层2包括前述第一介质层21和第二介质层22，而不包括第三介质层23，这样可以简化工艺。上述形成介质层2的工艺仅为示例性说，在另一些实施例中，介质层2也可以为单层结构；或者，介质层2的层数也可以大于三层。停止层4的位置可以随着介质层2的层数而改变，例如位于第三介质层和第四介质层之间。

继续参考图7，形成覆盖介质层2的保护层5。具体地，保护层5还覆盖第三介质层23的上表面，从而在后续刻蚀处理过程中保护第三介质层23不受到损伤和污染，以保证键合质量，后续将对此进行详细说明。

此外，保护层5还可以作为后续刻蚀介质层2的硬掩膜层，以提高图形转移的精度。示例地，保护层5的材料可以为氧化硅或氮氧化硅。在另一些实施例中，也可以不形成保护层5，以简化生产工艺。

参考图8，形成第一光刻胶层61，第一光刻胶层61定义了后续形成的初始第一凹槽711和初始第二凹槽721（参考图9）的图形。示例地，在保护层5上涂敷一层初始第一光刻胶层，对初始第一光刻胶层进行光刻处理，从而形成图形化的第一光刻胶层61。在光刻处理中，保护层5还有利于减少驻波，减少反射，从而提高第一光刻胶层61的图案精度。

参考图9，在介质层2内形成间隔设置的初始第一凹槽711和初始第二凹槽721，初始第一凹槽711和初始第二凹槽721的底部高于布线层34。具体地，以第一光刻胶层61为掩膜，采用干法刻蚀工艺刻蚀介质层2，从而形成初始第一凹槽711和初始第二凹槽721，此后去除第一光刻胶层61。在介质层2上表面覆盖有保护层5时，初始第一凹槽711和初始第二凹槽721还贯穿保护层5，即，在刻蚀介质层2前还刻穿保护层5。

在一些实施例中，初始第一凹槽711形成于停止层4的正上方，且初始第一凹槽711的底面高于停止层4的上表面。在后续形成第一凹槽71的过程中，停止层4可以控制刻蚀程度，以避免第一凹槽71的深度过深。

在另一些实施例中，初始第一凹槽711的底面可以位于停止层4的上表面，也就是说，停止层4不仅可以在后续形成第一凹槽71的过程中控制刻蚀深度，还可以用于限制初始第一凹槽711的深度。

继续参考图9，在一些实施例中，在垂直于初始第一凹槽711侧壁的方向上，初始第一凹槽711的宽度小于初始第二凹槽721的宽度。在初始第一凹槽711的宽度较小的情况下，后续阻挡层8（参考图10）更容易填充满初始第一凹槽711，进而保证阻挡层8的阻挡作用。

示例地，初始第一凹槽711的宽度与初始第二凹槽721的宽度之比为1:1.2~1:2，例如1:1.3、1:1.4、1:1.8。当二者的宽度之比处于上述范围时，后续更容易在初始第一凹槽711形成较厚的阻挡层8（参考图10）。

另外，根据刻蚀负载效应，宽的图形刻蚀深，窄的图形刻蚀浅，这是因为刻蚀生成的挥发成分必须从凹槽中排除，并使充足的有效反应成分进入凹槽以补充消耗掉的部分。宽的凹槽能够为挥发成分和有效反应成分提供充足的进出空间，因此，宽凹槽的刻蚀速率大于窄凹槽的刻蚀速率。由此可知，初始第一凹槽711的深度还可以小于初始第二凹槽721的深度。后续将沿着初始第一凹槽711和初始第二凹槽721继续进行刻蚀，若初始第二凹槽721更深，则可以在第二凹槽72露出介质层2的同时，增加第一凹槽71底面与布线层34的高度差，从而保证伪焊盘91与布线层34之间处于可靠的电绝缘状态。

参考图10，形成阻挡层8，阻挡层8至少填充于初始第一凹槽711。举例而言，阻挡层8填充满初始第一凹槽711，阻挡层8还保形覆盖于初始第二凹槽721的内壁，且阻挡层8还位于介质层2的上表面。示例地，采用化学气相沉积工艺或原子层沉积工艺形成整面覆盖的阻挡层8，这样的生产工艺更简单。阻挡层8的材料可以为氮化硅、氮氧化硅、氮化钛等。

由前述可知，由于初始第一凹槽711的宽度可以小于初始第二凹槽721的宽度，初始第一凹槽711的深度可以小于初始第二凹槽721的深度，因此阻挡层8更容易填充满初始第一凹槽711，而保形覆盖于初始第二凹槽721的内壁。

在一些实施例中，在垂直于初始第一凹槽711侧壁的方向上，初始第一凹槽711的宽度与位于初始第二凹槽721内的阻挡层8的厚度之比小于或等于2。如此，更容易在初始第一凹槽711内形成较厚的阻挡层8，以保证后续阻挡层8阻挡刻蚀的效果。

在另一些实施例中，还可以采用选择性沉积工艺，使得介质层2的上表面以及初始第二凹槽721中不形成阻挡层8。举例而言，采用表面处理的方法，使不同位置的具有不同的化学键，或呈现不同的导电性，或具有不同的表面极性，或具备不同的表面张力。之后前驱体分子根据不同的特性实现选择性吸附，通过控制循环数量来实现区域成膜。

参考图11，刻蚀处理，至少包括：沿初始第一凹槽711刻蚀阻挡层8以形成第一凹槽71，沿初始第二凹槽721刻蚀介质层2以形成第二凹槽72，第二凹槽72露出布线层34。下面将对刻蚀处理进行示例说明。

示例一，在阻挡层8仅形成于初始第一凹槽711内情况下，刻蚀处理可以包括：刻蚀初始第二凹槽721正下方的介质层2，刻蚀初始第一凹槽711内较少部分的阻挡层8。

也就是说，在刻蚀初始第二凹槽721正下方的介质层2时，由于阻挡层8暴露在刻蚀环境中，因此，初始第一凹槽711少部分阻挡层8可能会被去除，但阻挡层8比介质层2的刻蚀难度大，刻蚀完成后，仍有剩余的阻挡层8。或者，在初始第一凹槽711中原有阻挡层8的厚度较小的情况下，存在将阻挡层8完全去除的概率，但初始第一凹槽711正下方的介质层2的刻蚀程度仍小于初始第二凹槽721正下方的介质层2的刻蚀程度，或者刚好将初始第一凹槽711内的阻挡层8去除，而未刻蚀初始第一凹槽711正下方的介质层2。由此，仍然可以使得最终第一凹槽71的底面高于布线层34的底面。

示例二，在阻挡层8填充满初始第一凹槽711且保形覆盖于初始第二凹槽721的内壁的情况下，刻蚀处理可以包括：去除位于初始第二凹槽721底壁的阻挡层8，刻蚀初始第二凹槽721正下方的介质层2，以及刻蚀初始第一凹槽711内较少部分的阻挡层8。

值得说明的是，在垂直于基底1上表面的方向上，由于初始第二凹槽721底壁的阻挡层8的厚度小于初始第一凹槽711内的阻挡层8的厚度，因此，在将初始第二凹槽721底壁的阻挡层8去除后，初始第一凹槽711内仍剩余有较大厚度的阻挡层8。在刻蚀初始第二凹槽721正下方的介质层2的过程中，初始第一凹槽711内剩余的阻挡层8可以保护其下方的介质层2，以使得最终第一凹槽71的底面高于布线层34的底面。此外，示例二与示例一相同的部分，可以参考示例一的详细说明。

在示例二中，刻蚀处理还保留位于第二凹槽72侧壁的阻挡层8。这是因为：在垂直于基底1上表面的方向上，即竖直方向上，位于初始第二凹槽721侧壁的阻挡层8的厚度大于位于初始第二凹槽721底壁的阻挡层8的厚度。因此，在采用各向异性的刻蚀工艺时，位于初始第二凹槽721侧壁的阻挡层8可以保留下来，位于初始第二凹槽721底部的阻挡层8可以被去除，即，刻蚀处理完成后，保留的阻挡层8位于第二凹槽72上部的侧壁。

示例三，继续参考图11，在阻挡层8填充满初始第一凹槽711、保形覆盖于初始第二凹槽721的内壁且位于介质层2上表面的情况下，刻蚀处理可以包括：去除位于介质层2上表面的阻挡层8，去除位于初始第二凹槽721底壁的阻挡层8，刻蚀初始第二凹槽721正下方的介质层2，以及刻蚀初始第一凹槽711内较少部分的阻挡层8。

需要说明的是，位于介质层2上表面的阻挡层8还覆盖保护层5。在刻蚀位于介质层2上表面的阻挡层8时，保护层5可以对介质层2的上表面起到保护作用。以第三介质层23为碳氮化硅层为例，碳氮化硅层在刻蚀过程中受到污染和损伤，从而出现空洞、缝隙等缺陷。而保护层5可以避免刻蚀试剂与第三介质层23上表面直接接触，进而减少第三介质层23的缺陷和污染，提高第三介质层23的平整程度，以保证后续晶圆键合的强度。即，刻蚀处理后，露出保护层5，但还未露出第三介质层23。

示例三与示例一、示例二相同的部分，可以参考前述两个示例的详细说明，在此不再赘述。

在刻蚀处理中，介质层2与阻挡层8的刻蚀选择比至少大于5：1。例如，刻蚀选择比为6:1、10:1、20：1。这样有利于提高阻挡层8的阻挡效果，以避免第一凹槽71出现深度偏大的问题。

继续参考图11，在一些实施例中，初始第一凹槽711正下方还形成了停止层4，停止层4可以在阻挡层8的基础之上，进一步起到控制刻蚀程度的作用，从而保证半导体结构的可靠性。

在一些实施例中，第二凹槽72的剖面形状包括倒梯形。需要说明的是，随着刻蚀深度的增加，刻蚀表面的有效反应成分更新越来越困难，因此，横向上的刻蚀程度会随着深度的增加而减小，从而容易形成这种倒梯形的第二凹槽72。后续填充第二凹槽72的焊盘92（参考图13）也为倒梯形，即焊盘92的顶部宽度大于焊盘92的底部宽度。由于焊盘92与布线层34的接触面的面积较小，从而能够便于布线层34的设置布局，避免因接触面积过大，而提高布线的难度。此外，在后续将两块基底1进行键合时，焊盘92顶部较大的宽度有利于提高键合强度，还有能够为两个基底1的焊盘92的对准误差提供一定的余量，进而保证两个基底1的焊盘92具有较大的接触面积，以降低接触电阻。

在一些实施例中，初始第一凹槽711的深度与第二凹槽72的深度之比为1:2~1:3，例如1：2.5。需要说明的是，若初始第一凹槽711的深度偏小，这样初始第一凹槽711中的阻挡层8的厚度可能较小；若初始第一凹槽711的深度偏大，则可能会在刻蚀中损坏布线层34。在二者的深度之比处于上述范围时，有利于保证阻挡层8的阻挡效果，且保证布线层34的可靠性。

参考图12，形成初始焊盘90，初始焊盘90填充于第一凹槽71和第二凹槽72，并覆盖保护层5的上表面。示例地，采用沉积或电镀的工艺形成铜层以作为初始焊盘90。

参考图13，平坦化处理以去除保护层5上表面的初始焊盘90，第一凹槽71中剩余的初始焊盘90作为伪焊盘91，第二凹槽72中剩余的初始焊盘90作为焊盘92。需要说明的是，在介质层2上表面覆盖有保护层5时，平坦化处理还去除保护层5，从而露出介质层2。

第二凹槽72中保留的阻挡层8还位于焊盘92的侧壁，这样可以降低焊盘92中的金属原子向介质层2的扩散程度，从而保证焊盘92具有高导电率，保证介质层2具有较好的隔离性能。此外阻挡层8还可以对焊盘92起到抗侵蚀和抗氧化的作用。同理，第一凹槽71底部剩余的阻挡层8也可以起到上述作用。

至此，基于图12-图13所示的步骤，可以形成填充第一凹槽71的伪焊盘91，形成填充第二凹槽72的焊盘92，且焊盘92与布线层34电连接，伪焊盘91与布线层34电绝缘。由于一次沉积工艺即可形成焊盘92和伪焊盘91，节省了形成导电插塞的沉积工艺，因此，生产成本降低。

参考图14，形成伪焊盘91和焊盘92后，还包括：对至少两个基底1进行键合处理，其中，至少两个基底1上的焊盘92对准且键合，至少两个基底1上的伪焊盘91对准且键合。

此外，两个基底1的介质层2对准且键合。在保护层5的保护下，介质层2具有较高的平整度，表面缺陷、表面污染较少，因而键合质量较高。

在一些实施例中，两个基底1的焊盘92的宽度不一样，两个基底1的伪焊盘91的宽度可以不一样，这样可以为对准误差设置一定的余量，避免发生错误的电连接，或者出现接触面积较小的问题。

综上所述，在本公开实施例中，通过在初始第一凹槽711中形成阻挡层8，并利用阻挡层8与介质层2的刻蚀选择比，从而形成了不同深度的第一凹槽71和第二凹槽72，且节省了一道光罩。此外，停止层4也有利于控制第一凹槽71的刻蚀程度，以减小其深度，避免伪焊盘91与布线层34发生错误的电连接。另外，焊盘92侧壁剩余的阻挡层8可以起到阻挡金属原子扩散的作用，以保证焊盘92具有较好的导电性，从而提供半导体结构的性能。

如图14所示，本公开另一实施例提供一种半导体结构，此半导体结构可以采用前述半导体结构的制造方法进行制造，有关此半导体结构的详细说明可以参考前述实施例，在此不再赘述。

半导体结构包括：基底1，位于基底1表面的布线层34以及覆盖布线层34的介质层2；间隔设置的伪焊盘91和焊盘92，位于介质层2内，且伪焊盘91和焊盘92的上表面被介质层2露出；焊盘92与布线层34电连接，伪焊盘91的底面高于布线层34的上表面；阻挡层8，至少位于伪焊盘91的底面。位于伪焊盘91底面的阻挡层8可以减少伪焊盘91内的金属原子朝向介质层2扩散的程度。

在一些实施例中，阻挡层8还位于焊盘92的侧壁。焊盘92侧壁的阻挡层8可以减少焊盘92的金属原子朝向介质层2扩散的程度，以保证焊盘92的具有较低的电阻。

举例而言，在焊盘92底面指向焊盘92上表面的方向上，焊盘92的侧壁包括相连的下侧壁723和上侧壁722，阻挡层8覆盖上侧壁722，并露出下侧壁723，这样可以避免阻挡层8挤占焊盘92的空间位置，以保证焊盘92具有较低的电阻。

在一些实施例中，在平行于基底1上表面的方向上，阻挡层8的厚度与焊盘92的宽度之比为1：5~1：8。需要说明的是，在阻挡层8较薄的情况下，其阻挡金属原子扩散的效果可能较差；在阻挡层8的厚度较大的情况下，其可能会挤占焊盘92的空间位置。在阻挡层8与焊盘92的宽度之比处于上述范围时，有利于保证阻挡层8对金属原子的阻挡作用，且保证焊盘92具有合适的尺寸，从而降低焊盘92的电阻。

在一些实施例中，基底1至少为两个，且至少两个基底1相互键合。至少两个基底1上的焊盘92对准且键合，至少两个基底1上的伪焊盘91对准且键合。

在一些实施例中，焊盘92朝向布线层34表面的面积小于焊盘92背向布线层34表面的面积。例如，以下层的基底1为例，其内部的焊盘92的形状可以为倒梯形。焊盘92底部较小的宽度能够便于设计布线层34的布局，避免因接触面积过大，而增加绕线长度。焊盘92顶部较大的宽度能够提高键合强度，保证两个基底1的焊盘92的接触面积。

在平行于基底1上表面的方向上，伪焊盘91的宽度与阻挡层8的厚度之比小于或等于2，在二者的比例处于上述范围时，有利于提高阻挡层8的对金属原子的阻挡作用，还有利于保证两个基底1的伪焊盘91之间的键合强度。

在一些实施例中，半导体结构还包括停止层4，停止层4位于介质层2内，且位于伪焊盘91的正下方。停止层4可以将伪焊盘91与介质层2内布线层34等导电结构隔离开，以提高半导体结构的可靠性。

综上所述，本公开实施例中，焊盘92不仅参与基底1之间的键合，还用于电连接布线层34，此焊盘92可以理解为普通焊盘和导电插塞的一体式结构。由此，结构更加简单，且有利于降低一体式结构的电阻。此外，阻挡层8可以位于焊盘92的侧壁，还可以位于伪焊盘91的底面，以阻挡金属原子扩散，进而保证焊盘92的高导电性能和介质层2的绝缘性能。

如图15-图17所示，本公开又一实施例还提供一种半导体结构的制造方法，此制造方法与前述实施例所提供的制造方法的区别在于：此制造方法不形成阻挡层。此制造方法与前述制造方法相同或详细的部分请参考前述实施例的详细说明，在此不再赘述。

参考图15，在介质层2中形成停止层4，停止层4高于布线层34。介质层34可以包括第一介质层21、第二介质层22和第三介质层23，停止层4位于第二介质层22和第一介质层21之间。

继续参考图15，在介质层4上形成第二光刻胶层62，第二光刻胶层62定义了后续形成的第一凹槽71和第二凹槽72的图形。

参考图16，以第二光刻胶层62为掩膜，刻蚀介质层2，以形成第一凹槽71和第二凹槽72，第一凹槽71可以露出停止层4，第二凹槽72露出布线层34。即停止层4与介质层4具有较高的刻蚀选择比，在同一刻蚀工艺下，停止层4的刻蚀难度更大，因此，停止层4可以减小第一凹槽71的深度。需要说明的是，由于介质层2的上表面未形成阻挡层，在形成第一凹槽71和第二凹槽72的过程中，介质层2的上表面被第二光刻胶层62覆盖，因此，可以无需再形成覆盖介质层2的保护层。

参考图17，形成填充第一凹槽71的伪焊盘91，形成填充第二凹槽72的焊盘92。

综上所述，可以采用停止层4取代阻挡层8以控制第一凹槽71的刻蚀深度，由此，采用一道刻蚀工艺和填充工艺即可形成焊盘92和伪焊盘91，生产工艺更加简单。

在本说明书的描述中，参考术语 “一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。

Claims (15)

1.一种半导体结构的制造方法，其特征在于，包括：

提供基底，在所述基底表面形成布线层以及覆盖所述布线层的介质层；

在所述介质层内形成间隔设置的初始第一凹槽和初始第二凹槽，所述初始第一凹槽和所述初始第二凹槽的底部高于所述布线层；

形成阻挡层，所述阻挡层至少填充于所述初始第一凹槽；

刻蚀处理，至少包括：沿所述初始第一凹槽刻蚀所述阻挡层以形成第一凹槽，沿所述初始第二凹槽刻蚀所述介质层以形成第二凹槽，所述第二凹槽露出所述布线层；

形成填充所述第一凹槽的伪焊盘，形成填充所述第二凹槽的焊盘，且所述焊盘与所述布线层电连接。

2.根据权利要求1所述的半导体结构的制造方法，其特征在于，

在垂直于所述初始第一凹槽侧壁的方向上，所述初始第一凹槽的宽度小于所述初始第二凹槽的宽度；

所述阻挡层填充满所述初始第一凹槽，所述阻挡层还保形覆盖于所述初始第二凹槽的内壁；

所述刻蚀处理还包括：去除位于所述初始第二凹槽底壁的所述阻挡层。

3.根据权利要求2所述的半导体结构的制造方法，其特征在于，

在垂直于所述初始第一凹槽侧壁的方向上，所述初始第一凹槽的宽度与位于所述初始第二凹槽内的所述阻挡层的厚度之比小于或等于2。

4.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述刻蚀处理保留位于所述第二凹槽侧壁的所述阻挡层；

所述第二凹槽侧壁剩余的所述阻挡层还位于所述焊盘的侧壁。

5.根据权利要求1或2所述的半导体结构的制造方法，其特征在于，所述阻挡层还位于所述介质层的上表面；

所述刻蚀处理还包括：去除位于所述介质层上表面的所述阻挡层。

6.根据权利要求5所述的半导体结构的制造方法，其特征在于，在形成所述初始第一凹槽和所述初始第二凹槽前，还包括：

形成覆盖所述介质层的保护层；

所述初始第一凹槽和所述初始第二凹槽还贯穿所述保护层；

所述刻蚀处理后，露出所述保护层；

形成所述伪焊盘和所述焊盘后，还包括：平坦化处理，以去除所述保护层。

7.根据权利要求1或2所述的半导体结构的制造方法，其特征在于，在形成所述初始第一凹槽和所述初始第二凹槽前，还包括：

形成位于所述介质层内的停止层，且所述停止层在所述基底上的正投影与所述布线层在所述基底上的正投影错开设置；

所述初始第一凹槽形成于所述停止层的正上方。

8.根据权利要求7所述的半导体结构的制造方法，其特征在于，形成所述布线层、所述介质层和所述停止层的步骤包括；

在所述基底表面形成层叠设置的初始第一介质层和初始停止层；

刻蚀所述初始第一介质层和所述初始停止层，以形成沟槽，剩余的所述初始第一介质层和所述初始停止层作为第一介质层和停止层；

在所述沟槽中形成布线层，所述布线层的上表面低于所述停止层的下表面；

形成第二介质层，所述第二介质层填充于所述沟槽内，并覆盖所述停止层的上表面；

所述介质层包括所述第一介质层和所述第二介质层。

9.根据权利要求1或2所述的半导体结构的制造方法，其特征在于，所述第二凹槽的剖面形状包括倒梯形。

10.根据权利要求1或2所述的半导体结构的制造方法，其特征在于，所述初始第一凹槽的深度小于所述初始第二凹槽的深度；和/或，

所述初始第一凹槽的宽度与所述初始第二凹槽的宽度之比为1:1.2~1:2；和/或，

所述初始第一凹槽的深度与所述第二凹槽的深度之比为1:2~1:3。

11.根据权利要求1或2所述的半导体结构的制造方法，其特征在于，

在所述刻蚀处理中，所述介质层与所述阻挡层的刻蚀选择比至少大于5：1。

12.一种半导体结构，其特征在于，包括：

基底，位于所述基底表面的布线层以及覆盖所述布线层的介质层；

间隔设置的伪焊盘和焊盘，位于所述介质层内，且所述伪焊盘和所述焊盘的上表面被所述介质层露出；所述焊盘与所述布线层电连接，所述伪焊盘的底面高于所述布线层的上表面；

阻挡层，至少位于所述伪焊盘的底面。

13.根据权利要求12所述的半导体结构，其特征在于，所述阻挡层还位于所述焊盘的侧壁。

14.根据权利要求13所述的半导体结构，其特征在于，在所述焊盘底面指向所述焊盘上表面的方向上，所述焊盘的侧壁包括相连的下侧壁和上侧壁，所述阻挡层覆盖所述上侧壁，并露出所述下侧壁。

15.根据权利要求13所述的半导体结构，其特征在于，在平行于所述基底上表面的方向上，位于所述焊盘侧壁的所述阻挡层的厚度与所述焊盘的宽度之比为1：5~1：8；和/或，

在平行于所述基底上表面的方向上，所述伪焊盘的宽度与位于所述焊盘侧壁的所述阻挡层的厚度之比小于或等于2。

Images