CN102420124A - 一种介质层刻蚀方法 - Google Patents

一种介质层刻蚀方法 Download PDF

Info

Publication number
CN102420124A
CN102420124A CN2011101381717A CN201110138171A CN102420124A CN 102420124 A CN102420124 A CN 102420124A CN 2011101381717 A CN2011101381717 A CN 2011101381717A CN 201110138171 A CN201110138171 A CN 201110138171A CN 102420124 A CN102420124 A CN 102420124A
Authority
CN
China
Prior art keywords
etching
opening
protective layer
gas
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101381717A
Other languages
English (en)
Other versions
CN102420124B (zh
Inventor
李全波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110138171.7A priority Critical patent/CN102420124B/zh
Publication of CN102420124A publication Critical patent/CN102420124A/zh
Application granted granted Critical
Publication of CN102420124B publication Critical patent/CN102420124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体制备技术领域，更确切的说，本发明涉及一种介质层刻蚀方法。在一衬底上，自下而上依次淀积介质材料、抗反射层、光刻胶；并在光刻胶上定义需要转移的图案的第一开口；随后通过开口刻蚀抗反射层形成位于抗反射层中的第二开口且利用重聚合物特性的气体刻蚀暴露于第一、第二开口处的介质材料，形成介质材料中的一沟槽，并在该刻蚀过程中形成聚集在沟槽底部及侧壁、第一、第二开口侧壁上的一聚合物保护层；随后继续通过刻蚀气体在沟槽处对介质材料中进行刻蚀；通过第三开口对位于沟槽下方的介质材料继续刻蚀，形成通孔；最后灰化去除光刻胶。本发明提高芯片良率，能一次性形成通孔和沟槽结构，简化了工艺流程，节省了生产成本。

Description

一种介质层刻蚀方法
技术领域
本发明涉及一种半导体制备技术领域，更确切的说，本发明涉及一种利用电容耦合等离子体刻蚀设备对介质层刻蚀方法。
背景技术
刻蚀（Etch），它是半导体制造方法，微电子IC制造方法以及微纳制造方法中的一种相当重要的步骤。所谓刻蚀，实际上狭义理解就是光刻腐蚀，先通过光刻将光刻胶进行光刻曝光处理，然后通过其它方式实现腐蚀处理掉所需除去的部分。随着微制造方法的发展；广义上来讲，刻蚀成了通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称，成为微加工制造的一种普适叫法。
介质刻蚀过程中需要一定量的聚合物保护层来保护侧壁并以物理轰击为主，若过量易产生刻蚀终止（etch stop）现象，故介质刻蚀过程中聚合物保护层控制在较小范围之内，通常不会在刻蚀之前产生一层厚钝化物。另外，要形成孔和沟槽，一般必须两步光刻，分别曝光。但是采用这种方法进行刻蚀，会造成方法复杂，成本较高等问题。
鉴于上述问题，有必要找寻一种新的刻蚀方法以解决上述所面临的问题。
发明内容
鉴于上述问题，本发明提供一种介质层刻蚀方法，包括以下步骤：
步骤1、在一衬底上，自下而上依次淀积介质材料、抗反射层、光刻胶；
步骤2、在光刻胶上定义需要转移的图案的第一开口；
步骤3、通过开口刻蚀抗反射层形成位于抗反射层中的第二开口；
步骤4、利用重聚合物特性的气体刻蚀暴露于第一、第二开口处的介质材料，形成介质材料中的一沟槽，并在该刻蚀过程中形成聚集在沟槽底部及侧壁、第一、第二开口侧壁上的一聚合物保护层，其中，重聚合物特性的气体中的部分电子吸附在沟槽侧壁及第一、第二开口侧壁上的部分聚合物保护层上；
步骤5、继续通过刻蚀气体在沟槽处对介质材料中进行刻蚀，其中，由于在吸附在沟槽侧壁及第一、第二开口侧壁上的部分聚合物保护层上的部分电子所产生的电场影响下，部分带正离子的刻蚀气体偏向对沟槽底部临近沟槽侧壁的聚合物保护层区域进行刻蚀，并且导致沟槽底部临近沟槽侧壁的聚合物保护层区域被刻蚀掉，并在该刻蚀掉的聚合物保护层区域形成第三开口，而位于沟槽底部中间的聚合物保护层区域被保留；通过第三开口对位于沟槽下方的介质材料继续刻蚀，形成通孔；
步骤6、灰化去除光刻胶。
上述的方法，其中，所述的刻蚀时采用电容耦合等离子刻蚀设备。
上述的方法，其中，所述的刻蚀操作，采用干法刻蚀。
上述的方法，其中，步骤4中，刻蚀设备的参数设置为：电源(60MHz)1000-1200w；压强100-120mt；气体体积流量20-40sccm C2H4，10-20sccm CF4，100-200sccm He。
上述的方法，其中，步骤5中，所述介质材料刻蚀时，刻蚀设备的参数设置为：电源(27MHz)1000-1200w或电源（2MHz）1200-1500w；压强35-50mt；气体体积流量15-30sccm C2H4，5-20sccm C4F8，350-450sccm Ar。
本发明介质层刻蚀方法，优点在于：
1.本发明介质层刻蚀方法所刻蚀的芯片的良率获得提高。
2.本发明介质层刻蚀方法刻蚀芯片时能一次性形成通孔和沟槽结构。
3.本发明介质层刻蚀方法简化了工艺流程，节省了生产成本。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1-6是本发明介质层刻蚀方法的流程示意图。
具体实施方式
参见图1-6所示，在本发明介质层刻蚀方法中，
1）在一衬底上，自下而上依次淀积介质材料、抗反射层、光刻胶；
2）在光刻胶上定义需要转移的图案的第一开口；
3）通过开口刻蚀抗反射层形成位于抗反射层中的第二开口；
4）利用重聚合物特性的气体刻蚀暴露于第一、第二开口处的介质材料，形成介质材料中的一沟槽，并在该刻蚀过程中形成聚集在沟槽底部及侧壁、第一、第二开口侧壁上的一聚合物保护层；
5）继续通过刻蚀气体在沟槽处对介质材料中进行刻蚀；通过第三开口对位于沟槽下方的介质材料继续刻蚀，形成通孔；
6）灰化去除光刻胶。
其中，所有的刻蚀操作都采用干法刻蚀。
如图1所示，这是一块自下而上依次淀积介质材料101、抗反射层102、光刻胶103的芯片的结构示意图，并利用光刻技术，在光刻胶103上定义需要转移图案的第一开口。
图2中，通过图1中光刻胶203定义所形成的第一开口，干法刻蚀抗反射层202，形成位于抗反射层202中的第二开口，使得介质材料201暴露在外。
本实施方式中，刻蚀时，使用电容耦合等离子刻蚀设备进行刻蚀操作，如图3所示，在刻蚀时，会使用重聚合物特性的气体C2H4、CF4等气体形成一层含C的聚合物保护层304附着在介质材料301、抗反射层302以及光刻胶303所形成的图案表面，并伴随着少量的介质刻蚀。由于电子的各向同性容易在光刻胶303上部内侧壁聚集，正离子由于受到芯片与等离子体之间的鞘层电压吸引倾向于聚集在介质材料301表面，从而在光刻胶303上部和暴露在等离子体的介质材料301表面之间形成一个电场，方向为介质材料301表面指向光刻胶303。该电场容易使等离子体中的正离子偏向靠近侧壁的一侧，从而使靠近侧壁处的正离子密度高于中间部位，物理轰击作用也较强，使得该区域的蚀刻速率较快。
具体的，使用电容耦合等离子刻蚀设备LAM Flex45 tool进行操作，设备的参数设置为刻蚀设备的参数设置为：电源(60MHz)1000-1200w；压强100-120mt；气体体积流量20-40sccm C2H4，10-20sccm CF4，100-200sccm He。
图4中，在电容耦合电路中刻蚀设备的作用下，吸附在沟槽侧壁及第一、第二开口侧壁上的部分聚合物保护层404上的部分电子所产生的电场影响下，部分带正离子的刻蚀气体偏向对沟槽底部临近沟槽侧壁的聚合物保护层404区域进行刻蚀，并且导致沟槽底部临近沟槽侧壁的聚合物保护层404区域被刻蚀掉，并在该刻蚀掉的聚合物保护层404区域形成第三开口，从而使介质材料401暴露以进行后续的刻蚀操作，而位于沟槽底部中间的聚合物保护层404区域由于受到较少正离子物理轰击被保留。
在图5中，通位第三开口对位于沟槽506下方的介质材料继续刻蚀，形成通孔505。具体的，设备的参数设置为刻蚀设备的参数设置为：电源(27MHz)1000-1200w或电源（2MHz）1200-1500w；压强35-50mt；气体体积流量15-30sccm C2H4，5-20sccm C4F8，350-450sccm Ar。
图6所示，当刻蚀操作完成之后，通过灰化去除光刻胶，最终结束对介质材料的刻蚀，形成包含通孔605与沟槽606的芯片，完成本发明所提供的介质层刻蚀方法的操作。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，例如，本案是中等离子体气体采用C2H4混合CF4等，基于本发明精神，上述材质还可用其他物质的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (5)

1.一种介质层刻蚀方法，其特征在于，包括以下步骤：
步骤1、在一衬底上，自下而上依次淀积介质材料、抗反射层、光刻胶；
步骤2、在光刻胶上定义需要转移的图案的第一开口；
步骤3、通过开口刻蚀抗反射层形成位于抗反射层中的第二开口；
步骤4、利用重聚合物特性的气体刻蚀暴露于第一、第二开口处的介质材料，形成介质材料中的一沟槽，并在该刻蚀过程中形成聚集在沟槽底部及侧壁、第一、第二开口侧壁上的一聚合物保护层，其中，重聚合物特性的气体中的部分电子吸附在沟槽侧壁及第一、第二开口侧壁上的部分聚合物保护层上；
步骤5、继续通过刻蚀气体在沟槽处对介质材料中进行刻蚀，其中，由于在吸附在沟槽侧壁及第一、第二开口侧壁上的部分聚合物保护层上的部分电子所产生的电场影响下，部分带正离子的刻蚀气体偏向对沟槽底部临近沟槽侧壁的聚合物保护层区域进行刻蚀，并且导致沟槽底部临近沟槽侧壁的聚合物保护层区域被刻蚀掉，并在该刻蚀掉的聚合物保护层区域形成第三开口，而位于沟槽底部中间的聚合物保护层区域被保留；通过第三开口对位于沟槽下方的介质材料继续刻蚀，形成通孔；
步骤6、灰化去除光刻胶。
2.根据权利要求1所述的方法，其特征在于，所述的刻蚀时采用电容耦合等离子刻蚀设备。
3.根据权利要求1所述的方法，其特征在于，所述的刻蚀操作，采用干法刻蚀。
4.根据权利要求1所述的方法，其特征在于，步骤3中，刻蚀设备的参数设置为：电源(60MHz)1000-1200w；压强100-120mt；气体体积流量20-40sccm C2H4，10-20sccm CF4，100-200sccm He。
5.根据权利要求1所述的方法，其特征在于，步骤4中，所述介电层刻蚀时，刻蚀设备的参数设置为：电源(27MHz)1000-1200w或电源（2MHz）1200-1500w；压强35-50mt；气体体积流量15-30sccm C2H4，5-20sccm C4F8，350-450sccm Ar。
CN201110138171.7A 2011-05-26 2011-05-26 一种介质层刻蚀方法 Active CN102420124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110138171.7A CN102420124B (zh) 2011-05-26 2011-05-26 一种介质层刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110138171.7A CN102420124B (zh) 2011-05-26 2011-05-26 一种介质层刻蚀方法

Publications (2)

Publication Number Publication Date
CN102420124A true CN102420124A (zh) 2012-04-18
CN102420124B CN102420124B (zh) 2014-04-02

Family

ID=45944468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110138171.7A Active CN102420124B (zh) 2011-05-26 2011-05-26 一种介质层刻蚀方法

Country Status (1)

Country Link
CN (1) CN102420124B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738074A (zh) * 2012-07-05 2012-10-17 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN105118772A (zh) * 2015-10-14 2015-12-02 上海华力微电子有限公司 离子注入阻挡层的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999000832A1 (en) * 1997-06-27 1999-01-07 Lam Research Corporation Methods and apparatus for improving microloading while etching a substrate
US20030089987A1 (en) * 1999-02-05 2003-05-15 Suketu A. Parikh Dual damascene misalignment tolerant techniques for vias and sacrificial etch segments
CN1616367A (zh) * 2004-07-12 2005-05-18 北京北方微电子基地设备工艺研究中心有限责任公司 避免沟槽底部毛边生成的多晶硅刻蚀工艺
CN101988196A (zh) * 2009-08-07 2011-03-23 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN102044483A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 沟槽形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999000832A1 (en) * 1997-06-27 1999-01-07 Lam Research Corporation Methods and apparatus for improving microloading while etching a substrate
US20030089987A1 (en) * 1999-02-05 2003-05-15 Suketu A. Parikh Dual damascene misalignment tolerant techniques for vias and sacrificial etch segments
CN1616367A (zh) * 2004-07-12 2005-05-18 北京北方微电子基地设备工艺研究中心有限责任公司 避免沟槽底部毛边生成的多晶硅刻蚀工艺
CN101988196A (zh) * 2009-08-07 2011-03-23 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN102044483A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 沟槽形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738074A (zh) * 2012-07-05 2012-10-17 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN102738074B (zh) * 2012-07-05 2014-07-02 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN105118772A (zh) * 2015-10-14 2015-12-02 上海华力微电子有限公司 离子注入阻挡层的制作方法
CN105118772B (zh) * 2015-10-14 2018-11-09 上海华力微电子有限公司 离子注入阻挡层的制作方法

Also Published As

Publication number Publication date
CN102420124B (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
CN103021912B (zh) 半导体刻蚀装置及半导体结构的刻蚀方法
CN110211919B (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
CN111524795B (zh) 自对准双重图形化方法及其形成的半导体结构
KR20110011571A (ko) 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법
CN103594337A (zh) 双重图形化方法
CN103839783A (zh) 自对准双重图形的形成方法
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
CN102420124B (zh) 一种介质层刻蚀方法
CN102867745A (zh) 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统
US10957550B2 (en) Semiconductor structure and formation method thereof
US7541255B2 (en) Method for manufacturing semiconductor device
CN111627820A (zh) 屏蔽栅场效应晶体管及其制备方法
CN101567313A (zh) 栅极制造方法
CN104241088B (zh) 条形结构的形成方法
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
CN105304474A (zh) 一种多重图形化掩膜层的形成方法
CN103972055B (zh) 光刻胶去除方法
CN109390227B (zh) 一种小线宽垂直型沟槽的刻蚀方法
CN102361018A (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
CN102543713B (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法
CN114121639A (zh) 一种圆滑沟槽的制作方法及圆滑沟槽结构
KR20090070458A (ko) 반도체 소자의 콘택홀 형성 방법
US20070134869A1 (en) Method for fabricating semiconductor device
CN103531473A (zh) 氧化硅及氮化硅双层复合侧墙的刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant