CN105118772A - 离子注入阻挡层的制作方法 - Google Patents
离子注入阻挡层的制作方法 Download PDFInfo
- Publication number
- CN105118772A CN105118772A CN201510662096.2A CN201510662096A CN105118772A CN 105118772 A CN105118772 A CN 105118772A CN 201510662096 A CN201510662096 A CN 201510662096A CN 105118772 A CN105118772 A CN 105118772A
- Authority
- CN
- China
- Prior art keywords
- layer
- ion implantation
- reflecting layer
- barrier layer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 27
- 230000004888 barrier function Effects 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 138
- 239000003595 mist Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 230000003042 antagnostic effect Effects 0.000 description 5
- 230000003667 anti-reflective effect Effects 0.000 description 5
- 230000011514 reflex Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种离子注入阻挡层的制作方法,包括:提供半导体衬底;在所述半导体衬底上形成抗反射层;在所述抗反射层上形成有图形的光刻胶层;以所述光刻胶层为掩膜,对所述抗反射层进行第一刻蚀工艺,去除一部分厚度的抗反射层;对所述第一刻蚀工艺后的抗反射层进行表面硬化工艺,在所述光刻胶层以及所述抗反射层表面形成保护层;进行第三刻蚀工艺,去除所述半导体表面剩余的抗反射层。本发明解决了由于抗反射层的厚度负载引起的某些抗反射层被过刻蚀的情况,改善了半导体器件的性能。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种离子注入阻挡层的制作方法。
背景技术
随着半导体器件的特征尺寸不断减小,栅极之间的特征尺寸的距离缩小,栅极之间容易形成光刻胶残留。为了解决由于特征尺寸缩小带来的光刻胶残留的问题,在32纳米及以下离子注入工艺中,采用抗反射层取代传统的光刻胶层作为离子注入阻挡层。该离子注入阻挡层包括:位于半导体衬底上的抗反射层以及位于抗反射层上方的光刻胶层。
请参考图1至图2所示的现有的离子注入阻挡层的制作方法,所述离子注入阻挡层的制作方法通常包括:参考图1,在半导体衬底10表面形成抗反射层11,所述抗反射层11覆盖栅极12。之后再进行光刻胶层13的涂覆工艺,并对光刻胶层13进行曝光工艺,形成有一定图形的光刻胶层13,接着,参考图2,采取等离子刻蚀工艺去除未被光刻胶层13覆盖的抗反射层11,露出半导体沉底10,以便进行离子注入。现有技术引入抗反射层11,目的是避免光刻胶层13的形貌问题导致的后续离子注入工艺的窗口过小的问题。
但是,在抗反射层11的刻蚀过程中,由于半导体衬底10表面不同区域的抗反射层11的图形的密度差异,在经过抗反射层11涂覆后的某些区域的抗反射层11的厚度出现负载,某些区域的抗反射层的厚度较薄,在进行刻蚀工艺时,会使得较薄区域的抗反射层11被过刻蚀,从而影响最终形成的半导体器件的性能和参数。
发明内容
本发明解决的问题是,提供了一种离子注入阻挡层的制作方法,解决了由于抗反射层的厚度负载引起的某些抗反射层被过刻蚀的情况,改善了半导体器件的性能。
为了解决上述问题,本发明提供一种离子注入阻挡层的制作方法,包括:
提供半导体衬底;
在所述半导体衬底上形成抗反射层;
在所述抗反射层上形成有图形的光刻胶层;
以所述光刻胶层为掩膜,对所述抗反射层进行第一刻蚀工艺,去除一部分厚度的抗反射层;
对所述第一刻蚀工艺后的抗反射层进行表面硬化工艺,在所述光刻胶层以及所述抗反射层表面形成保护层;
进行第三刻蚀工艺,去除所述半导体表面剩余的抗反射层。
可选地,所述第一刻蚀工艺利用干法刻蚀工艺进行。
可选地,所述干法刻蚀工艺为等离子体刻蚀工艺,所述等离子体利用SO2和O2的混合气体进行。
可选地,所述SO2的流量为10-100sccm,所述O2的流量为10-100sccm,反应时的温度为30-80摄氏度。
可选地,所述半导体衬底表面形成有半导体图形层,所述去除一部分厚度的抗反射层为去除所述半导体图形层所在区域以外的其他区域的半导体衬底上方的抗反射层,直至露出半导体衬底的表面。
可选地,所述表面硬化工艺利用等离子体进行。
可选地,所述等离子体为HBr气体。
可选地,所述HBr气体的流量范围为30-200sccm,时间范围为5-100秒,温度范围为30-80摄氏度。
可选地,所述第三刻蚀工艺为各项异性刻蚀工艺。
可选地,所述第三刻蚀工艺利用SO2和O2的混合气体进行,所述第三刻蚀工艺的参数包括:SO2的流量范围为10-100sccm,O2的流量范围为10-100sccm,温度范围为30-80摄氏度,时间范围为20-100秒。
与现有技术相比,本发明利用两次刻蚀工艺,对抗反射层进行刻蚀,在两次抗反射工艺之间增加对抗反射层的表面硬化工艺,在第一次刻蚀工艺去除部分第一抗反射层后,利用表面硬化工艺对剩余的抗反射层进行表面硬化,在其表面形成保护层,防止由于抗反射层的图形密度不均匀造成的部分抗反射层被过刻蚀的情况,提升最终形成的半导体器件的性能。
附图说明
图1-图2为现有的离子注入阻挡层的制作方法;
图3-图6是本发明的离子注入阻挡层的制作方法。
具体实施方式
参考图1,由于半导体衬底10上会形成半导体图形,该半导体图形可以为栅极12,或者根据实际情况,也可以为其他半导体结构(比如氧化硅层等)。由于栅极12的存在,使得抗反射层11在不同区域的图形密度有了差异。具体而言,抗反射层在栅极12所在区域的半导体衬底的图形密度大于下方没有覆盖栅极12的抗反射层11的图形密度,因而在进行抗反射层的刻蚀工艺时,在图形密度较小的区域的抗反射层会被过刻蚀,结合图1和图2所示,下方没有栅极12的抗反射层11在刻蚀后会被过刻蚀,位于光刻胶下方的部分抗反射层11会被去除。如何消除抗反射层的图形密度对刻蚀工艺的影响,是本发明要解决的技术问题。
为了解决上述问题,本发明提供一种离子注入阻挡层的制作方法,包括:
提供半导体衬底;
在所述半导体衬底上形成抗反射层;
在所述抗反射层上形成有图形的光刻胶层;
以所述光刻胶层为掩膜,对所述抗反射层进行第一刻蚀工艺,去除一部分厚度的抗反射层;
对所述第一刻蚀工艺后的抗反射层进行表面硬化工艺,在所述光刻胶层以及所述抗反射层表面形成保护层;
进行第三刻蚀工艺,去除所述半导体表面剩余的抗反射层。
下面结合具体实施例对本发明的技术方案进行详细说明。请参考图3-图6所示的本发明的离子注入阻挡层的制作方法。
首先,参考图3,提供半导体衬底100;所述半导体衬底100表面形成有半导体图形层,作为一个实施例,所述半导体图形层为栅极12,在其他的实施例中,所述半导体图形层还可以为氧化硅层等。
接着,参考图4,在所述半导体衬底上形成抗反射层101。由于栅极12的存在,使得抗反射层101的图形密度在不同区域的半导体衬底上方出现了图形密度差。具体地,在栅极12所在区域上方的抗反射层101的图形密度大于没有半导体图形的半导体衬底上方的抗反射层101的图形密度。在后续如果利用一个刻蚀工艺步骤对抗反射层101进行刻蚀,会造成图形密度小的抗反射层被过刻蚀。这正是本发明要解决和避免的问题,本发明通过多次刻蚀工艺实现,具体的方法将在后续进行详细说明。
接着,参考图4,在所述抗反射层上形成有图形的光刻胶层103,所述有图形的光刻胶层103的制作方法与现有技术相同,在此不做赘述。
然后,参考图5,以所述有图形的光刻胶层103为掩膜,对所述抗反射层101进行第一刻蚀工艺,去除一部分厚度的抗反射层101(结合图4)。作为一个实施例,所述去除一部分厚度的抗反射层101为去除所述半导体图形层所在区域以外的其他区域的半导体衬底100上方的抗反射层101,直至露出半导体衬底100的表面。作为一个实施例,所述第一刻蚀工艺利用干法刻蚀工艺进行。
所述干法刻蚀工艺为等离子体刻蚀工艺,所述等离子体利用SO2和O2的混合气体进行。所述SO2的流量为10-100sccm,所述O2的流量为10-100sccm,反应时的温度为30-80摄氏度。经过第一刻蚀工艺,将图形密度较小区域(该区域没有任何半导体图形,该区域的抗反射层直接覆盖在半导体衬底上)的抗反射层将会被去除,而位于图形密度较大的区域(该区域形成有栅极102,该区域的抗反射层部分覆盖栅极102,部分覆盖栅极102之间的半导体衬底102之间的半导体衬底上方)的部分抗反射层也会被去除。
接着,参考图5,对所述第一刻蚀工艺后的抗反射层103进行表面硬化工艺,在所述光刻胶层103以及所述抗反射层103表面形成保护层;可选地,所述表面硬化工艺利用等离子体进行。所述等离子体为HBr气体。所述HBr气体的流量范围为30-200sccm,时间范围为5-100秒,温度范围为30-80摄氏度。
然后,参考图6,进行第三刻蚀工艺,去除所述半导体表面剩余的抗反射层,所述去除半导体衬底100表面的抗反射层,是指去除未被光刻胶层覆盖的剩余的抗反射层,该部分抗反射层形成在半导体图形层之间的半导体衬底上,本实施例中,所述抗反射层形成在栅极102之间的半导体衬底上。所述第三刻蚀工艺为各项异性刻蚀工艺。所述第三刻蚀工艺利用SO2和O2的混合气体进行,所述第三刻蚀工艺的参数包括:SO2的流量范围为10~100sccm,O2的流量范围为在1-100sccm,温度范围为30-80摄氏度,时间范围为20-100秒。
综上,本发明利用两次刻蚀工艺,对抗反射层进行刻蚀,在两次抗反射工艺之间增加对抗反射层的表面硬化工艺,在第一次刻蚀工艺去除部分第一抗反射层会后,利用表面硬化工艺对剩余的抗反射层进行表面硬化,在其表面形成保护层,防止由于抗反射层的图形密度不均匀造成的部分抗反射层被过刻蚀的情况,提升最终形成的半导体器件的性能。
因此,上述较佳实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种离子注入阻挡层的制作方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成抗反射层;
在所述抗反射层上形成有图形的光刻胶层;
以所述光刻胶层为掩膜,对所述抗反射层进行第一刻蚀工艺,去除一部分厚度的抗反射层;
对所述第一刻蚀工艺后的抗反射层进行表面硬化工艺,在所述光刻胶层以及所述抗反射层表面形成保护层;
进行第三刻蚀工艺,去除所述半导体表面剩余的抗反射层。
2.如权利要求1所述的离子注入阻挡层的制作方法,其特征在于,所述第一刻蚀工艺利用干法刻蚀工艺进行。
3.如权利要求2所述的离子注入阻挡层的制作方法,其特征在于,所述干法刻蚀工艺为等离子体刻蚀工艺,所述等离子体利用SO2和O2的混合气体进行。
4.如权利要求1所述的离子注入阻挡层的制作方法,其特征在于,所述SO2的流量为10-100sccm,所述O2的流量为10-100sccm,反应时的温度为30-80摄氏度。
5.如权利要求1所述的离子注入阻挡层的制作方法,其特征在于,所述半导体衬底表面形成有半导体图形层,所述去除一部分厚度的抗反射层为去除所述半导体图形层所在区域以外的其他区域的半导体衬底上方的抗反射层,直至露出半导体衬底的表面。
6.如权利要求1所述的离子注入阻挡层的制作方法,其特征在于,所述表面硬化工艺利用等离子体进行。
7.如权利要求6所述的离子注入阻挡层的制作方法,其特征在于,所述等离子体为HBr气体。
8.如权利要求6所述的离子注入阻挡层的制作方法,其特征在于,所述HBr气体的流量为30-200sccm,时间为5-100秒,温度为30-80摄氏度。
9.如权利要求1所述的离子注入阻挡层的制作方法,其特征在于,所述第三刻蚀工艺为各项异性刻蚀工艺。
10.如权利要求1所述的离子注入阻挡层的制作方法,其特征在于,所述第三刻蚀工艺利用SO2和O2的混合气体进行,所述第三刻蚀工艺的参数包括:SO2的流量范围为10-100sccm,O2的流量范围为10-100sccm,温度范围为30-80摄氏度,时间范围为20-100秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510662096.2A CN105118772B (zh) | 2015-10-14 | 2015-10-14 | 离子注入阻挡层的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510662096.2A CN105118772B (zh) | 2015-10-14 | 2015-10-14 | 离子注入阻挡层的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105118772A true CN105118772A (zh) | 2015-12-02 |
CN105118772B CN105118772B (zh) | 2018-11-09 |
Family
ID=54666726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510662096.2A Active CN105118772B (zh) | 2015-10-14 | 2015-10-14 | 离子注入阻挡层的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105118772B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080194097A1 (en) * | 2007-02-08 | 2008-08-14 | Samsung Electronics Co., Ltd. | Method of reworking a semiconductor substrate and method of forming a pattern of a semiconductor device |
CN102420124A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 一种介质层刻蚀方法 |
CN102509694A (zh) * | 2011-10-25 | 2012-06-20 | 上海华力微电子有限公司 | 保留部分无定形碳层的方法 |
-
2015
- 2015-10-14 CN CN201510662096.2A patent/CN105118772B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080194097A1 (en) * | 2007-02-08 | 2008-08-14 | Samsung Electronics Co., Ltd. | Method of reworking a semiconductor substrate and method of forming a pattern of a semiconductor device |
CN102420124A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 一种介质层刻蚀方法 |
CN102509694A (zh) * | 2011-10-25 | 2012-06-20 | 上海华力微电子有限公司 | 保留部分无定形碳层的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105118772B (zh) | 2018-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9805948B2 (en) | Selective etching process of a mask disposed on a silicon substrate | |
WO2009105347A3 (en) | Process sequence for formation of patterned hard mask film (rfp) without need for photoresist or dry etch | |
US20150087150A1 (en) | Semiconductor structures and fabrication method thereof | |
KR20120091453A (ko) | 반도체 장치의 제조 방법 | |
CN100517576C (zh) | 半导体器件的制造方法 | |
CN109599336A (zh) | 半导体结构及其形成方法 | |
CN104977820B (zh) | 一种光刻返工去胶方法及其半导体形成方法 | |
CN103972076A (zh) | 一种自对准双层图形的形成方法 | |
CN103646869A (zh) | 晶圆的清洗方法 | |
CN105448671B (zh) | 半导体结构及返工方法 | |
US8962494B2 (en) | Method of manufacturing dual gate oxide devices | |
US9076668B2 (en) | Method of manufacturing the trench of U-shape | |
CN105118772A (zh) | 离子注入阻挡层的制作方法 | |
KR100862315B1 (ko) | 마스크 리워크 방법 | |
CN102856168B (zh) | 改善岛状光刻胶剥落的方法 | |
CN106128951A (zh) | 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法 | |
US9378954B2 (en) | Plasma pre-treatment for improved uniformity in semiconductor manufacturing | |
KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
CN106206284B (zh) | 改进型蚀刻工艺 | |
CN111834204B (zh) | 半导体结构的制备方法 | |
KR20060122578A (ko) | 반도체 메모리 소자의 하드 마스크 형성방법 | |
CN106298494B (zh) | 一种多晶硅刻蚀方法 | |
CN110896029B (zh) | 刻蚀方法以及半导体器件的制造方法 | |
US20050006347A1 (en) | Hard mask removal | |
CN103177955B (zh) | 一种实现可剥离侧壁的制程方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |