CN109559987A - 等离子体处理方法 - Google Patents

等离子体处理方法 Download PDF

Info

Publication number
CN109559987A
CN109559987A CN201811118529.8A CN201811118529A CN109559987A CN 109559987 A CN109559987 A CN 109559987A CN 201811118529 A CN201811118529 A CN 201811118529A CN 109559987 A CN109559987 A CN 109559987A
Authority
CN
China
Prior art keywords
high frequency
machined object
gas
plasma processing
corona treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811118529.8A
Other languages
English (en)
Other versions
CN109559987B (zh
Inventor
横田聪裕
伴瀬贵德
高良穣二
森北信也
奥西直彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN202310085511.7A priority Critical patent/CN115938906A/zh
Publication of CN109559987A publication Critical patent/CN109559987A/zh
Application granted granted Critical
Publication of CN109559987B publication Critical patent/CN109559987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

本发明提供一种在执行等离子体处理中使等离子体密度的分布均匀化的等离子体处理方法。一个实施方式的等离子体处理方法在腔室主体的内部空间中收纳有被加工物的状态下执行。等离子体处理方法包括：(i)对被加工物执行第一等离子体处理的步骤；和(ii)对被加工物执行第二等离子体处理的步骤。在执行第二等离子体处理的步骤中设定的第二高频的电功率，大于在执行第一等离子体处理的步骤中设定的第二高频的电功率。在执行第二等离子体处理的步骤中，利用电磁铁形成如下磁场分布：在被加工物的边缘侧之上具有比被加工物的中心之上的水平成分大的水平成分。

Description

等离子体处理方法
技术领域
本发明的实施方式涉及等离子体处理方法。
背景技术
在电子器件的制造中，使用等离子体处理装置来执行等离子体处理方法，对被加工物进行处理。一般而言，等离子体处理装置包括腔室主体、气体供给部、载置台、第一高频电源和第二高频电源。气体供给部向腔室主体的内部空间供给气体。载置台设置于腔室主体的内部空间中，支承载置在其上的被加工物。被加工物以其中心位于腔室主体的中心轴线上的方式载置在载置台上。载置台包括下部电极。第一高频电源产生用于生成等离子体的第一高频。第二高频电源产生第二高频。第二高频的频率低于第一高频的频率。第二高频被供给到下部电极。在使用了等离子体处理装置的等离子体处理方法中，利用第一高频在内部空间中将气体激发，生成等离子体。另外，通过将第二高频供给到下部电极，等离子体中的离子朝着被加工物加速，加速的离子照射到被加工物。
作为等离子体处理方法的一种，存在对被加工物依次应用2个等离子体处理的等离子体处理方法。这样的等离子体处理方法记载于专利文献1。执行专利文献1中记载的等离子体处理方法，以相对于由氮化硅形成的第二区域，选择性地对由氧化硅形成的第一区域进行蚀刻。在该等离子体处理方法中，执行使用了碳氟化合物气体的等离子体的处理和使用了稀有气体的等离子体的处理。在使用了碳氟化合物气体的等离子体的处理中，在被加工物上形成包含碳氟化合物的堆积物的膜。在执行使用了碳氟化合物气体的等离子体的处理中，第二高频的电功率设定为比较低的电功率(例如，0瓦)。在使用了稀有气体的等离子体处理中，向被加工物照射稀有气体的离子。在执行使用了稀有气体的等离子体处理中，利用堆积物的膜保护第二区域，第一区域被堆积物的膜中的碳氟化合物的自由基蚀刻。在执行使用了稀有气体的等离子体处理中，第二高频的电功率设定为比较高的电功率。使用该等离子体处理方法，来对设置于由第二区域提供的凹部内的第一区域进行蚀刻，自适应地形成开口。
现有技术文献
专利文献
专利文献1：日本特开2015－173240号公报
发明内容
发明想要解决的技术问题
随着电子器件的微小化，上述凹部的宽度变狭窄。若在存在在狭窄凹部的中的第一区域的上形成较厚的堆积物，则不会进行使用了稀有气体等离子体处理来进行的第一区域的蚀刻。因此，需要减小形成在被加工物上的堆积物的膜的膜厚。当堆积物的膜的膜厚减小时，为了抑制第二区域的蚀刻，需要降低向被加工物照射的稀有气体的离子的能量。为了降低离子的能量，考虑使用具有较高频率的第二高频。当第二高频的频率较高时，形成如下电场强度的分布：在被加工物的中心之上具有较高的电场强度，被加工物的边缘侧之上具有较低的电场强度。即，在内部空间中中，形成随着在辐射方向上距中心轴线的距离的增加，电场强度减小的不均匀电场强度的分布。其结果，相对于中心轴线在辐射方向上形成不均匀的等离子体密度的分布。这样的等离子体密度的分布带来径向上的等离子体处理的不均匀性。因此，要求使使用了稀有气体的等离子体处理中等离子体密度的分布均匀化。此外，在包含如下处理的任意的等离子体处理方法中，同样要求使在执行第二等离子体处理中的等离子体密度的分布均匀化，上述处理为将第二高频(偏置用的高频)的电功率设定为较低的电功率的第一等离子体处理和将第二高频的电功率设定为较低的电功率的第二等离子体处理。
用于解决技术问题的技术方案
在一个方式中，提供一种使用等离子体处理装置来执行的等离子体处理方法。等离子体处理装置包括腔室主体、载置台、气体供给部、第一高频电源、第二高频电源和电磁铁。设置于内部空间中的载置台包括下部电极，提供被加工物的载置区域。载置区域的中心位于腔室主体的中心轴线上。气体供给部向腔室主体的内部空间供给第一气体和第二气体。第一高频电源产生等离子体生成用的第一高频。第二高频电源产生第二高频，与下部电极电连接。第二高频的频率低于第一高频的频率。电磁铁在腔室主体的内部空间中形成磁场。
一个方式的等离子体处理方法在腔室主体的内部空间中收纳有被加工物的状态下执行。该等离子体处理方法包括：(i)对被加工物执行第一等离子体处理的步骤，其利用供给到内部空间的第一气体的等离子体对被加工物进行处理，(ii)对被加工物执行第二等离子体处理的步骤，其利用供给到内部空间的第二气体的等离子体对被加工物进行处理。在执行第二等离子体处理的步骤中设定的第二高频的电功率，大于在执行第一等离子体处理的步骤中设定的第二高频的电功率。在执行第二等离子体处理的步骤中，利用电磁铁形成如下的磁场分布：在被加工物的边缘侧之上具有比被加工物的中心之上的水平成分大的水平成分。
在一个方式的等离子体处理方法中，在执行第二等离子体处理中，在被加工物的中心之上电场强度变高，在被加工物的边缘侧之上电场强度变低。即，在执行第二等离子体处理中，相对于中心轴线在辐射方向上形成不均匀的电场强度的分布。另外，在执行第二等离子体处理中，在内部空间中形成上述磁场分布。在形成有较大的水平成分的磁场的部位，电子的停留时间变长。其结果，在形成有较大的水平成分的磁场的部位，等离子体的密度上升。因此，在执行第二等离子体处理中的等离子体密度的分布均匀化。然而，由于利用由电磁铁形成的磁场分布将等离子体密度的分布均匀化，因此，在从第一等离子体处理到执行第二等离子体处理的等离子体处理的切换时刻，能够高速地将等离子体密度的分布均匀化。
在一个实施方式中，交替地反复执行第一等离子体处理的步骤和执行第二等离子体处理的步骤。在交替地反复第一等离子体处理与第二等离子体处理的情况下，在从第一等离子体处理到执行第二等离子体处理的等离子体处理切换的时刻，能够高速地将等离子体密度的分布均匀化。
在一个实施方式中，被加工物具有由氧化硅形成的第一区域和由氮化硅形成的第二区域。第一气体包含碳氟化合物气体。在执行第一等离子体处理的步骤中，包含碳氟化合物的堆积物的膜形成在被加工物上。第二气体包含稀有气体。在执行第二等离子体处理的步骤中，通过向在其上形成有堆积物的膜的被加工物照射稀有气体的离子，对第一区域进行蚀刻。在该实施方式中，由于利用堆积物的膜保护第二区域，并且对第一区域进行蚀刻，因此，相对于第二区域选择性地对第一区域进行蚀刻。
在一个实施方式中，第一区域设置于由第二区域提供的凹部内。在该实施方式中，对设置于第二区域的凹部内的第一区域进行蚀刻，自适应地形成开口。
在一个实施方式中，第二高频的频率大于13.56MHz。在一个实施方式中，第二高频的频率为40MHz以上。在一个实施方式中，第二高频的频率为60MHz以上。
发明效果
如上说明的那样，在包括第一等离子体处理和第二等离子体处理的等离子体处理方法中，能够使在执行将偏置用的高频的电功率设定为比较大的电功率的第二等离子体处理中的等离子体密度的分布均匀化。
附图说明
图1是表示一个实施方式的等离子体处理方法的流程图。
图2是概要地表示在图1所示的等离子体处理方法的执行中能够使用的一个实施方式的等离子体处理装置的图。
图3是表示腔室主体的内部空间中的电场强度的分布的计算结果的图表。
图4是表示图2所示的等离子体处理装置的接地导体的内部结构的平面图。
图5是表示利用图2所示的等离子体处理装置能够形成的磁场分布的计算结果。
图6是表示图2所示的等离子体处理装置的内部空间中的离子束的分布的测定结果的图表。
图7是能够应用图1所示的方法的一个实施方式的一例的被加工物的局部放大截面图。
图8是从图7所示的状态进行了处理的被加工物的局部放大截面图。
在图9中，图9的(a)是图1所示的方法的一个实施方式中的步骤ST1执行之后的状态下被加工物的局部放大截面图，图9的(b)是图1所示的方法的一个实施方式中的步骤ST2执行之后的状态下被加工物的局部放大截面图。
图10是应用了图1所示的方法的一个实施方式之后的被加工物的局部放大截面图。
附图标记说明
10……等离子体处理装置；12……腔室主体，12s……内部空间，14……载置台；14r…载置区域；18……下部电极；20……静电卡盘；36……上部电极；41……气体供给部；42……冷却装置；43……第一高频电源；44……第二高频电源；48……供电导体；50……接地导体；51……第一部分；52……第二部分；53……第三部分；60……电磁铁；64……线圈；AX……中心轴线；ES……外部空间；IS1……第一空间；IS2……第二空间；IS3……第三空间；W……被加工物；R1……第一区域；R2……第二区域；DP……膜。
具体实施方式
下面，参照附图，对各种实施方式进行详细的说明。此外，在各附图中，对相同或者相当的部分标注相同的附图标记。
图1是表示一个实施方式的等离子体处理方法的流程图。图1所示的等离子体处理方法(以下，称为“方法MT”)，在等离子体处理装置的腔室主体的内部空间中收纳有被加工物的状态下执行。
图2是概要地表示在图1所示的等离子体处理方法的执行中能够使用的一个实施方式的等离子体处理装置的图。在图2中，表示了一个实施方式的等离子体处理装置10在沿垂直方向延伸的面上局部被截断的状态。图2所示的等离子体处理装置10包括腔室主体12。腔室主体12具有筒形状，包括侧壁12a和底部12b。腔室主体12提供内部空间12s。图2所示的中心轴线AX为腔室主体12和内部空间12s的中心轴线。腔室主体12由例如铝等的金属形成。在腔室主体12的内壁面形成有具有耐等离子体性的膜。该膜可以为氧化铝膜、氧化钇制的膜之类的陶瓷制的膜。腔室主体12接地。
在侧壁12a形成有通路12p。当在内部空间12s与腔室主体12的外部之间搬送被加工物W时，被加工物W通过通路12p。被加工物W可以如晶片那样具有圆盘形状。通路12p能够利用闸阀12g进行开闭。闸阀12g沿侧壁12a设置。
在内部空间12s中设置有载置台14。载置台14由支承件15支承。支承件15具有圆筒形状，从腔室主体12的底部12b向上方延伸。支承件15具有绝缘性，由例如陶瓷形成。
载置台14以支承被加工物W的方式构成。载置台14与腔室主体12共有中心轴线AX。载置台14提供载置区域14r。该载置区域14r的中心位于中心轴线AX上。被加工物W以其中心位于中心轴线AX上的方式载置在载置区域14r上。
载置台14包括电极板16、下部电极18和静电卡盘20。电极板16具有大致圆盘形状。电极板16具有导电性。电极板16由铝等的金属形成。下部电极18具有圆盘形状。下部电极18具有导电性。下部电极18由铝等的金属形成。下部电极18搭载于电极板16上。下部电极18与电极板16电连接。
在下部电极18中形成有流路18p。流路18p在下部电极18中以例如呈涡旋状延伸。从热交换介质的循环装置22(例如冷却装置(chiller unit))向流路18p供给热交换介质(例如制冷剂)。循环装置22设置于腔室主体12的外部。供给到流路18p的热交换介质返回循环装置22。利用热交换介质与下部电极18的热交换，对载置于载置台14上的被加工物W的温度进行控制。
静电卡盘20设置于下部电极18上。静电卡盘20具有大致圆盘形状。静电卡盘20在陶瓷制的主体中具有膜状的电极。静电卡盘20的电极经由开关与直流电源24连接。静电卡盘20提供上述的载置区域14r。在被加工物W载置于静电卡盘20上(载置区域14r上)的状态下，当将来自直流电源24的直流电压施加到静电卡盘20的电极时，在被加工物W与静电卡盘20之间产生静电引力。利用产生的静电引力，将被加工物W吸引到静电卡盘20，由静电卡盘20进行保持。也可以在等离子体处理装置10设有用于向静电卡盘20与被加工物W的下表面之间供给导热气体(例如He气体)的导热气体供给线路。
在静电卡盘20的内部，可以设有一个以上的加热器(例如一个以上电阻加热元件)。通过向一个以上加热器供给来自加热控制器的电功率，该一个以上加热器发热，对静电卡盘20的温度或者被加工物W的温度进行调整。
在腔室主体12的内部空间12s内中，聚焦环FR配置为包围静电卡盘20和被加工物W的边缘。聚焦环FR为环状的板，由硅、石英之类含硅材料形成。聚焦环FR用于获得等离子体处理的均匀性。
在支承件15的周围设有筒状的导体26。导体26接地。在导体26的上方，以包围载置台14的方式设有筒状的绝缘体28。绝缘体28由石英之类的陶瓷形成。在载置台14与腔室主体12的侧壁12a之间，形成有排气路径。在排气路径设置有缓冲板30。缓冲板30为环状的板。在缓冲板30形成有在其板厚方向上贯通该缓冲板30的多个孔。缓冲板30通过在由铝等的金属形成的基材的表面形成氧化钇等具有耐等离子体性的被膜而构成。
在缓冲板30的下方，排气管32与腔室主体12的底部12b连接。排气管32能够与排气路径连通。排气管32与排气装置34连接。排气装置34包括自动压力控制阀和涡轮分子泵等的减压泵。通过排气装置34工作，将内部空间12s的压力设定为指定的压力。
在载置台14的上方设有上部电极36。在上部电极36与载置台14之间设置有内部空间12s的一部分。上部电极36以封闭腔室主体12的上部开口的方式设置。在上部电极36与腔室主体12的上端部之间设置有部件37。部件37由绝缘性材料形成。部件37由陶瓷，例如石英形成。此外，在一个实施方式中，在上部电极36与腔室主体12的上端部之间，可以间隔部件37和后述的接地导体的一部分。
在一个实施方式中，上部电极36构成喷头。在一个实施方式中，上部电极36包括顶板38和支承件40。顶板38由例如硅形成。或者，顶板38通过在由铝形成的基材的表面设置有氧化钇等的陶瓷形成的被覆层而构成。在顶板38形成有在其板厚方向上贯通该顶板38的多个气体排出口38h。
支承件40设置于顶板38上。支承件40可拆卸地支承顶板38。支承件40由铝等的导电性材料形成。在支承件40的内部形成有气体扩散室40d。在支承件40形成有从气体扩散室40d向下方延伸的多个孔40h。多个孔40h分别与多个气体排出口38h连通。
气体扩散室40d与气体供给部41连接。气体供给部41向内部空间12s供给气体。在一个实施方式中，气体供给部41能够输出第一气体和第二气体。对第一气体和第二气体，后面进行说明。另外，气体供给部41具有一个以上流量控制器和一个以上阀，独立地调整应输出的一个以上气体的流量。从气体供给部41输出的气体经由气体扩散室40d和多个孔40h，从多个气体排出口38h向内部空间12s排出。
在支承件40形成有流路40p。流路40p与冷却装置42连接。在流路40p与冷却装置42之间，循环有冷却水等的制冷剂。通过从冷却装置42向流路40p供给的制冷剂与上部电极36之间的热交换，能够对上部电极36的温度进行调整。
等离子体处理装置10还包括第一高频电源43和第二高频电源44。第一高频电源43和第二高频电源44设置于腔室主体12的外部。第一高频电源43主要产生用于生成等离子体的第一高频。第一高频没有限制，可以为例如100MHz等的频率。第一高频电源43经由匹配器45和供电导体48，与上部电极36电连接。匹配器45具有用于使第一高频电源43的输出阻抗与负载侧(上部电极36侧)的阻抗匹配的匹配电路。供电导体48的下端与上部电极36连接。供电导体48从上部电极36向上方延伸。供电导体48为筒状或者棒状的导体，其中心轴线与中心轴线AX大致一致。
第二高频电源44主要产生用于向被加工物W引入离子的第二高频，即偏置用的高频。第二高频的频率低于第一高频的频率。在一个实施方式中，第二高频的频率高于13.56MHz。在一个实施方式中，第二高频的频率可以为40MHz以上。在一个实施方式中，第二高频的频率可以为60MHz以上。第二高频电源44经由匹配器46与下部电极18电连接。匹配器46具有用于使第二高频电源44的输出阻抗与负载侧(下部电极18侧)的阻抗匹配的匹配电路。
等离子体处理装置10还包括接地导体50。接地导体50具有导电性。接地导体50由铝等的金属形成。接地导体50接地。接地导体50以在腔室主体12的上方覆盖上部电极36的方式延伸。供电导体48通过由接地导体50围成的空间而向上方延伸到接地导体50的外部，在接地导体50的外部经由匹配器45与第一高频电源43连接。
在等离子体处理装置10的腔室主体12的内部空间12s中，能够形成这样的电场强度的分布，即在被加工物W的中心的上方具有较高的电场强度，在被加工物W的边缘侧的上方具有较低的电场强度。即，在内部空间12s中，能够形成随着到辐射方向(即，径向)的中心轴线AX的距离增加而电场强度减少的不均匀的电场强度的分布。图3是表示在腔室主体的内部空间中电场强度的分布的计算结果的图表。在图3中，横轴表示从中心轴线AX至辐射方向的距离，纵轴表示归一化的电场强度。在图3中，表示了分别使用多个第二高频的频率f2的情况下的归一化的电场强度的分布。如图3所示，第二高频的频率f2越高，辐射方向的电场强度的不均匀性越显著。此外，若将第二高频的频率f2设为较高的频率，则照射到被加工物W的离子的能量变小。
在上述不均匀的电场强度的分布下，等离子体密度在中心轴线的附近较高，在离开中心轴线的部位低。即，相对于中心轴线在辐射方向上形成不均匀的等离子体密度的分布。对等离子体处理装置10而言，为了在形成上述不均匀的电场强度的分布的处理，例如利用具有较高的频率的第二高频的处理中，也得到均匀的等离子体密度的分布，等离子体处理装置10还包括电磁铁60。
如图2所示，电磁铁60配置于上部电极36的上方。电磁铁60在腔室主体12的内部空间12s中形成这样的磁场分布，即在离开中心轴线AX的位置具有大于在中心轴线AX上的水平成分的水平成分。即，电磁铁60在内部空间12s中形成如下磁场分布：具有随着从中心轴线AX向辐射方向的距离增加而其大小增加的水平成分。在形成有较大的水平成分的磁场的部位，电子的滞留时间变长。其结果，在形成有较大的水平成分的磁场的部位，等离子体的密度上升。因此，根据等离子体处理装置10，能够得到相对于中心轴线AX在辐射方向上均匀的等离子体密度的分布。因此，利用等离子体处理装置10，能够提高对被加工物W的处理的面内均匀性。
在一个实施方式中，电磁铁60具有轭62和线圈64。轭62由磁性材料形成。轭62具有基部62a和多个筒状部62b。基部62a具有大致圆盘形状，在与中心轴线AX正交的方向上延伸。多个筒状部62b分别具有筒形形状，从基部62a向下方延伸。多个筒状部62b相对于中心轴线AX同轴状设置。线圈64卷绕在中心轴线AX的周围。线圈64设置于在径向上相邻的2个筒状部62b之间。此外，电磁铁60可以具有一个以上线圈64。在电磁铁60中的线圈64的个数为多个的情况下，多个线圈64相对于中心轴线AX同轴状设置。
电磁铁60的线圈64经由配线68与电流源66连接。当将来自电流源66的电流施加到线圈64时，利用电磁铁60形成磁场。由于在利用电磁铁60形成的磁场的矢量(vector)的角度为45°的部位，辐射方向(径向)上的电子的封闭效果(抑制电子扩散的效果)和抑制电子消失的效果(抑制向电极去的电子到达的效果)能够良好地并存，因此在该部位，等离子体的密度变高。因此，当被加工物W的半径为150mm时，电磁铁60可以构成为磁场的矢量的角度为45°的部位与中心轴线AX之间的距离为135mm以上，185mm以下。因此，在一个实施方式中，电磁铁60的一个线圈64的内径与外径的平均值为中心轴线AX与被加工物W的边缘之间的距离以上。当被加工物W的半径为150mm时，电磁铁60的一个线圈64的内径与外径的平均值为150mm以上，250mm以下。此外，磁场的矢量的角度在该磁场仅具有下方的成分时为0°，在仅具有辐射方向的成分(水平成分)时为90°。因此，当磁场的矢量的角度为45°时，该磁场具有水平成分和垂直成分这两者。
当电磁铁60配置在由覆盖上部电极的接地导体包围而成的空间内时，第一高频流入电磁铁60和/或连接电磁铁60与电源(电流源)的配线。其结果，腔室主体12的内部空间12s中的电场强度局部地改变。因此，电磁铁60配置在接地导体的外侧。但是，若电磁铁60配置在相对于接地导体的上端在上方的空间，则从电磁铁60至内部空间12s的垂直方向的距离变长，如果不对线圈64施加较大的电流就不能在内部空间12s中有效地形成具有足够强度的磁场。另外，若电磁铁60配置在接地导体的侧方(从中心轴线向辐射方向去在接地导体的外侧)，则在内部空间12s中不能形成如下部位，即形成具有较大的水平成分的磁场的部位或者形成其矢量为45°的角度的磁场的部位。为了在内部空间12s中有效地形成用于得到均匀的等离子体密度的分布的适当的磁场分布，在接地导体50中提供配置电磁铁60的外部空间ES。外部空间ES位于比接地导体50的上端靠近内部空间12s侧，相对上部电极36向上方离开，并且利用接地导体50对上部电极36进行了屏蔽。
接地导体50包括第一部分51、第二部分52和第三部分53。第一部分51具有筒形状。第一部分51的中心轴线与中心轴线AX大致一致。第一部分51从腔室主体12向上方延伸。在图2所示的例子中，第一部分51从腔室主体12的侧壁12a的上端向上方延伸。第一部分51的下端部分设置在部件37与侧壁12a的上端之间。
第二部分52从上部电极36向上方离开，并且从第一部分51向中心轴线AX延伸。第二部分52呈在与中心轴线AX交叉或者正交的方向上延伸的板形。第一部分51和第二部分52在上部电极36上提供第一空间IS1。第一空间IS1为接地导体50的内侧(即，上部电极36侧)的空间的一部分。利用该第一空间IS1，在垂直方向上在上部电极36与接地导体50之间能够确保距离。因此，能够抑制接地导体50与上部电极36之间的电容耦合。上部电极36的上表面与接地导体50的第二部分52的下表面之间的垂直方向的距离设定为例如60mm以上的距离。
第三部分53具有筒形状。第三部分53的中心轴线与中心轴线AX大致一致。第三部分53在比第一部分51靠近中心轴线处延伸。第三部分53从第二部分52向上方延伸。第三部分53提供第二空间IS2。第二空间IS2为第二部分52的内侧的空间，是接地导体50的内侧(即，上部电极36侧)的空间的一部分。第二空间IS2与第一空间IS1相连。此外，供电导体48通过第一空间IS1和第二空间IS2向上方延伸。
外部空间ES在第三部分53的外侧、第二部分52上且在内部空间12s的上方，由接地导体50提供。外部空间ES在第三部分53的外侧且在第二部分52上以中心轴线AX为中心在周向上延伸。在该外部空间ES配置有电磁铁60。此外，配置于外部空间ES中的电磁铁60的下端与上部电极36的上表面之间的垂直方向的距离可以大于60mm，电磁铁60的下端与载置于载置台14上的被加工物W之间的垂直方向的距离可以为230mm以下。
配置于外部空间ES中的电磁铁60与内部空间12s之间的距离比较短。另外，如上所述，电磁铁60在中心轴线AX附近具有较低的水平成分，在内部空间12s中形成在离开中心轴线的位置具有较大的水平成分的磁场分布。因此，利用相对于接地导体50配置于外侧的电磁铁60，能够有效地在内部空间12s中形成用于得到均匀的等离子体密度的分布适当的磁场分布。
电磁铁60的线圈64如上所述与电流源66连接。电磁铁60和电流源66配置于接地导体50的外侧。因此，因此也可以在线圈64与电流源66之间不设置用于防止向电流源66流入高频的滤波器。
在一个实施方式中，接地导体50还包括第四部分54、第五部分55和第六部分56。第四部分54在第二部分52的上方，从第三部分53相对于中心轴线AX在辐射方向上延伸。第四部分54呈在与中心轴线AX交叉或者正交的方向上延伸的板形。第五部分55具有筒形状。第五部分55的中心轴线与中心轴线AX大致一致。第五部分55比第三部分53远离中心轴线，从第四部分54向上方延伸。第六部分56在第四部分54的上方从第五部分55向中心轴线AX延伸。第六部分56呈在与中心轴线AX交叉或者正交的方向上延伸的板形。在一个实施方式中，接地导体50还包括从第六部分延伸至供电导体48附近的盖部57。
第四部分54、第五部分55和第六部分56提供第三空间IS3。第三空间IS3为由第四部分54、第五部分55和第六部分56包围而成的空间，是接地导体50的内侧的空间的一部分。第三空间IS3与第二空间IS2相连。供电导体48还通过第三空间IS3向上方延伸。此外，在图2所示的例子中，第一～第六部分由3个部件构成，不过构成接地导体50的部件的个数可以为任意个数。
以下，参照图2和图4。图4是表示图2所示的等离子体处理装置的接地导体的内部的结构的平面图。在图4中，表示了接地导体50的第五部分55在水平的面被截断的状态。在一个实施方式中，如图2和图4所示，等离子体处理装置10还包括管71(第一管)。管71从上部电极36通过第一空间IS1和第二空间IS2向上方延伸，通过第三空间IS3相对于接地导体50延伸到侧方和外侧。管71相对于接地导体50在外侧与冷却装置42连接。来自冷却装置42的制冷剂经由管71向流路40p供给。在第三空间IS3内，管71被接地导体50的第四部分54实质性地屏蔽于上部电极36。
等离子体处理装置10还包括管72。管72通过第一空间IS1和第二空间IS2向上方延伸，通过第三空间IS3相对于接地导体50延伸到侧方和外侧。管72相对于接地导体50在外侧与冷却装置42连接。制冷剂从流路40p经由管72返回冷却装置42。在第三空间IS3内，管72被接地导体50的第四部分54实质性地屏蔽于上部电极36。
在一个实施方式中，等离子体处理装置10还包括管73(第二管)。管73从上部电极36通过第一空间IS1和第二空间IS2向上方延伸，通过第三空间IS3相对于接地导体50延伸到侧方和外侧。管73相对于接地导体50在外侧与气体供给部41连接。从气体供给部41输出的气体经由管73向上部电极36即喷头供给。在第三空间IS3内，管73被接地导体50的第四部分54实质性地屏蔽于上部电极36。此外，气体供给部41与上部电极36(即喷头)可以通过多个管互相连接。
在一个实施方式中，等离子体处理装置10还包括直流电源74和配线75。直流电源74产生施加到上部电极36的负极性的直流电压。配线75将直流电源74和上部电极36相互连接。配线75可以包含线圈75c。线圈75c设置于第三空间IS3中。配线75从上部电极36通过第一空间IS1和第二空间IS2向上方延伸，通过第三空间IS3相对于接地导体50延伸到侧方和外侧。配线75与第五部分55和接地导体50电绝缘。配线75相对于接地导体50在外侧与直流电源74连接。在第三空间IS3内，配线75被接地导体50的第四部分54实质性地屏蔽于上部电极36。
在一个实施方式中，等离子体处理装置10还包括控制部80。控制部80控制等离子体处理装置10的各部。控制部80可以为计算机装置。控制部80可以具有处理器(processor)、存储器(memory)等的存储装置，键盘(keyboard)、鼠标(mouse)、触摸板(touch panel)等的输入装置、显示装置、控制信号的输入输出接口等。在存储装置中存储有控制程序和方案数据。控制部80的处理器执行控制程序，根据方案数据，发送控制信号以控制等离子体处理装置10的各部。为了执行方法MT，控制部80能够对等离子体处理装置10的各部进行控制。
下面，参照图5。图5是表示利用图2所示的等离子体处理装置能够形成的磁场分布的计算结果的图表。在图5中，横轴表示距中心轴线AX的距离，纵轴表示磁束密度。在图5中，给出了表示磁场BA的分布的磁束密度的分布、表示磁场BA的水平成分BH的分布的磁束密度的分布、表示磁场BA的垂直成分BV的分布的磁束密度的分布。图5所示的磁场及其2个成分的分布为在从电磁铁60的下端离开下方174mm的面内的分布，即载置台14的上表面内的分布。对图5所示的磁场及其2个成分的分布进行计算时的条件如下所示。
＜计算的条件＞
线圈64的内径(半径)：132mm
线圈64的外径(半径)：173mm
线圈64的匝数：215匝
向线圈64供给的电流：4[A]
电磁铁60的下端与载置于载置台14上的被加工物W之间的距离：174mm
根据图5所示的磁场分布的计算结果可知，若利用电磁铁60，则能够形成这样的磁场分布，即在离开中心轴线AX的部位具有中心轴线AX上的水平成分大的水平成分。
下面，参照图6。图6是表示图2所示的等离子体处理装置的内部空间中的离子流(ion flux)的分布的测定结果的图表。在用于获得图6所示的测定结果的实验中，在圆盘状的样本载置于载置台14上的状态下，在内部空间12s中生成等离子体，利用电磁铁60在内部空间12s中形成了磁场。然后，在样本的直径上的多个测定点求得样本的温度的每单位时间的增加率(dT/dt)。此外，增加率(dT/dt)是反映离子流的量的参数。在实验中，将供给带电磁铁60的线圈64的电流设定为0[A]、1[A]、4[A]、6.5[A]，测定了离子流的分布。实验的其他条件如下面所示。
＜实验的条件＞
内部空间12s的压力：20mTorr(2.67Pa)
供给到内部空间12s的气体：1000sccm的Ar气体
第一高频：60MHz、100W
第二高频：40MHz、100W
在图6中，横轴是表示多个测定点各自位置的轴，表示距中心轴线AX的距离。以正距离特定的测定点在上述的直径上相对于中心轴线AX位于一侧，以负距离特定的测定点在上述的直径上相对于中心轴线AX位于另一侧。在图6中，纵轴表示增加率(dT/dt)。如图6所示，当向电磁铁60的线圈64供给的电流为0[A]时，增加率(dT/dt)，即离子流随着距中心轴线AX的距离增加而减少。即，当向线圈64供给的电流为0[A]时，形成了不均匀的等离子体密度的分布。当向线圈64供给的电流增加时，多个测定点的离子流的差减少。即，确认了通过利用电磁铁60在内部空间12s中形成磁场，能够形成均匀的等离子体密度的分布。
再次参照图1，以使用了等离子体处理装置10的情况为例，对方法MT进行说明。在腔室主体12的内部空间12s中收纳有被加工物W的状态下，执行方法MT。如图1所示，方法MT包括步骤ST1和步骤ST2。
在步骤ST1中，对被加工物W执行第一等离子体处理。在步骤ST1中，利用供给到内部空间12s的第一气体的等离子体对被加工物W进行处理。在步骤ST1中，可以向下部电极18供给第二高频，也可以不供给。在步骤ST1中向下部电极18供给第二高频的情况下，在步骤ST1中设定的第二高频的电功率小于在步骤ST2中向下部电极18供给的第二高频的电功率。
在步骤ST2中，对被加工物W执行第二等离子体处理。在步骤ST2中，利用供给到内部空间12s的第二气体的等离子体对被加工物W进行处理。在步骤ST2中，第二高频被供给到下部电极18。在步骤ST2中，将第二高频的电功率设定为比步骤ST1中的第二高频的电功率大的电功率。在一个实施方式中，第二高频的频率大于13.56MHz。第二高频的频率可以为40MHz以上，也可以为60MHz以上。
在步骤ST2中，利用电磁铁60在内部空间12s中形成如下磁场分布，即在被加工物W的边缘侧之上具有比被加工物W的中心之上的水平成分大的水平成分。
步骤ST1和步骤ST2可以交替地反复。在交替地反复步骤ST1和步骤ST2的情况下，判断在步骤ST3中是否满足停止条件。对停止条件而言，例如当包括步骤ST1和步骤ST2的顺序的执行次数达到规定次数时，判断为满足。当在步骤ST3中判断为不满足停止条件时，在此执行步骤ST1，接着执行步骤ST2。另一方面，当在步骤ST3中判断为满足停止条件时，结束执行方法MT。
在方法MT的步骤ST2中，将第二高频的功率设定为比在步骤ST1中设定的第二高频的功率高的功率。因此，在执行步骤ST2的第二等离子体处理中，在被加工物W的中心之上电场强度变高，在被加工物W的边缘侧之上电场强度变低。即，在执行第二等离子体处理中，相对于中心轴线AX在辐射方向上形成不均匀的电场强度的分布。在执行第二等离子体处理中，在内部空间12s中形成上述的磁场分布。在形成有较大的水平成分的磁场的部位，电子的停留时间变长。其结果，在形成有较大的水平成分的磁场的部位，等离子体的密度上升。因此，在执行第二等离子体处理中的等离子体密度的分布均匀化。然而，由于利用由电磁铁60形成的磁场分布将等离子体密度的分布均匀化，因此，在从第一等离子体处理到执行第二等离子体处理的等离子体处理切换的时刻，能够高速地将等离子体密度的分布均匀化。在交替地反复步骤ST1和步骤ST2时，利用能够高速地均匀化等离子体密度的分布的电磁铁60是非常有利的。
在一个实施方式中，第一气体包括碳氟化合物气体，例如C4F8气体。第二气体包括He气体、Ne气体、Ar气体、Kr气体、Xe气体等的稀有气体。该实施方式的方法MT能够相对于由氮化硅形成的第二区域，选择性地对由氧化硅形成的第一区域进行蚀刻。
图7是能够应用图1所示的方法的一个实施方式的一例被加工物的局部放大截面图。图7所示的被加工物W具有基底区域UR、多个隆起区域PR、第一区域R1、第二区域R2和掩模MK。该被加工物W可以为例如在鳍式型场效应晶体管的制造中得到的产物。
基底区域UR能够由例如多晶硅构成。基底区域UR在一个例子中为鳍状区域，具有大致长方体形状。多个隆起区域PR设置于基底区域UR上，彼此大致平行地排列。这些隆起区域PR可以为例如栅极区域。第二区域R2由氮化硅形成。第二区域R2设置为覆盖隆起区域PR和基底区域UR。第二区域R2在两个相邻的隆起区域PR之间提供凹部。第一区域R1由氧化硅形成。第一区域R1设置于由第二区域R2提供的上述的凹部中。另外，第一区域R1设置为覆盖第二区域R2。在第一区域R1上设置有掩模MK。对掩模MK进行绘制，使得在由第二区域R2提供的凹部的上方提供开口。掩模MK的开口的宽度大于由第二区域R2提供的凹部的宽度。掩模MK为由有机膜形成的掩模。掩模MK能够利用光刻技术制作。
下面，以应用于图7所示的被加工物W的情况为例，对一个实施方式的方法MT进行说明。然而，一个实施方式的方法MT能够应用于具有由氧化硅形成的第一区域和由氮化硅形成的第二区域的任意被加工物。下面，除图1和图7之外，还参照图8、图9的(a)、图9的(b)和图10。图8是从图7所示的状态进行了处理的被加工物的局部放大截面图。图9的(a)是图1所示的方法的一个实施方式的执行步骤ST1后的状态的被加工物的局部放大截面图，图9的(b)是图1所示的方法的一个实施方式的执行步骤ST2后的状态的被加工物的局部放大截面图。图10是应用了图1所示的方法的一个实施方式之后的被加工物的局部放大截面图。
在一个实施方式的方法MT中，可以仅通过步骤ST1和步骤ST2对第一区域R1进行蚀刻。或者，也可以在最初执行步骤ST1之前，直到露出第二区域R2(参照图8)或者直到即将露出第二区域R2，利用其他等离子体蚀刻处理对第一区域R1进行蚀刻。例如，直到露出第二区域R2(参照图8)或者直到即将露出第二区域R2，可以利用来自碳氟化合物气体的等离子体的离子和/或自由基等的活性种对第一区域R1进行蚀刻。
在一个实施方式的方法MT的步骤ST1中，利用包含碳氟化合物气体的上述的第一气体的等离子体，对被加工物W进行处理。第一气体除碳氟化合物气体之外，还可以包含氧气和Ar气体等的稀有气体。在该步骤ST1中，包含碳氟化合物的堆积物的膜DP形成于被加工物W上。在步骤ST1中，以第二区域R2上的膜DP的膜厚大于第一区域R1上的膜DP的膜厚的方式形成膜DP。
具体而言，在步骤ST1中，向内部空间12s供给第一气体，利用排气装置34将内部空间12s的压力减压为指定的压力。通过供给第一高频，第一气体在内部空间12s中被激发。其结果，在内部空间12s中生成第一气体的等离子体。在步骤ST1中，第二高频的电功率设定为低于步骤ST2的第二高频的电功率。在步骤ST1中，也可以不向下部电极18供给第二高频。
在步骤ST1中，被加工物W的温度设定为20℃以上、250℃以下的温度。被加工物W的温度由向流路18p供给的热交换介质和设置于静电卡盘20内的上述一个以上加热器进行调整。当将被加工物W的温度设定为上述温度时，如图9的(a)所示，包含碳氟化合物的堆积物的膜DP形成在被加工物W上。如图9的(a)所示，膜DP的膜厚在第二区域R2上较大，在第一区域R1上较小。此外，超过250℃的温度为掩模MK的玻璃转移温度，在该温度下，形成在第一区域R1上的膜DP的膜厚与形成在第二区域R2上的膜DP的膜厚之差变小。另外，在低于20℃的温度下，形成在第一区域R1上的膜DP的膜厚与形成在第二区域R2上的膜DP的膜厚之差变小。
在步骤ST2中，利用含有稀有气体的上述的第二气体的等离子体，对在步骤ST1处理的被加工物W进行处理。第二气体可以为仅包含稀有气体的气体。或者，第二气体除稀有气体之外，还可以包含氧气。在步骤ST2中，向内部空间12s供给第二气体，利用排气装置34将内部空间12s的压力减压到指定压力。通过供给第二高频，第二气体在内部空间12s中被激发。其结果，在内部空间12s中生成第二气体的等离子体。在步骤ST2中，向下部电极18供给第二高频。在步骤ST2中，第二高频的电功率设定为高于步骤ST1中的第二高频的电功率。
在步骤ST2中，向被加工物W照射稀有气体的离子。当稀有气体的离子被照射到膜DP时，利用膜DP包含的碳氟化合物的自由基对第一区域R1进行蚀刻。另一方面，第二区域R2上的膜DP虽然减少，但是以抑制第二区域R2的蚀刻的方式对第二区域R2进行保护。当执行步骤ST2时，图9的(a)所示的被加工物W变为图9的(b)所示的状态。然后，通过交替地反复步骤ST1和步骤ST2，如图10所示，去除由第二区域R2提供的凹部中的第一区域R1，形成开口HL。即，自适应地形成开口HL。
然而，在由第二区域R2提供的凹部的宽度狭窄时，通过执行步骤ST1，在狭窄的凹部中存在的第一区域R1上形成较厚的堆积物。若在第一区域R1上形成较厚的堆积物的膜，则在步骤ST2中不会进行第一区域R1的蚀刻。因此，在由第二区域R2提供的凹部的宽度狭窄的情况下，需要减小在被加工物W上形成的堆积物的膜DP的膜厚。在堆积物的膜DP的膜厚较小的情况下，为了抑制第二区域R2的蚀刻，需要降低照射到被加工物W的稀有气体的离子的能量。通过使用具有较高频率的第二高频，降低离子的能量。例如，能够使用具有大于13.56MHz的频率、40MHz以上的频率或者60MHz以上的频率的第二高频。当使用具有较高频率的第二高频时，在步骤ST2中形成的上述电场强度的分布的不均匀性变得更加显著。通过在步骤ST2中利用电磁铁60形成上述的磁场，消除或者抑制上述不均匀性。
以上，对各种实施方式进行了说明，但是不限于上述的实施方式，而能够构成各种的变形方式。能够使用如下装置来执行方法MT：等离子体处理装置10以外的其他的等离子体处理装置，即，能够向下部电极供给第二高频(偏置用的高频)，并且能够在腔室主体的内部空间中形成与电磁铁60形成的磁场分布相同的磁场分布的任意的等离子体处理装置。作为这样的等离子体处理装置，例示了如下装置，即构成为向下部电极供给第一高频的电容耦合型的等离子体处理装置、电感耦合型的等离子体处理装置或者构成为利用微波等的表面波使气体激发的等离子体处理装置。
另外，在方法MT中使用的等离子体处理装置的电磁铁可以具有一个以上的线圈。

Claims (7)

1.一种使用等离子体处理装置来执行的等离子体处理方法，其特征在于：
所述等离子体处理装置包括：
提供内部空间的腔室主体；
设置于所述内部空间中的载置台，其包括下部电极，提供被加工物的载置区域，所述载置区域的中心位于所述腔室主体的中心轴线上；
向所述内部空间供给第一气体和第二气体的气体供给部；
产生等离子体生成用的第一高频的第一高频电源；
与所述下部电极电连接的第二高频电源，其产生具有比所述第一高频的频率低的频率的第二高频；和
在所述内部空间中形成磁场的电磁铁，
所述等离子体处理方法在所述内部空间中收纳有被加工物的状态下执行，其包括：
对所述被加工物执行第一等离子体处理的步骤，在该步骤中利用供给到所述内部空间的所述第一气体的等离子体对所述被加工物进行处理；和
对所述被加工物执行第二等离子体处理的步骤，在该步骤中利用供给到所述内部空间的所述第二气体的等离子体对所述被加工物进行处理，
在所述执行第二等离子体处理的步骤中被设定的所述第二高频的电功率，大于在所述执行第一等离子体处理的步骤中被设定的所述第二高频的电功率，
在所述执行第二等离子体处理的步骤中，利用所述电磁铁形成在所述被加工物的边缘侧之上具有比所述被加工物的中心之上的水平成分大的水平成分的磁场分布。
2.如权利要求1所述的等离子体处理方法，其特征在于：
交替地反复所述执行第一等离子体处理的步骤和所述执行第二等离子体处理的步骤。
3.如权利要求1或2所述的等离子体处理方法，其特征在于：
所述被加工物具有由氧化硅形成的第一区域和由氮化硅形成的第二区域，
所述第一气体包含碳氟化合物气体，
在所述执行所述第一等离子体处理的步骤中，在所述被加工物上形成包含碳氟化合物的堆积物的膜，
所述第二气体包含稀有气体，
在所述执行所述第二等离子体处理的步骤中，通过向形成有所述堆积物的膜的所述被加工物照射所述稀有气体的离子，来对所述第一区域进行蚀刻。
4.如权利要求3所述的等离子体处理方法，其特征在于：
所述第一区域设置于由所述第二区域提供的凹部内。
5.如权利要求1～4的任一项所述的等离子体处理方法，其特征在于：
所述第二高频的所述频率大于13.56MHz。
6.如权利要求5所述的等离子体处理方法，其特征在于：
所述第二高频的所述频率为40MHz以上。
7.如权利要求5所述的等离子体处理方法，其特征在于：
所述第二高频的所述频率为60MHz以上。
CN201811118529.8A 2017-09-26 2018-09-25 等离子体处理方法 Active CN109559987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310085511.7A CN115938906A (zh) 2017-09-26 2018-09-25 等离子体处理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017185082A JP6937644B2 (ja) 2017-09-26 2017-09-26 プラズマ処理装置及びプラズマ処理方法
JP2017-185082 2017-09-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310085511.7A Division CN115938906A (zh) 2017-09-26 2018-09-25 等离子体处理装置

Publications (2)

Publication Number Publication Date
CN109559987A true CN109559987A (zh) 2019-04-02
CN109559987B CN109559987B (zh) 2023-03-10

Family

ID=65807863

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811118529.8A Active CN109559987B (zh) 2017-09-26 2018-09-25 等离子体处理方法
CN202310085511.7A Pending CN115938906A (zh) 2017-09-26 2018-09-25 等离子体处理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310085511.7A Pending CN115938906A (zh) 2017-09-26 2018-09-25 等离子体处理装置

Country Status (5)

Country Link
US (2) US10546723B2 (zh)
JP (1) JP6937644B2 (zh)
KR (1) KR20240144048A (zh)
CN (2) CN109559987B (zh)
TW (1) TWI815822B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7198609B2 (ja) * 2018-08-21 2023-01-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11699571B2 (en) 2020-09-08 2023-07-11 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US20220076922A1 (en) * 2020-09-08 2022-03-10 Applied Materials, Inc. Single chamber flowable film formation and treatments
US11887811B2 (en) 2020-09-08 2024-01-30 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
JP2022064042A (ja) * 2020-10-13 2022-04-25 株式会社Kelk 基板処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880034A (en) * 1997-04-29 1999-03-09 Princeton University Reduction of semiconductor structure damage during reactive ion etching
US20020069971A1 (en) * 1996-01-03 2002-06-13 Tetsunori Kaji Plasma processing apparatus and plasma processing method
TW563194B (en) * 2000-09-13 2003-11-21 Hitachi Ltd Plasma processing system and method for manufacturing semiconductor device using the same
EP2030490A1 (de) * 2006-06-16 2009-03-04 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Verfahren und vorrichtung zum erzeugen eines plasmas sowie verwendung derselben
CN103247511A (zh) * 2012-02-14 2013-08-14 东京毅力科创株式会社 基板处理装置
JP2014158005A (ja) * 2013-01-21 2014-08-28 Tokyo Electron Ltd 多層膜をエッチングする方法
JP2015173240A (ja) * 2014-02-24 2015-10-01 東京エレクトロン株式会社 エッチング方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521082B1 (en) * 2002-04-16 2003-02-18 Applied Materials Inc. Magnetically enhanced plasma apparatus and method with enhanced plasma uniformity and enhanced ion energy control
JP4550507B2 (ja) * 2004-07-26 2010-09-22 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP4593413B2 (ja) * 2005-09-15 2010-12-08 株式会社日立ハイテクノロジーズ プラズマ処理方法及び処理装置
JP5188496B2 (ja) * 2007-03-22 2013-04-24 パナソニック株式会社 プラズマ処理装置及びプラズマ処理方法
JP2008251866A (ja) * 2007-03-30 2008-10-16 Hitachi High-Technologies Corp プラズマ処理装置
JP2010056114A (ja) * 2008-08-26 2010-03-11 Hitachi High-Technologies Corp プラズマ処理装置
JP6204869B2 (ja) * 2014-04-09 2017-09-27 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10475626B2 (en) * 2015-03-17 2019-11-12 Applied Materials, Inc. Ion-ion plasma atomic layer etch process and reactor
JP6727068B2 (ja) * 2016-08-08 2020-07-22 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020069971A1 (en) * 1996-01-03 2002-06-13 Tetsunori Kaji Plasma processing apparatus and plasma processing method
US5880034A (en) * 1997-04-29 1999-03-09 Princeton University Reduction of semiconductor structure damage during reactive ion etching
TW563194B (en) * 2000-09-13 2003-11-21 Hitachi Ltd Plasma processing system and method for manufacturing semiconductor device using the same
EP2030490A1 (de) * 2006-06-16 2009-03-04 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Verfahren und vorrichtung zum erzeugen eines plasmas sowie verwendung derselben
CN103247511A (zh) * 2012-02-14 2013-08-14 东京毅力科创株式会社 基板处理装置
JP2014158005A (ja) * 2013-01-21 2014-08-28 Tokyo Electron Ltd 多層膜をエッチングする方法
JP2015173240A (ja) * 2014-02-24 2015-10-01 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US10546723B2 (en) 2020-01-28
TW201923817A (zh) 2019-06-16
JP2019061849A (ja) 2019-04-18
KR20240144048A (ko) 2024-10-02
US11145490B2 (en) 2021-10-12
CN109559987B (zh) 2023-03-10
US20190096635A1 (en) 2019-03-28
JP6937644B2 (ja) 2021-09-22
TWI815822B (zh) 2023-09-21
KR20190035589A (ko) 2019-04-03
CN115938906A (zh) 2023-04-07
US20200126759A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
CN109559987A (zh) 等离子体处理方法
CN102378462B (zh) 等离子体处理装置
CN110462798A (zh) 在感应耦合等离子体处理室内以低偏压产生近衬底补充等离子体密度
US20040237897A1 (en) High-Frequency electrostatically shielded toroidal plasma and radical source
TWI791615B (zh) 電漿處理裝置
JP2004193565A (ja) プラズマ処理装置、プラズマ処理方法及びプラズマ処理装置の電極板
US6634313B2 (en) High-frequency electrostatically shielded toroidal plasma and radical source
JP2004193566A (ja) プラズマ処理装置及びプラズマ処理方法
US20240290625A1 (en) Plasma processing apparatus
TW201833976A (zh) 雙頻率表面波電漿源
CN109755125A (zh) 蚀刻方法
KR20180125432A (ko) 플라스마 처리 장치
JP2022103235A (ja) プラズマ処理装置及びプラズマ処理方法
CN111105973B (zh) 清洗方法及等离子体处理装置
US11710643B2 (en) Method of etching and plasma processing apparatus
JP2003258073A (ja) プラズマ処理装置及びその試料台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant