JP2016046470A - 被処理体をエッチングする方法 - Google Patents

被処理体をエッチングする方法 Download PDF

Info

Publication number
JP2016046470A
JP2016046470A JP2014171686A JP2014171686A JP2016046470A JP 2016046470 A JP2016046470 A JP 2016046470A JP 2014171686 A JP2014171686 A JP 2014171686A JP 2014171686 A JP2014171686 A JP 2014171686A JP 2016046470 A JP2016046470 A JP 2016046470A
Authority
JP
Japan
Prior art keywords
gas
multilayer film
magnetic layer
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014171686A
Other languages
English (en)
Other versions
JP6285322B2 (ja
Inventor
保 森本
Tamotsu Morimoto
保 森本
松潤 康
Shojun Ko
松潤 康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014171686A priority Critical patent/JP6285322B2/ja
Priority to US15/327,434 priority patent/US9947864B2/en
Priority to PCT/JP2015/072378 priority patent/WO2016031520A1/ja
Priority to KR1020177001874A priority patent/KR102365473B1/ko
Priority to TW104127594A priority patent/TWI644357B/zh
Publication of JP2016046470A publication Critical patent/JP2016046470A/ja
Application granted granted Critical
Publication of JP6285322B2 publication Critical patent/JP6285322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 多層膜の電気特性の劣化を抑制しつつ、エッチング後の多層膜の側壁面の垂直性を向上する。
【解決手段】 一実施形態では、下部電極と、該下部電極上に設けられる多層膜であり、第１の磁性層、第２の磁性層、及び第１の磁性層と第２の磁性層との間に介在する絶縁層を含む該多層膜と、を含む被処理体をマスクを介してエッチングする方法が提供される。この方法は、第１の希ガス、及び、該第１の希ガスよりも大きい原子番号を有する第２の希ガスを含み、且つ、水素ガスを含まない第１の処理ガスのプラズマに被処理体を晒す工程を含む。
【選択図】図１

Description

本発明の実施形態は、被処理体をエッチングする方法に関する。
磁気抵抗効果素子を用いたメモリ素子の一種として、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｕｌ Ｊｕｎｃｔｉｏｎ）構造を有するＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）素子が注目されている。
ＭＲＡＭ素子は、遷移金属や磁性体といった難エッチング材料から構成された多層膜を含んでいる。このようなＭＲＡＭ素子の製造では、例えば、ＰｔＭｎ（白金マンガン）層を、Ｔａ（タンタル）を含むマスクを介してエッチングすることがある。このエッチングによって形成される形状は、高い垂直性を有することが望ましい。下記特許文献１には、水素ガス、二酸化炭素ガス、メタンガス、及び希ガスを含むエッチングガスのプラズマを発生させて、タンタル層をマスクとして白金マンガン層をドライエッチングすることが記載されている。特許文献１に記載の方法では、エッチングガスに含まれる水素のプラズマにより、白金マンガン層の表面に形成された堆積物を除去しながらエッチングを行うので、白金マンガン層を高い垂直性で加工することが可能となる。
特開２０１３−８９８５７号公報
本発明者は、特許文献１に記載の方法のように、エッチングガスに水素ガスが含まれていると、多層膜の電気特性、具体的には製造されたＭＲＡＭ素子のＭＲ比が劣化することを見出した。この電気特性の劣化は、エッチングガスの励起によって生じる水素イオン又は水素原子が多層膜の接合面に損傷を与えることに起因するものであると推測される。
したがって、本技術分野では、多層膜の電気特性の劣化を抑制しつつ、多層膜の側壁面の垂直性を向上することができるエッチング方法が要請されている。
一側面においては、下部電極と、該下部電極上に設けられる多層膜であり、第１の磁性層、第２の磁性層、及び第１の磁性層と第２の磁性層との間に介在する絶縁層を含む該多層膜と、を含む被処理体をマスクを介してエッチングする方法が提供される。この方法は、第１の希ガス、及び、該第１の希ガスよりも大きい原子番号を有する第２の希ガスを含み、且つ、水素ガスを含まない第１の処理ガスのプラズマに被処理体を晒す工程を含む。
一側面に係る方法では、第１の希ガス及び第２の希ガスを含み、且つ、水素ガスを含まない第１の処理ガスのプラズマにより、被処理体がエッチングされる。この第１の処理ガスには、水素ガスが含まれていないので、水素イオンによって多層膜の接合面が損傷することを防止することができる。その結果、多層膜の電気特性の劣化を抑制することが可能となる。また、相対的に小さな原子番号を有する第１の希ガスの原子は、多層膜を構成する各層がエッチングされ易くなるように改質する。改質された多層膜は、第１の希ガスよりも大きい原子番号を有する第２の希ガスにより容易にエッチングすることができる。したがって、一側面に係る方法では、エッチング後の多層膜の側壁面の垂直性を向上することができる。
一形態に係る方法は、ヘリウム及びネオンを含む第２の処理ガスのプラズマに被処理体を晒す工程であり、第１の処理ガスのプラズマに被処理体を晒す工程によって、多層膜がエッチングされて下部電極の表面が露出した後に行われる、該工程を更に含んでもよい。多層膜のエッチングでは、多層膜の幅（ＣＤ：Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）を小さくするためにオーバーエッチングが行われることがある。オーバーエッチングでは、多層膜上のマスクの膜厚を維持することが望ましい。第２の処理ガスに含まれるヘリウム及びネオンは、比較的軽い希ガスであるのでマスクに対するエッチング効率が低い。一方、ヘリウム及びネオンのプラズマは、多層膜を構成する磁性体をエッチングすることが可能である。即ち、ヘリウム及びネオンを含むプラズマを用いることにより、マスクに対する多層膜のエッチング選択比を高めることができる。その結果、マスクの膜厚を維持しつつ、多層膜の幅を小さくすることができる。
一形態においては、メインエッチングガス及びオーバーエッチングガスは、メタンガスを更に含んでいてもよい。これにより、エッチング後の多層膜の垂直性を更に向上させることが可能である。また、一形態においては、多層膜は、下部電極と第１の磁性層との間に設けられる固定層を更に含んでいてもよい。
一形態においては、第１の磁性層及び第２の磁性層は、ＣｏＦｅＢから構成され、絶縁層は、ＭｇＯから構成され、固定層は、ＣｏＰｔから構成されていてもよい。
一形態においては、第１の希ガスは、ヘリウム又はネオンであり、第２の希ガスは、アルゴン、クリプトン、キセノンのうち何れか１つであってもよい。また、第１の希ガスは、ヘリウムであり、第２の希ガスは、クリプトンであってもよい。
本発明の一側面及び実施形態によれば、多層膜の電気特性の劣化を抑制しつつ、多層膜の側壁面の垂直性を向上することができる。
被処理体をエッチングする方法の一実施形態を示す流れ図である。 プラズマ処理装置の一例を示す図である。 方法ＭＴが適用される被処理体の一例を示す図である。 方法ＭＴの工程ＳＴ２が実施された後の被処理体の一例を示す図である。 形状のパラメータを示す図である。 エッチング時間に対するマスクの膜厚、及び、多層膜の幅の変化を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととし、同一又は相当の部分に対する重複した説明は省略する。
図１は、被処理体をエッチングする方法の一実施形態を示す流れ図である。一実施形態の被処理体をエッチングする方法においては、下部電極と、第１の磁性層、第２の磁性層、及び第１の磁性層と第２の磁性層との間に介在する絶縁層を含む多層膜と、を含む被処理体がマスクを介してエッチングされる。図１に示す方法ＭＴは、工程ＳＴ１及び工程ＳＴ２を含む。方法ＭＴは、プラズマ処理装置を用いて行われる。以下では、方法ＭＴの実施に用いることが可能なプラズマ処理装置について説明する。
図２は、プラズマ処理装置の一例を示す図である。図２に示すプラズマ処理装置１０は、容量結合型のプラズマ処理装置である。なお、方法ＭＴの実施には、誘導結合型のプラズマ処理装置、マイクロ波といった表面波を用いるプラズマ処理装置のように、任意のプラズマ処理装置を用いることができる。
図２に示すように、プラズマ処理装置１０は、処理容器１２を備えている。処理容器１２は、略円筒形状を有しており、その内部空間として処理空間Ｓを画成している。プラズマ処理装置１０は、処理容器１２内に、略円板形状のベース１４を備えている。ベース１４は、処理空間Ｓの下方に設けられている。ベース１４は、例えばアルミニウム製であり、下部電極を構成している。ベース１４は、プロセスにおいて後述する静電チャック５０の熱を吸熱して、静電チャック５０を冷却する機能を有する。
ベース１４の内部には、冷媒流路１５が形成されており、冷媒流路１５には、冷媒入口配管、冷媒出口配管が接続されている。プラズマ処理装置１０では、冷媒流路１５に適宜の冷媒、例えば冷却水等が循環される。これによって、ベース１４及び静電チャック５０が所定の温度に制御されるようになっている。
また、プラズマ処理装置１０は、筒状保持部１６及び筒状支持部１７を更に備えている。筒状保持部１６は、ベース１４の側面及び底面の縁部に接して、ベース１４を保持している。筒状支持部１７は、処理容器１２の底部から垂直方向に延在し、筒状保持部１６を介してベース１４を支持している。プラズマ処理装置１０は、この筒状保持部１６の上面に載置されるフォーカスリング１８を更に備えている。フォーカスリング１８は、例えば、シリコン又は石英から構成され得る。
一実施形態においては、処理容器１２の側壁と筒状支持部１７との間には、排気路２０が形成されている。排気路２０の入口又はその途中には、バッフル板２２が取り付けられている。また、排気路２０の底部には、排気口２４が設けられている。排気口２４は、処理容器１２の底部に嵌め込まれた排気管２８によって画成されている。この排気管２８には、排気装置２６が接続されている。排気装置２６は、真空ポンプを有しており、処理容器１２内の処理空間Ｓを所定の真空度まで減圧することができる。処理容器１２の側壁には、被処理体Ｗの搬入出口を開閉するゲートバルブ３０が取り付けられている。
ベース１４には、イオン引き込み用の高周波電源３２が整合器３４を介して電気的に接続されている。高周波電源３２は、イオン引き込みに適した周波数、例えば、４００ＫＨｚの高周波バイアス電力を下部電極、即ち、ベース１４に印加する。
プラズマ処理装置１０は、更に、シャワーヘッド３８を備えている。シャワーヘッド３８は、処理空間Ｓの上方に設けられている。シャワーヘッド３８は、電極板４０及び電極支持体４２を含んでいる。
電極板４０は、略円板形状を有する導電性の板であり、上部電極を構成している。電極板４０には、プラズマ生成用の高周波電源３５が整合器３６を介して電気的に接続されている。高周波電源３５は、プラズマ生成用の周波数、例えば６０ＭＨｚの高周波電力を電極板４０に供給する。高周波電源３５によって電極板４０に高周波電力が与えられると、ベース１４と電極板４０との間の空間、即ち、処理空間Ｓには高周波電界が形成される。
電極板４０には、複数のガス通気孔４０ｈが形成されている。電極板４０は、電極支持体４２によって着脱可能に支持されている。電極支持体４２の内部には、バッファ室４２ａが設けられている。プラズマ処理装置１０は、ガス供給部４４を更に備えており、バッファ室４２ａのガス導入口２５にはガス供給導管４６を介してガス供給部４４が接続されている。ガス供給部４４は、処理空間Ｓに処理ガスを供給する。ガス供給部４４は、複数種のガスを供給し得る。一実施形態においては、ガス供給部４４は、第１の処理ガス、第２の処理ガス、及びメタンガスを供給し得る。第１の処理ガスは、第１の希ガス及び第２の希ガスを含み、且つ、水素ガスを含まないガスである。第２の処理ガスは、ヘリウム及びネオンを含むガスである。一実施形態では、第１の処理ガス及び第２の処理ガスは、メタンを更に含んでいてもよい。
電極支持体４２には、複数のガス通気孔４０ｈにそれぞれ連続する複数の孔が形成されており、当該複数の孔はバッファ室４２ａに連通している。したがって、ガス供給部４４から供給されるガスは、バッファ室４２ａ、ガス通気孔４０ｈを経由して、処理空間Ｓに供給される。
また、プラズマ処理装置１０の処理容器１２の天井部には、環状又は同心状に延在する磁場形成機構４８が設けられている。この磁場形成機構４８は、処理空間Ｓにおける高周波放電の開始（プラズマ着火）を容易にして放電を安定に維持するよう機能する。
また、ベース１４の上面の上には、静電チャック５０が設けられている。この静電チャック５０は、電極５２、並びに、一対の絶縁膜５４ａ及び５４ｂを含んでいる。絶縁膜５４ａ及び５４ｂは、セラミック等の絶縁体により形成される膜である。電極５２は、導電膜であり、絶縁膜５４ａと絶縁膜５４ｂの間に設けられている。この電極５２には、スイッチＳＷを介して直流電源５６が接続されている。直流電源５６から電極５２に直流電圧が与えられると、クーロン力が発生し、当該クーロン力によって被処理体Ｗが静電チャック５０上に吸着保持される。また、静電チャック５０の内部には、加熱素子であるヒータが埋め込まれ、被処理体Ｗを所定温度に加熱できるようになっている。ヒータは、配線を介してヒータ電源に接続される。
プラズマ処理装置１０は、ガス供給ライン５８及び６０、並びに、伝熱ガス供給部６２及び６４を更に備えている。伝熱ガス供給部６２は、ガス供給ライン５８に接続されている。このガス供給ライン５８は、静電チャック５０の上面まで延びて、当該上面の中央部分において環状に延在している。伝熱ガス供給部６２は、例えばＨｅガスといった伝熱ガスを、静電チャック５０の上面と被処理体Ｗとの間に供給する。また、伝熱ガス供給部６４はガス供給ライン６０に接続されている。ガス供給ライン６０は、静電チャック５０の上面まで延びて、当該上面においてガス供給ライン５８を囲むように環状に延在している。伝熱ガス供給部６４は、例えばＨｅガスといった伝熱ガスを、静電チャック５０の上面と被処理体Ｗとの間に供給する。
また、プラズマ処理装置１０は、制御部６６を更に備えている。この制御部６６は、排気装置２６、スイッチＳＷ、高周波電源３２、整合器３４、高周波電源３５、整合器３６、ガス供給部４４、並びに、伝熱ガス供給部６２及び６４に接続されている。制御部６６は、排気装置２６、スイッチＳＷ、高周波電源３２、整合器３４、高周波電源３５、整合器３６、ガス供給部４４、並びに、伝熱ガス供給部６２及び６４のそれぞれに制御信号を送出する。制御部６６からの制御信号により、排気装置２６による排気、スイッチＳＷの開閉、高周波電源３２からの高周波バイアス電力の供給、整合器３４のインピーダンス調整、高周波電源３５からの高周波電力の供給、整合器３６のインピーダンス調整、ガス供給部４４による処理ガスの供給、伝熱ガス供給部６２及び６４それぞれによる伝熱ガスの供給が制御される。
このプラズマ処理装置１０は、ガス供給部４４から処理空間Ｓに第１の処理ガス、第２の処理ガスを選択的に供給することができる。また、第１の処理ガス及び第２の処理ガスといった処理ガスが処理空間Ｓに供給された状態で、電極板４０とベース１４との間、即ち、処理空間Ｓにおいて高周波電界が形成されると、処理空間Ｓにおいてプラズマが発生する。この処理ガスに含まれる元素の活性種により、被処理体Ｗの被エッチング層のエッチングが行われる。
再び、方法ＭＴについて説明する。まず、方法ＭＴが適用される被処理体について説明する。図３は、方法ＭＴが適用される被処理体の一例を示す図である。図３に示す被処理体Ｗは、ＭＴＪ構造を有するＭＲＡＭ素子の製造の途中で得られる生産物である。
図３に示す被処理体Ｗは、下部電極１０２、多層膜ＭＬ、上部電極１１２、上層１１４を有している。下部電極１０２は、導電性材料から構成される電極であり、その上部に各層を積層するための下地層としても機能する。下部電極１０２は、例えばタンタル（Ｔａ）膜、ルテニウム（Ｒｕ）膜、タンタル膜が順に積層された積層構造を有し得る。
多層膜ＭＬは、下部電極１０２上に設けられており、固定層１０４、第１の磁性層１０６、絶縁層１０８、第２の磁性層１１０を含んでいる。この多層膜ＭＬは、一対の強磁性体の間に絶縁体が設けられたＭＴＪ構造を含んでいる。固定層１０４は、下部電極１０２と第１の磁性層１０６との間に設けられており、コバルト白金（ＣｏＰｔ）、白金マンガン（ＰｔＭｎ）といった反強磁性体材料から構成されている。この固定層１０４は、反強磁性体によるピン止め効果により第１の磁性層１０６の磁化の方向を固定するピン止め層として機能する。
第１の磁性層１０６は、固定層１０４上に設けられており、強磁性体材料から構成されている。第１の磁性層１０６は、固定層１０４によるピン止め効果により、磁化の方向が外部磁界の影響を受けず一定に保持される。第１の磁性層１０６は、例えばＣｏＦｅＢから構成されている。
絶縁層１０８は、第１の磁性層１０６と第２の磁性層１１０との間に設けられている。第１の磁性層１０６と第２の磁性層１１０との間に絶縁層１０８が介在することにより、第１の磁性層１０６と第２の磁性層１１０との間には、トンネル磁気抵抗効果が生じる。即ち、第１の磁性層１０６と第２の磁性層１１０との間には、第１の磁性層１０６の磁化方向と第２の磁性層１１０の磁化方向との相対関係（平行または反平行）に応じた電気抵抗が生じる。絶縁層１０８は、例えばＭｇＯから構成されている。
第２の磁性層１１０は、絶縁層１０８上に設けられており、強磁性体材料から構成されている。第２の磁性層１１０は、外部磁場に磁化の向きが追従する、いわゆるフリー層として機能する。第２の磁性層１１０は、例えばＣｏＦｅＢから構成される。
上部電極１１２は、導電性材料から構成される電極であり、第２の磁性層１１０上に設けられている。上部電極１１２は、例えばタンタル膜、ルテニウム膜が順に積層された積層構造を有し得る。上層１１４は、上部電極１１２上に設けられる。上層１１４は、例えばタンタルから構成されている。方法ＭＴの一適用例においては、上部電極１１２及び上層１１４からなる積層構造がマスクＭＫとなって、多層膜ＭＬがエッチングされる。
図１に戻り、まず方法ＭＴでは、工程ＳＴ１が行われる。工程ＳＴ１では、第１の処理ガスのプラズマに被処理体Ｗが晒される。これにより、マスクＭＫを介して多層膜ＭＬがエッチングされる。第１の処理ガスは、第１の希ガス、及び、第２の希ガスを含み、且つ、水素ガスを含まないガスである。第１の処理ガスに含まれる第２の希ガスは、第１の希ガスの原子番号よりも大きい原子番号を有する希ガスである。例えば、第１の希ガスがヘリウム（Ｈｅ）である場合には、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の何れかを第２の希ガスとして用いることができる。また、第１の希ガスがネオンである場合には、アルゴン、クリプトン、キセノンの何れかを第２の希ガスとして用いることができる。なお、一実施形態では、第１の希ガスをヘリウム又はネオンとし、第２の希ガスをアルゴン、クリプトン、キセノンのうち何れか１つとしてもよい。特に、第１の希ガスをヘリウムとし、第２の希ガスをクリプトンとしてもよい。また、一実施形態では、第１の処理ガスはメタンガスを更に含み得る。
この工程ＳＴ１では、第１の処理ガスに含まれる第１の希ガスの活性種が多層膜ＭＬをエッチングされ易くなるように改質する。この改質のメカニズムは必ずしも明らかではないが、第１の希ガスの活性種が多層膜ＭＬの分子結合の一部を切断することによって、多層膜ＭＬをエッチングがされ易い状態に変質させていると推認される。また、工程ＳＴ１では、第１の処理ガスに含まれる第２の希ガスの活性種によって、改質された多層膜ＭＬが除去される。第２の希ガスは、比較的重い希ガスの原子であるので高いスパッタ効率、即ち、エッチング効率で改質された多層膜ＭＬを除去することができる。工程ＳＴ１は、下部電極１０２の表面が露出するまで行われる。方法ＭＴの工程ＳＴによれば、高いエッチング効率で多層膜ＭＬを除去することができるので、エッチング処理後の多層膜ＭＬの垂直性を高めることが可能となる。工程ＳＴ１によって多層膜ＭＬがエッチングされた後の被処理体Ｗの一例を図４に示す。
工程ＳＴ２によって下部電極１０２の表面が露出されると、次いで工程ＳＴ２が行われる。工程ＳＴ２では、第２の処理ガスのプラズマに被処理体Ｗが晒される。第２の処理ガスは、ヘリウム及びネオンを含むガスである。ヘリウム及びネオンは、原子番号が小さく、軽い希ガスであるので、マスクＭＫに対するスパッタ効率、即ちエッチング効率が低い。特に、上層１１４がタンタルから構成されている場合には、上層１１４のエッチング効率は非常に低い。一方、ヘリウム及びネオンの活性種は、遷移金属や磁性体を除去することが可能である。したがって、工程ＳＴ２では、マスクＭＫの膜厚を維持しつつ、多層膜ＭＬのうちマスクＭＫの下方に位置していない部分を除去することができる。これにより、多層膜ＭＬの幅を小さくすることができる。また、工程ＳＴ２によれば、多層膜ＭＬの側壁面の下部を除去することにより多層膜ＭＬの側壁面の垂直性を向上することができる。
以下、方法ＭＴの有効性について、実験例及び比較実験例に基づいて説明するが、本発明は以下の実験例に限定されるものではない。なお、以下に示す実験結果は、図３に示した被処理体Ｗに対してプラズマ処理装置１０を用いたエッチングを行うことによって取得されたものである。以下では、下部電極１０２として、タンタル膜、ルテニウム膜、タンタル膜が順に積層された多層膜を用いた。また、固定層１０４としては、ＣｏＰｔ膜を用いた。第１の磁性層１０６及び第２の磁性層１１０としては、ＣｏＦｅＢ膜を用いた。上部電極１１２としては、タンタル膜及びルテニウム膜が順に積層された多層膜を用いた。上層１１４としては、タンタル膜を用いた。
［エッチングの垂直性の評価］
まず、方法ＭＴの工程ＳＴ１の有効性について評価した。実験例１では、第１の処理ガスのプラズマを用いてマスクＭＫを介して多層膜ＭＬをエッチングした。比較実験例１では、窒素（Ｎ２）ガス及びネオンガスのプラズマを用いてマスクＭＫを介して多層膜ＭＬをエッチングした。そして、実験例１及び比較実験例１でエッチングされた多層膜ＭＬの側壁面の垂直性を評価した。実験例１及び比較実験例１の処理条件は以下の通りとした。
（実験例１の処理条件）
・処理容器１２内圧力：１０ｍＴｏｒｒ（１．３３３Ｐａ）
・プラズマ生成用高周波電力：２００Ｗ
・高周波バイアス電力：８００Ｗ
・クリプトンガスの流量：８５ｓｃｃｍ
・メタンガスの流量：１５ｓｃｃｍ
・ヘリウムガスの流量：１００ｓｃｃｍ
・被処理体温度：１０℃
（比較実験例１の処理条件）
・処理容器１２内圧力：１０ｍＴｏｒｒ（１．３３３Ｐａ）
・プラズマ生成用高周波電力：２００Ｗ
・高周波バイアス電力：８００Ｗ
・窒素ガスの流量：５０ｓｃｃｍ
・ネオンガスの流量：１５０ｓｃｃｍ
・被処理体温度：１０℃
実験例１及び比較実験例１でエッチングされた多層膜ＭＬの側壁面の角度θを測定した。この角度θは、図５に示すように、エッチング後の多層膜ＭＬの側壁面が下部電極１０２の表面に対してなす角度θである。その測定結果を以下に示す。
・実験例１で得られた多層膜ＭＬの角度θ：８３．３４°
・比較実験例１で得られた多層膜ＭＬの角度：２９．８４°
上記測定結果から、希ガスであるヘリウムガスと、ヘリウムガスよりも原子番号の大きいクリプトンガスを含む第１の処理ガスを用いることにより、第１の処理ガスを用いない比較実験例１よりもエッチング後の多層膜ＭＬの側壁面の垂直性が大幅に向上できることが確認された。
［マスクの膜厚、及び、多層膜の幅の評価］
次に、方法ＭＴの工程ＳＴ２の有効性について評価した。実験例２では、図４に示すように、工程ＳＴ１によって多層膜ＭＬが下部電極１０２の表面までエッチングされた被処理体Ｗに対して第２のガスのプラズマを用いてオーバーエッチングを行った。そして、エッチング時間に対する上層１１４の膜厚ＭＨ、及び、多層膜ＭＬの幅ＣＤの変化を評価した。なお、図５に示すように、膜厚ＭＨはオーバーエッチングを行った後に残った上層１１４の厚みであり、幅ＣＤはオーバーエッチングを行った後の多層膜ＭＬの底部の幅である。実験例２が実施される前の上層１１４の膜厚ＭＨは６１ｎｍであり、多層膜ＭＬの幅ＣＤは７６ｎｍであった。また、実験例２の処理条件は以下の通りとした。
（実験例２）
・処理容器１２内圧力：１０ｍＴｏｒｒ（１．３３３Ｐａ）
・プラズマ生成用高周波電力：２００Ｗ
・高周波バイアス電力：８００Ｗ
・メタンガスの流量：１５ｓｃｃｍ
・一酸化炭素（ＣＯ）ガスの流量：４３ｓｃｃｍ
・ネオンガスの流量：８５ｓｃｃｍ
・ヘリウムガスの流量：５７ｓｃｃｍ
・被処理体温度：１０℃
図６を参照する。図６は、エッチング時間に対する上層１１４の膜厚ＭＨ、及び、多層膜ＭＬの幅ＣＤの変化を示すグラフである。具体的に、図６では、エッチング時間が３０秒、６０秒、９０秒の時点における膜厚ＭＨ及び幅ＣＤを測定してプロットしている。
図６に示す結果から、エッチング時間が長くなるにつれて、多層膜ＭＬの幅ＣＤは小さくなることが確認された。一方、上層１１４の膜厚ＭＨは、エッチング時間が長くなっても、厚さが維持される傾向があることが確認された。例えば、エッチング時間が９０秒の場合には、幅ＣＤが１０ｎｍ小さくなるのに対して、膜厚ＭＨの減少は３ｎｍ程度であった。この結果から、ヘリウム及びネオンを含む第２のガスを用いて被処理体Ｗをエッチングすることにより、マスクＭＫの膜厚の減少を抑制しつつ、多層膜ＭＬの幅ＣＤを小さくすることができることが確認された。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、多層膜ＭＬの幅ＣＤを小さくすることを要しない場合には、工程ＳＴ２を行わなくてもよい。また、方法ＭＴが適用される被処理体は、下部電極と、該下部電極上に設けられる多層膜であり、第１の磁性層、第２の磁性層、及び第１の磁性層と第２の磁性層との間に介在する絶縁層を含む該多層膜と、を含んでいれば限定されず、例えば多層膜ＭＬ内に固定層、第１の磁性層、絶縁層、及び第２の磁性層とは異なる薄膜が含まれていてもよい。
また、第１の処理ガスは、第１の希ガス及び第２の希ガスを含み、且つ、水素ガスを含まない限り、任意のガスを更に含み得る。更に、第２の処理ガスは、ヘリウム及びネオンを含む限り、任意のガスを更に含み得る。また、上記実施形態では、方法ＭＴの工程ＳＴ１において、多層膜ＭＬをエッチングしているが、工程ＳＴ１において上層１１４をマスクとして、上部電極１１２及び多層膜ＭＬの双方を一括してエッチングしてもよい。
１０…プラズマ処理装置、１２…処理容器、１０２…下部電極、１０４…固定層、１０６…第１の磁性層、１０８…絶縁層、１１０…第２の磁性層、１１２…上部電極、１１４…上層、ＭＫ…マスク、ＭＬ…多層膜。

Claims (8)

  1. 下部電極と、該下部電極上に設けられる多層膜であり、第１の磁性層、第２の磁性層、及び前記第１の磁性層と前記第２の磁性層との間に介在する絶縁層を含む該多層膜と、を含む被処理体をマスクを介してエッチングする方法であって、
    第１の希ガス、及び、該第１の希ガスよりも大きい原子番号を有する第２の希ガスを含み、且つ、水素ガスを含まない第１の処理ガスのプラズマに前記被処理体を晒す工程を含む、方法。
  2. ヘリウム及びネオンを含む第２の処理ガスのプラズマに前記被処理体を晒す工程であり、前記第１の処理ガスのプラズマに前記被処理体を晒す工程によって、前記多層膜がエッチングされて前記下部電極の表面が露出した後に行われる、該工程を更に含む、
    請求項１に記載の方法。
  3. 前記第１の処理ガス及び前記第２の処理ガスは、メタンガスを更に含む、
    請求項２に記載の方法。
  4. 前記多層膜は、前記下部電極と前記第１の磁性層との間に設けられる固定層を更に含む、
    請求項１〜３の何れか一項に記載の方法。
  5. 前記第１の磁性層及び前記第２の磁性層は、ＣｏＦｅＢから構成され、
    前記絶縁層は、ＭｇＯから構成され、
    前記固定層は、ＣｏＰｔから構成される、
    請求項４に記載の方法。
  6. 前記マスクは、Ｔａを含む、
    請求項１〜５の何れか一項に記載の方法。
  7. 前記第１の希ガスは、ヘリウム又はネオンであり、
    前記第２の希ガスは、アルゴン、クリプトン、キセノンのうち何れか１つである、
    請求項１〜６の何れか一項に記載の方法。
  8. 前記第１の希ガスは、ヘリウムであり、
    前記第２の希ガスは、クリプトンである、
    請求項１〜７の何れか一項に記載の方法。
JP2014171686A 2014-08-26 2014-08-26 被処理体をエッチングする方法 Active JP6285322B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014171686A JP6285322B2 (ja) 2014-08-26 2014-08-26 被処理体をエッチングする方法
US15/327,434 US9947864B2 (en) 2014-08-26 2015-08-06 Method for etching object to be processed
PCT/JP2015/072378 WO2016031520A1 (ja) 2014-08-26 2015-08-06 被処理体をエッチングする方法
KR1020177001874A KR102365473B1 (ko) 2014-08-26 2015-08-06 피처리체를 에칭하는 방법
TW104127594A TWI644357B (zh) 2014-08-26 2015-08-25 被處理體之蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014171686A JP6285322B2 (ja) 2014-08-26 2014-08-26 被処理体をエッチングする方法

Publications (2)

Publication Number Publication Date
JP2016046470A true JP2016046470A (ja) 2016-04-04
JP6285322B2 JP6285322B2 (ja) 2018-02-28

Family

ID=55399419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014171686A Active JP6285322B2 (ja) 2014-08-26 2014-08-26 被処理体をエッチングする方法

Country Status (5)

Country Link
US (1) US9947864B2 (ja)
JP (1) JP6285322B2 (ja)
KR (1) KR102365473B1 (ja)
TW (1) TWI644357B (ja)
WO (1) WO2016031520A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231575A (zh) * 2016-12-22 2018-06-29 东京毅力科创株式会社 蚀刻方法
WO2018131215A1 (ja) * 2017-09-21 2018-07-19 株式会社日立ハイテクノロジーズ 磁気トンネル接合素子の製造方法および誘導結合型プラズマ処理装置
WO2019082716A1 (ja) * 2017-10-27 2019-05-02 東京エレクトロン株式会社 エッチング方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253437A (ja) * 2003-02-18 2004-09-09 Tdk Corp パターン形成方法、これを用いた磁気抵抗効果素子及び磁気ヘッドの製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置
JP2004349687A (ja) * 2003-04-17 2004-12-09 Applied Materials Inc 抗磁ランダムアクセスメモリ（ｍｒａｍ）装置の製造方法
JP2011014881A (ja) * 2009-05-27 2011-01-20 Canon Anelva Corp 磁気素子の製造方法と装置
JP2014112697A (ja) * 2014-01-15 2014-06-19 Hitachi High-Technologies Corp プラズマ処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911346B2 (en) * 2002-04-03 2005-06-28 Applied Materials, Inc. Method of etching a magnetic material
KR100923299B1 (ko) * 2003-01-28 2009-10-23 삼성전자주식회사 자기 램의 자기 터널 접합층 형성 방법
US7109085B2 (en) * 2005-01-11 2006-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Etching process to avoid polysilicon notching
US7569430B2 (en) * 2006-02-13 2009-08-04 Samsung Electronics Co., Ltd. Phase changeable structure and method of forming the same
US20100301008A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
US8238062B2 (en) * 2009-06-25 2012-08-07 Seagate Technology Llc Magnetoresistive reader with demagnetization flux guide
US8546263B2 (en) * 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions
KR20130005804A (ko) * 2011-07-07 2013-01-16 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법
JP5740281B2 (ja) 2011-10-20 2015-06-24 東京エレクトロン株式会社 金属膜のドライエッチング方法
US9899227B2 (en) * 2013-02-20 2018-02-20 Lam Research Corporation System, method and apparatus for ion milling in a plasma etch chamber

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253437A (ja) * 2003-02-18 2004-09-09 Tdk Corp パターン形成方法、これを用いた磁気抵抗効果素子及び磁気ヘッドの製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置
JP2004349687A (ja) * 2003-04-17 2004-12-09 Applied Materials Inc 抗磁ランダムアクセスメモリ（ｍｒａｍ）装置の製造方法
JP2011014881A (ja) * 2009-05-27 2011-01-20 Canon Anelva Corp 磁気素子の製造方法と装置
JP2014112697A (ja) * 2014-01-15 2014-06-19 Hitachi High-Technologies Corp プラズマ処理方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231575A (zh) * 2016-12-22 2018-06-29 东京毅力科创株式会社 蚀刻方法
JP2018107191A (ja) * 2016-12-22 2018-07-05 東京エレクトロン株式会社 エッチング方法
US10181559B2 (en) 2016-12-22 2019-01-15 Tokyo Electron Limited Etching method
CN108231575B (zh) * 2016-12-22 2023-04-11 东京毅力科创株式会社 蚀刻方法
WO2018131215A1 (ja) * 2017-09-21 2018-07-19 株式会社日立ハイテクノロジーズ 磁気トンネル接合素子の製造方法および誘導結合型プラズマ処理装置
CN109819664A (zh) * 2017-09-21 2019-05-28 株式会社日立高新技术 磁隧道结元件的制造方法以及感应耦合型等离子处理装置
US10833255B2 (en) 2017-09-21 2020-11-10 Hitachi High-Tech Corporation Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus
CN109819664B (zh) * 2017-09-21 2021-01-05 株式会社日立高新技术 磁隧道结元件的制造方法以及感应耦合型等离子处理装置
TWI722285B (zh) * 2017-09-21 2021-03-21 日商日立全球先端科技股份有限公司 磁穿隧接合元件之製造方法及感應耦合型電漿處理裝置
WO2019082716A1 (ja) * 2017-10-27 2019-05-02 東京エレクトロン株式会社 エッチング方法
JPWO2019082716A1 (ja) * 2017-10-27 2020-10-22 東京エレクトロン株式会社 エッチング方法
JP7001703B2 (ja) 2017-10-27 2022-01-20 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
TWI644357B (zh) 2018-12-11
WO2016031520A1 (ja) 2016-03-03
KR20170048321A (ko) 2017-05-08
US20170200886A1 (en) 2017-07-13
US9947864B2 (en) 2018-04-17
KR102365473B1 (ko) 2022-02-21
TW201620036A (zh) 2016-06-01
JP6285322B2 (ja) 2018-02-28

Similar Documents

Publication Publication Date Title
US9882124B2 (en) Etching method and substrate processing apparatus
JP6661283B2 (ja) クリーニング方法及びプラズマ処理方法
JP4354519B2 (ja) 磁気抵抗効果素子の製造方法
JP6347695B2 (ja) 被エッチング層をエッチングする方法
US9419211B2 (en) Etching method and substrate processing apparatus
TW201503257A (zh) 電漿蝕刻方法
US9660182B2 (en) Plasma processing method and plasma processing apparatus
JP6285322B2 (ja) 被処理体をエッチングする方法
JP2014183184A (ja) コバルト及びパラジウムを含む膜をエッチングする方法
WO2019082716A1 (ja) エッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180201

R150 Certificate of patent or registration of utility model

Ref document number: 6285322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250