TWI644357B - 被處理體之蝕刻方法 - Google Patents

被處理體之蝕刻方法 Download PDF

Info

Publication number
TWI644357B
TWI644357B TW104127594A TW104127594A TWI644357B TW I644357 B TWI644357 B TW I644357B TW 104127594 A TW104127594 A TW 104127594A TW 104127594 A TW104127594 A TW 104127594A TW I644357 B TWI644357 B TW I644357B
Authority
TW
Taiwan
Prior art keywords
magnetic layer
gas
etching
multilayer film
rare gas
Prior art date
Application number
TW104127594A
Other languages
English (en)
Other versions
TW201620036A (zh
Inventor
森本保
康松潤
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201620036A publication Critical patent/TW201620036A/zh
Application granted granted Critical
Publication of TWI644357B publication Critical patent/TWI644357B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之課題係抑制多層膜之電氣特性的劣化，且提高蝕刻後之多層膜側壁面的垂直性。 本發明之解決手段係，在一實施形態中，提供一種透過遮罩蝕刻被處理體之方法，而該被處理體包含：下部電極；及多層膜，其設於該下部電極上，且包含第1磁性層、第2磁性層、及夾設於第1磁性層與第2磁性層間之絕緣層。該方法包含將被處理體暴露於第1處理氣體之電漿中的步驟，而該第1處理氣體包含第1稀有氣體、及具有比該第1稀有氣體大之原子序的第2稀有氣體，且，不含氫氣。

Description

被處理體之蝕刻方法
本發明之實施形態係關於被處理體之蝕刻方法。
作為使用磁電阻效果元件之記憶體元件中的一種，受到注目的是具有MTJ [磁穿隧接面(Magnetic Tunnel Junction)]構造之MRAM [磁性隨機存取記憶體(Magnetic Random Access Memory)]元件。
MRAM元件包含由過渡金屬或磁性體之類的難蝕刻材料構成的多層膜。在如此之MRAM元作之製造中，例如，有時透過包含Ta(鉭)之遮罩蝕刻PtMn(鉑錳)層。藉由該蝕刻所形成之形狀宜具有高垂直性。在下述專利文獻1中記載產生包含氫氣、二氧化碳氣體、甲烷氣體及稀有氣體之蝕刻氣體的電漿，並以鉭層作為遮罩乾式蝕刻鉑錳層。在專利文獻1中記載之方法中，藉由蝕刻氣體含有之氫的電漿，一面去除形成在鉑錳層表面上之堆積物一面進行蝕刻，因此可以高垂直性加工鉑錳層。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特開2013－89857號公報
[發明所欲解決的問題]
本發明人發現若如專利文獻1記載之方法地，在蝕刻氣體中包含氫氣，則多層膜之電氣特性，具體而言，製成之MRAM元件的MR比會劣化。推測該電氣特性之劣化的起因於藉激發蝕刻氣體而產生之氫離子或氫原子對多層膜之接合面造成損傷。
因此，在本技術領域中，需要可抑制多層膜之電氣特性的劣化，且可提高多層膜之側壁面的垂直性的蝕刻方法。 [解決問題的手段]
在一方面，提供一種透過遮罩蝕刻被處理體之方法，而該被處理體包含：下部電極；及多層膜，其設於該下部電極上，且包含第1磁性層、第2磁性層、及夾設於第1磁性層與第2磁性層間之絕緣層。該方法包含將被處理體暴露於第1處理氣體之電漿中的步驟，而該第1處理氣體包含第1稀有氣體、及具有比該第1稀有氣體大之原子序的第2稀有氣體，且，不含氫氣。
在一方面之方法中，藉由包含第1稀有氣體及第2稀有氣體，且，不含氫氣之第1處理氣體的電漿，蝕刻被處理體。由於在該第1處理氣體中不含氫氣，可防止多層膜之接合面因氫離子而損傷。結果，可抑制多層膜之電氣特性的劣化。此外，具有相對小之原子序的第1稀有氣體的原子使構成多層膜之各層改質成容易蝕刻。經改質之多層膜可藉由具有比第1稀有氣體大之原子序的第2稀有氣體輕易地蝕刻。因此，在一方面之方法中，可提高蝕刻後之多層膜之側壁面的垂直性。
一形態之方法可更包含一步驟，該步驟係將被處理體暴露於包含氦及氖之第2處理氣體的電漿中，且在藉由將被處理體暴露於第1處理氣體之電漿中的步驟，蝕刻多層膜而使下部電極之表面露出後進行。在多層膜之蝕刻中，有時會進行過度蝕刻以減少多層膜之寬度(CD：臨界尺寸(Critical Dimension))。在過度蝕刻中，宜維持多層膜上之遮罩的膜厚。由於第2處理氣體包含之氦及氖是比較輕之稀有氣體，對遮罩之蝕刻效率低。另一方面，氦及氖之電漿可蝕刻構成多層膜之磁性體。即，藉由使用包含氦及氖之電漿，可提高多層膜對遮罩之蝕刻選擇比。結果，可維持厚度之膜厚，且可減少多層膜之寬度。
在一形態中，主蝕刻氣體及過度蝕刻氣體可更包含甲烷氣體。藉此，可進一步提高蝕刻後之多層膜的垂直性。此外，在一形態中，多層膜可更包含設於下部電極與第1磁性層間之固定層。
在一形態中，第1磁性層及第2磁性層可由CoFeB構成，絕緣層可由MgO構成，且固定層可由CoPt構成。
在一形態中，第1稀有氣體可為氦或氖，而第2稀有氣體可為氬、氪、氙中之任一者。此外，第1稀有氣體可為氦，而第2稀有氣體可為氪。 [發明的功效]
依據本發明之一方面及實施形態，可抑制多層膜之電氣特性的劣化，且可提高多層膜之側壁面的垂直性。
以下，參照圖式詳細說明各種實施形態。此外，在各圖式中對同一或相當之部分附加同一符號，且省略對同一或相當之部分的重複說明。
圖1係顯示被處理體之蝕刻方法之一實施形態的流程圖。在一實施形態之被處理體的蝕刻方法中，包含透過遮罩蝕刻被處理體，且該被處理體包含下部電極及多層膜，而該多層膜包含第1磁性層、第2磁性層、及夾設於第1磁性層與第2磁性層間之絕緣層。圖1所示之方法MT包含步驟ST1及步驟ST2。方法MT使用電漿處理裝置進行。以下，說明可用以實施方法MT之電漿處理裝置。
圖2係顯示電漿處理裝置之一例的圖。圖2所示之電漿處理裝置10係電容耦合型電漿處理裝置。此外，實施方法MT可使用如感應耦合型之電漿處理裝置、使用微波之類的表面波之電漿處理裝置等任意之電漿處理裝置。
如圖2所示地，電漿處理裝置10具有處理容器12。處理容器12具有大略圓筒形，且其內部空間界定處理空間S。電漿處理裝置10在處理容器12內具有大略圓板形之基底14。基底14設於處理空間S之下方。基底14係例如鋁製品，且構成下部電極。基底14具有在製程中吸收後述靜電卡盤50之熱，以冷卻靜電卡盤50之機能。
基底14之內部形成有冷媒流路15，且冷媒流路15連接冷媒入口配管、冷媒出口配管。在電漿處理裝置10中，適當之冷媒，例如冷卻水等在冷媒流路15中循環。藉此，可使基底14及靜電卡盤50控制於預定之溫度。
此外，電漿處理裝置10更具有筒狀保持部16及筒狀支持部17。筒狀保持部16與基底14之側面及底面的緣部連接，以保持基底14。筒狀支持部17由處理容器12之底部沿垂直方向延伸，且透過筒狀保持部16支持基底14。電漿處理裝置10更具有載置於該筒狀保持部16上面之聚焦環18。聚焦環18可由例如矽或石英構成。
在一實施形態中，排氣路20形成在處理容器12之側壁與筒狀支持部17之間。擋板22安裝在排氣路20之入口及其途中。此外，排氣口24設於排氣路20之底部。排氣口24係藉由嵌入處理容器12底部之排氣管28界定。該排氣管28與排氣裝置26連接。排氣裝置26具有真空泵，且可使處理容器12內之處理空間S減壓到預定真空度。開關被處理體W之搬入出口的閘閥30安裝在處理容器12之側壁上。
基底14透過匹配器34電氣地連接引入離子用之高頻電源32。高頻電源32施加適合引入離子之頻率，例如，400KHz的高頻偏壓電力至下部電極，即，基底14。
電漿處理裝置10更具有蓮篷頭38。蓮篷頭38設於處理空間S之上方。蓮篷頭38包含電極板40及電極支持體42。
電極板40係具有大略圓板形之導電性板，且構成上部電極。電極板40透過匹配器36電氣地連接生成電漿用之高頻電源35。高頻電源35供給生成電漿用之頻率，例如，60MHz的高頻電力至電極板40。若藉由高頻電源35施加高頻電力至電極板40，則在基底14與電極板40間之空間，即，處理空間S形成高頻電場。
多數氣體通氣孔40h形成在電極板40上。電極板40係藉由電極支持體42可連接與分離地支持。電極支持體42之內部設有緩衝室42a。電漿處理裝置10更具有氣體供給部44，且緩衝室42a之氣體導入口25透過氣體供給導管46連接氣體供給部44。氣體供給部44供給處理氣體至處理空間S。氣體供給部44可供給多種氣體。在一實施形態中，氣體供給部44可供給第1處理氣體、第2處理氣體、及甲烷氣體。第1處理氣體係包含第1稀有氣體及第2稀有氣體，且，不含氫氣之氣體。第2處理氣體係包含氦及氖之氣體。在一實施形態中，第1處理氣體及第2處理氣體可更包含甲烷。
電極支持體42形成有分別與多數氣體通氣孔40h連接之多數孔，且該等多數孔與緩衝室42a連通。因此，由氣體供給部44供給之氣體可經由緩衝室42a、氣體通氣孔40h，供給至處理空間S。
此外，在電漿處理裝置10之處理容器12的頂部設有環狀或同心狀地延伸之磁場形成機構48。該磁場形成機構48具有用以使處理空間S中之高頻放電容易開始(電漿點火)而安定地維持放電的機能。
另外，靜電卡盤50設於基底14之上面上。該靜電卡盤50包含電極52、以及一對絕緣膜54a及54b。絕緣膜54a及54b係藉由陶瓷等絕緣體形成之膜。電極52係導電膜，且設於絕緣膜54a與絕緣膜54b之間。該電極52透過開關SW連接直流電源56。若由直流電源56施加直流電壓至電極52，則產生庫侖力，且被處理體W藉由該庫侖力吸附保持在靜電卡盤50上。此外，在靜電卡盤50之內部，埋入作為加熱元件之加熱器，可將被處理體W加熱至預定溫度。加熱器透過配線連接加熱器電源。
電漿處理裝置10更具有氣體供應線58及60、以及傳熱氣體供給部62及64。傳熱氣體供給部62與氣體供應線58連接。該氣體供應線58延伸到靜電卡盤50之上面，並在該上面之中央部分環狀地延伸。傳熱氣體供給部62將例如He氣體之類的傳熱氣體供給至靜電卡盤50之上面與被處理體W之間。此外，傳熱氣體供給部64與氣體供應線60連接。氣體供應線60延伸到靜電卡盤50之上面，且在該上面中以包圍氣體供應線58之方式環狀地延伸。傳熱氣體供給部64將例如He氣體之類的傳熱氣體供給至靜電卡盤50之上面與被處理體W之間。
另外，電漿處理裝置10更具有控制部66。該控制部66連接排氣裝置26、開關SW、高頻電源32、匹配器34、高頻電源35、匹配器36、氣體供給部44、以及傳熱氣體供給部62及64。控制部66將控制信號分別送出至排氣裝置26、開關SW、高頻電源32、匹配器34、高頻電源35、匹配器36、氣體供給部44、以及傳熱氣體供給部62及64。藉由來自控制部66之控制信號，可控制排氣裝置26之排氣、開關SW之開關、由高頻電源32供給高頻偏壓電力、匹配器34之阻抗調整、由高頻電源35供給高頻電力、匹配器36之阻抗調整、氣體供給部44供給處理氣體、傳熱氣體供給部62及64分別供給傳熱氣體。
該電漿處理裝置10可由氣體供給部44選擇地供給第1處理氣體、第2處理氣體至處理空間S。此外，在供給第1處理氣體及第2處理氣體之類的處理氣體至處理空間S的狀態下，若在電極板40與基底14之間，即，在處理空間S中形成高頻電場，則在處理空間S中產生電漿。藉由該處理氣體包含之元素的活性種，可進行被處理體W之被蝕刻層的蝕刻。
以下，再說明方法MT。首先，說明適用方法MT之被處理體。圖3係顯示適用方法MT之被處理體之一例的圖。圖3所示之被處理體W係在製造具有MTJ構造之MRAM元件之途中製得的產物。
圖3所示之被處理體W具有下部電極102、多層膜ML、上部電極112、上層114。下部電極102係由導電性材料構成之電極，且亦具有作為用以在其上部積層各層之基底層的機能。下部電極102可具有依序積層有，例如，鉭(Ta)膜、釕(Ru)膜、鉭膜之積層構造。
多層膜ML設於下部電極102上，且包含固定層104、第1磁性層106、絕緣層108、第2磁性層110。該多層膜ML包含在一對強磁性體間設有絕緣體之MTJ構造。固定層104設於下部電極102與第1磁性層106之間，且由鈷鉑(CoPt)、鉑錳(PtMn)之類的反強磁性體材料構成。該固定層104具有作為藉由反強磁性體之釘扎效果固定第1磁性層106之磁化方向的釘扎層的機能。
第1磁性層106設於固定層104上，且由強磁性體材料構成。第1磁性層106藉由固定層104之釘扎效果使磁化方向不受外部磁場之影響而保持一定。第1磁性層106係由例如CoFeB構成。
絕緣層108設於第1磁性層106與第2磁性層110之間。藉由使絕緣層108夾設於第1磁性層106與第2磁性層110之間，可在第1磁性層106與第2磁性層110之間產生隧道磁電阻效果。即，在第1磁性層106與第2磁性層110之間，按照第1磁性層106之磁化方向與第2磁性層110之磁化方向之相對關係(平行或不平行)產生電阻。絕緣層108係由例如MgO構成。
第2磁性層110設於絕緣層108上，且由強磁性體材料構成。第2磁性層110具有作為磁化方向追隨外部磁場之所謂自由層的機能。第2磁性層110係由例如CoFeB構成。
上部電極112係由導電性材料構成之電極，且設於第2磁性層110上。上部電極112可具有依序積層有例如鉭膜、釕膜之積層構造。上層114設於上部電極112上。上層114係由例如鉭構成。在方法MT之一適用例中，由上部電極112及上層114形成之積層構造成為遮罩MK，以便蝕刻多層膜ML。
請再參閱圖1，首先在方法MT中，進行步驟ST1。在步驟ST1中，將被處理體W暴露於第1處理氣體之電漿中。藉此，透過遮罩MK蝕刻多層膜ML。第1處理氣體係包含第1稀有氣體及第2稀有氣體，且，不含氫之氣體。第1處理氣體包含之第2稀有氣體係具有比第1稀有氣體之原子序大之原子序的稀有氣體。例如，在第1稀有氣體為氦(He)之情形中，可使用氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)中之任一者作為第2稀有氣體。此外，在第1稀有氣體為氖之情形中，可使用氬、氪、氙中之任一者作為第2稀有氣體。在一實施形態中，第1稀有氣體可為氦或氖，而第2稀有氣體可為氬、氪、氙中之任一者。特別地，第1稀有氣體可為氦，而第2稀有氣體可為氪。另外，在一實施形態中，第1處理氣體可更包含甲烷氣體。
在該步驟ST1中，第1處理氣體包含之第1稀有氣體的活性種改質多層膜ML使其容易蝕刻。雖然未必了解該改質之機構，但推測是由於第1稀有氣體之活性種切斷多層膜ML之分子鍵結的一部分，使多層膜ML變質成容易蝕刻之狀態。此外，在步驟ST1中，藉由第1處理氣體包含之第2稀有氣體的活性種，去除經改質之多層膜ML。由於第2稀有氣體係比較重之稀有氣體的原子，故可以高濺鍍效率，即，蝕刻效率去除經改質之多層膜ML。步驟ST1進行到下部電極102之表面露出為止。依據方法MT之步驟ST1，由於可以高濺鍍效率去除多層膜ML，可提高蝕刻處理後之多層膜ML的垂直性。藉由步驟ST1蝕刻多層膜ML後之被處理體W的一例顯示於圖4中。
若藉由步驟ST1露出下部電極102之表面，則接著進行步驟ST2。在步驟ST2中，將被處理體W暴露於第2處理氣體中。第2處理氣體係包含氦及氖之氣體。由於氦及氖係原子序小且輕之稀有氣體，對遮罩MK之濺鍍效率，即蝕刻效率低。特別在上層114由鉭構成之情形中，上層114之蝕刻效率非常低。另一方面，氦及氖之活性種可去除過渡金屬或磁性體。因此，在步驟ST2中，可維持遮罩MK之膜厚，且可去除多層膜ML中不位於遮罩MK下方之部分。藉此，可減少多層膜ML之寬度。此外，依據步驟ST2，藉由去除多層膜ML之側壁面的下部，可提高多層膜ML之側壁面的垂直性。
以下，雖然依據實驗例及比較實驗例說明方法MT之有效性，但本發明不限於以下之實驗例。此外，以下所示之實驗的結果係藉由使用電漿處理裝置10對圖3所示之被處理體W進行蝕刻而取得。以下，使用依序積層有鉭膜、釕膜、鉭膜之多層膜，作為下部電極102。另外，使用CoPt膜作為固定層104。使用CoFeB膜作為第1磁性層106及第2磁性層110。使用依序積層有鉭膜及釕膜之多層膜作為上部電極112。使用鉭膜作為上層114。
[蝕刻之垂直性的評價] 首先，評價方法MT之步驟ST1的有效性。在實驗例1中，使用第1處理氣體之電漿透過遮罩MK蝕刻多層膜ML。在比較實驗例1中，使用氮(N2 )氣及氖氣體之電漿透過遮罩MK蝕刻多層膜ML。然後，評價在實驗例1及比較實驗例1中經蝕刻之多層膜ML之側壁面的垂直性。實驗例1及比較實驗例1之處理條件如下。
(實驗例1之處理條件) 處理容器12內壓力：10mTorr(1.333Pa) 生成電漿用高頻電力：200W 高頻偏壓電力：800W 氪氣體之流量：85sccm 甲烷氣體之流量：15sccm 氦氣體之流量：100sccm 被處理體溫度：10℃
(比較實驗例1之處理條件) 處理容器12內壓力：10mTorr(1.333Pa) 生成電漿用高頻電力：200W 高頻偏壓電力：800W 氮氣之流量：50sccm 氦氣體之流量：150sccm 被處理體溫度：10℃
測量在實驗例1及比較實驗例1中經蝕刻之多層膜ML之側壁面的角度q。該角度q係，如圖5所示地，蝕刻後之多層膜ML之側壁面相對下部電極102之表面形成的角度q。其測量結果顯示如下。
在實驗例1中獲得之多層膜ML的角度q：83.34º 在比較實驗例1中獲得之多層膜ML的角度q：29.84º
由上述測量結果確認，藉由使用包含作為稀有氣體之氦氣體、原子序比氦氣體大之氪氣體的第1處理氣體，可比未使用第1處理氣體之比較實驗例1大幅提高蝕刻後之多層膜ML之側壁面的垂直性。
[遮罩之膜厚、及多層膜之寬度的評價] 接著，評價方法MT之步驟ST2的有效性。在實驗例2中，如圖4所示地，使用第2處理氣體之電漿對藉由步驟ST1蝕刻多層膜ML到下部電極102之表面的被處理體W進行過度蝕刻。然後，評價上層114之膜厚MH、及多層膜ML之寬度CD對蝕刻時間的變化。此外，如圖5所示地，膜厚MH係進行過度蝕刻後殘存之上層114的厚度，寬度CD係進行過度蝕刻後之多層膜ML之底部的寬度。實驗例2實施前之上層114的膜厚MH係61nm，而多層膜ML之寬度CD係76nm。另外，實驗例2之處理條件如下。
(實驗例2) 處理容器12內壓力：10mTorr(1.333Pa) 生成電漿用高頻電力：200W 高頻偏壓電力：800W 甲烷氣體之流量：15sccm 一氧化碳(CO)氣體之流量：43sccm 氖氣體之流量：85sccm 氦氣體之流量：57sccm 被處理體溫度：10℃
請參閱圖6。圖6係顯示上層114之膜厚MH、及多層膜ML之寬度CD對蝕刻時間的變化的圖。具體而言，在圖6中，測量並畫出蝕刻時間為30秒、60秒、90秒之時間的膜厚MH及寬度CD。
由圖6所示之結果確認蝕刻時間越長，多層膜ML之寬度CD越小。另一方面，確認上層114之膜厚MH有即使蝕刻時間變長，亦維持厚度之傾向。例如，在蝕刻時間為90秒之情形中，相對於寬度CD減少10nm，膜厚減少大約3nm。由該結果確認藉由使用包含氦及氖之第2處理氣體蝕刻被處理體W，可抑制遮罩MK之膜厚的減少，且可減少多層膜ML之寬度CD。
以上，雖然說明了各種實施形態，但可不限於上述實施形態地構成各種變形態樣。例如，在不需要減少多層膜ML之寬度CD的情形中，可不進行步驟ST2。此外，適用方法MT之被處理體沒有限制，只要包含下部電極及多層膜，而該多層膜設於該下部電極上且包含第1磁性層、第2磁性層及夾設於第1磁性層與第2磁性層間之絕緣層即可，例如可在多層膜ML內包含與固定層、第1磁性層、絕緣層及第2磁性層不同的薄膜。
此外，第1處理氣體只要包含第1稀有氣體及第2稀有氣體，且，不含氫氣，就可進一步包含任意之氣體。另外，第2處理氣體只要包含氦及氖，就可進一步包含任意之氣體。另外，在上述實施形態中，在方法MT之步驟ST1中，雖然蝕刻多層膜ML，但亦可在步驟ST1中以上層114為遮罩，一起蝕刻上部電極112及多層膜ML兩者。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
14‧‧‧基底
15‧‧‧冷媒流路
16‧‧‧筒狀保持部
17‧‧‧筒狀支持部
18‧‧‧聚焦環
20‧‧‧排氣路
22‧‧‧擋板
24‧‧‧排氣口
25‧‧‧氣體導入口
26‧‧‧排氣裝置
28‧‧‧排氣管
30‧‧‧閘閥
32‧‧‧高頻電源
34‧‧‧匹配器
35‧‧‧高頻電源
36‧‧‧匹配器
38‧‧‧蓮篷頭
40‧‧‧電極板
40h‧‧‧氣體通氣孔
42‧‧‧電極支持體
42a‧‧‧緩衝室
44‧‧‧氣體供給部
46‧‧‧氣體供給導管
48‧‧‧磁場形成機構
50‧‧‧靜電卡盤
52‧‧‧電極
54a‧‧‧絕緣膜
54b‧‧‧絕緣膜
56‧‧‧直流電源
58‧‧‧氣體供應線
60‧‧‧氣體供應線
62‧‧‧傳熱氣體供給部
64‧‧‧傳熱氣體供給部
66‧‧‧控制部
102‧‧‧下部電極
104‧‧‧固定層
106‧‧‧第1磁性層
108‧‧‧絕緣層
110‧‧‧第2磁性層
112‧‧‧上部電極
114‧‧‧上層
CD‧‧‧寬度
MH‧‧‧膜厚
MK‧‧‧遮罩
ML‧‧‧多層膜
MT‧‧‧方法
S‧‧‧處理空間
ST1‧‧‧步驟
ST2‧‧‧步驟
SW‧‧‧開關
W‧‧‧被處理體
q‧‧‧角度
圖1係顯示被處理體之蝕刻方法之一實施形態的流程圖。 圖2係顯示電漿處理裝置之一例的圖。 圖3係顯示適用方法MT之被處理體之一例的圖。 圖4係顯示實施方法MT之步驟ST2後之被處理體的一例的圖。 圖5係顯示形狀之參數的圖。 圖6係顯示遮罩之膜厚及多層膜之寬度對蝕刻時間的變化的圖。

Claims (9)

  1. 一種被處理體之蝕刻方法，其透過遮罩蝕刻被處理體，而該被處理體包含：下部電極；及多層膜，其設於該下部電極上，且包含第1磁性層、第2磁性層、及夾設於該第1磁性層與該第2磁性層間之絕緣層，該蝕刻方法包含將該被處理體暴露於第1處理氣體之電漿中的步驟，而該第1處理氣體包含第1稀有氣體、及具有比該第1稀有氣體大之原子序的第2稀有氣體，且不含氫氣，更包含將該被處理體暴露於包含氦及氖之第2處理氣體的電漿中之步驟，此一步驟係在藉由將該被處理體暴露於該第1處理氣體之電漿中的步驟以蝕刻該多層膜而使該下部電極之表面露出後進行。
  2. 一種被處理體之蝕刻方法，其透過遮罩蝕刻被處理體，而該被處理體包含：下部電極；及多層膜，其設於該下部電極上，且包含第1磁性層、第2磁性層、及夾設於該第1磁性層與該第2磁性層間之絕緣層，該蝕刻方法包含將該被處理體暴露於第1處理氣體之電漿中的步驟，而該第1處理氣體包含第1稀有氣體、及具有比該第1稀有氣體大之原子序的第2稀有氣體，且不含氫氣，更包含將該被處理體暴露於包含氦及氖之第2處理氣體的電漿中之步驟，此一步驟係在藉由將該被處理體暴露於該第1處理氣體之電漿中的步驟以蝕刻該多層膜而使該下部電極之表面露出後進行，該第1處理氣體及該第2處理氣體更包含甲烷氣體。
  3. 如申請專利範圍第1項之被處理體之蝕刻方法，其中該多層膜更包含設於該下部電極與該第1磁性層間之固定層。
  4. 如申請專利範圍第2項之被處理體之蝕刻方法，其中該多層膜更包含設於該下部電極與該第1磁性層間之固定層。
  5. 如申請專利範圍第3或4項之被處理體之蝕刻方法，其中，該第1磁性層及該第2磁性層由CoFeB構成，該絕緣層由MgO構成，該固定層由CoPt構成。
  6. 一種被處理體之蝕刻方法，其透過遮罩蝕刻被處理體，而該被處理體包含：下部電極；及多層膜，其設於該下部電極上，且包含第1磁性層、第2磁性層、及夾設於該第1磁性層與該第2磁性層間之絕緣層，該蝕刻方法包含將該被處理體暴露於第1處理氣體之電漿中的步驟，而該第1處理氣體包含第1稀有氣體、及具有比該第1稀有氣體大之原子序的第2稀有氣體，且不含氫氣，該多層膜更包含設於該下部電極與該第1磁性層間之固定層，該第1磁性層及該第2磁性層由CoFeB構成，該絕緣層由MgO構成，該固定層由CoPt構成。
  7. 如申請專利範圍第1~4、6項中任一項之被處理體之蝕刻方法，其中該遮罩包含Ta。
  8. 如申請專利範圍第1~4、6項中任一項之被處理體之蝕刻方法，其中，該第1稀有氣體係氦或氖，該第2稀有氣體係氬、氪、氙中之任一者。
  9. 如申請專利範圍第1~4、6項中任一項之被處理體之蝕刻方法，其中，該第1稀有氣體係氦，該第2稀有氣體係氪。
TW104127594A 2014-08-26 2015-08-25 被處理體之蝕刻方法 TWI644357B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014171686A JP6285322B2 (ja) 2014-08-26 2014-08-26 被処理体をエッチングする方法
JP2014-171686 2014-08-26

Publications (2)

Publication Number Publication Date
TW201620036A TW201620036A (zh) 2016-06-01
TWI644357B true TWI644357B (zh) 2018-12-11

Family

ID=55399419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127594A TWI644357B (zh) 2014-08-26 2015-08-25 被處理體之蝕刻方法

Country Status (5)

Country Link
US (1) US9947864B2 (zh)
JP (1) JP6285322B2 (zh)
KR (1) KR102365473B1 (zh)
TW (1) TWI644357B (zh)
WO (1) WO2016031520A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6552477B2 (ja) * 2016-12-22 2019-07-31 東京エレクトロン株式会社 エッチング方法
SG11201807339WA (en) * 2017-09-21 2020-04-29 Hitachi High Tech Corp Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus
CN111201588A (zh) * 2017-10-27 2020-05-26 东京毅力科创株式会社 蚀刻方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219984A1 (en) * 2002-04-03 2003-11-27 Chentsau Ying Method of etching a magnetic material
US20040253786A1 (en) * 2003-01-28 2004-12-16 Samsung Electronics Co., Ltd. Method for forming magnetic tunneling junction layer for magnetic random access memory
JP2011014881A (ja) * 2009-05-27 2011-01-20 Canon Anelva Corp 磁気素子の製造方法と装置
US20120276657A1 (en) * 2011-04-27 2012-11-01 Olivier Joubert Method of patterning of magnetic tunnel junctions
US20130008867A1 (en) * 2011-07-07 2013-01-10 Ken Tokashiki Methods for manufacturing magnetic tunnel junction structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895281B2 (ja) * 2003-02-18 2007-03-22 Ｔｄｋ株式会社 パターン形成方法、これを用いた磁気抵抗効果素子及び磁気ヘッドの製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置
US6841484B2 (en) * 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
US7109085B2 (en) * 2005-01-11 2006-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Etching process to avoid polysilicon notching
US7569430B2 (en) * 2006-02-13 2009-08-04 Samsung Electronics Co., Ltd. Phase changeable structure and method of forming the same
US20100301008A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
US8238062B2 (en) * 2009-06-25 2012-08-07 Seagate Technology Llc Magnetoresistive reader with demagnetization flux guide
JP5740281B2 (ja) 2011-10-20 2015-06-24 東京エレクトロン株式会社 金属膜のドライエッチング方法
US9899227B2 (en) * 2013-02-20 2018-02-20 Lam Research Corporation System, method and apparatus for ion milling in a plasma etch chamber
JP5921580B2 (ja) * 2014-01-15 2016-05-24 株式会社日立ハイテクノロジーズ プラズマ処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219984A1 (en) * 2002-04-03 2003-11-27 Chentsau Ying Method of etching a magnetic material
US20040253786A1 (en) * 2003-01-28 2004-12-16 Samsung Electronics Co., Ltd. Method for forming magnetic tunneling junction layer for magnetic random access memory
JP2011014881A (ja) * 2009-05-27 2011-01-20 Canon Anelva Corp 磁気素子の製造方法と装置
US20120276657A1 (en) * 2011-04-27 2012-11-01 Olivier Joubert Method of patterning of magnetic tunnel junctions
US20130008867A1 (en) * 2011-07-07 2013-01-10 Ken Tokashiki Methods for manufacturing magnetic tunnel junction structure

Also Published As

Publication number Publication date
JP6285322B2 (ja) 2018-02-28
US20170200886A1 (en) 2017-07-13
US9947864B2 (en) 2018-04-17
WO2016031520A1 (ja) 2016-03-03
KR102365473B1 (ko) 2022-02-21
TW201620036A (zh) 2016-06-01
KR20170048321A (ko) 2017-05-08
JP2016046470A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
US10944051B2 (en) Method of cleaning a substrate processing apparatus and the substrate processing apparatus performing the method
US9882124B2 (en) Etching method and substrate processing apparatus
TWI629724B (zh) 被蝕刻層之蝕刻方法
US9793130B2 (en) Method for processing object to be processed
JP2009302550A (ja) 磁気抵抗効果素子の製造装置
JP2004349687A (ja) 抗磁ランダムアクセスメモリ（ｍｒａｍ）装置の製造方法
JP6211893B2 (ja) エッチング処理方法及び基板処理装置
TW201503257A (zh) 電漿蝕刻方法
TWI644357B (zh) 被處理體之蝕刻方法
JP6096762B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6586328B2 (ja) 被処理体を処理する方法
WO2010084909A1 (ja) 磁性膜加工チャンバのクリーニング方法、磁性素子の製造方法、および基板処理装置
JP2012222093A (ja) 磁気抵抗素子の製造方法及び製造装置
WO2006073127A1 (ja) 磁性多層膜の製造方法
US9281470B2 (en) Plasma processing method
JP2006165032A (ja) エッチング方法および装置