CN111681956A - 等离子体处理方法和等离子体处理装置 - Google Patents

等离子体处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN111681956A
CN111681956A CN202010143971.7A CN202010143971A CN111681956A CN 111681956 A CN111681956 A CN 111681956A CN 202010143971 A CN202010143971 A CN 202010143971A CN 111681956 A CN111681956 A CN 111681956A
Authority
CN
China
Prior art keywords
gas
layer
plasma
etching
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010143971.7A
Other languages
English (en)
Inventor
菱沼隼
广瀬久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111681956A publication Critical patent/CN111681956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及等离子体处理方法和等离子体处理装置。[课题]提供能良好地并行地形成长度不同的多个孔的技术。[解决方案]通过示例的实施方式的等离子体处理方法处理的被加工物具备硅氧化物的第1层和包含碳的第2层，重复执行的处理程序如下：生成第1气体的等离子体，以第2层为掩模，对被加工物进行蚀刻，然后，生成第2气体的等离子体，进行蚀刻。第1气体包含由碳原子和氟原子构成的气体，第2气体包含由碳原子、氟原子和氢原子构成的气体，生成第1气体的等离子体而进行的蚀刻中，由第1气体的等离子体生成高阶的氟化碳，生成第2气体的等离子体而进行的蚀刻中，由第2气体的等离子体生成低阶的氟化碳或低阶的氢氟烃。

Description

等离子体处理方法和等离子体处理装置
技术领域
本公开的示例的实施方式涉及等离子体处理方法和等离子体处理装置。
背景技术
用等离子体处理装置对多层膜进行蚀刻的情况下，存在在多层膜中所含的氧化层中形成深度不同的多个孔的情况。专利文献1中公开的等离子体处理方法为在多层膜中形成深度不同的多个孔的方法。多层膜具有氧化层、多个蚀刻停止层和掩模层。蚀刻停止层由钨构成。该方法中，向处理容器供给处理气体，使等离子体产生，从氧化层的上表面进行蚀刻直至多个蚀刻停止层。通过该蚀刻，在氧化层中同时形成深度不同的多个孔。处理气体包含氟化碳系气体、稀有气体、氧和氮。
现有技术文献
专利文献
专利文献1：日本特开2014-90022号公报
发明内容
发明要解决的问题
本公开提供能良好地并行地形成长度不同的多个孔的技术。
用于解决问题的方案
示例的实施方式中，提供一种对被加工物进行处理的等离子体处理方法。被加工物具备第1层和第2层。第2层具备多个开口，且设置于第1层的上表面。开口使上表面露出。第1层具备多个蚀刻停止层。在第1层内，从多个蚀刻停止层分别至上表面为止的长度彼此不同。第1层的材料为硅氧化物。第2层的材料包含碳。该方法在收纳有被加工物的等离子体处理装置的腔室内重复执行处理程序。处理程序如下：生成第1气体的等离子体，以第2层为掩模，对被加工物进行借助开口的蚀刻。处理程序如下：在利用第1气体的等离子体的蚀刻后，生成第2气体的等离子体，对被加工物进行蚀刻。第1气体包含由碳原子和氟原子构成的气体。第2气体包含由碳原子、氟原子和氢原子构成的气体。生成第1气体的等离子体而进行的蚀刻中，由第1气体的等离子体生成高阶的氟化碳。生成第2气体的等离子体而进行的蚀刻中，由第2气体的等离子体生成低阶的氟化碳或低阶的氢氟烃。
发明的效果
根据一个示例的实施方式，可以提供：能良好地并行地形成长度不同的多个孔的技术。
附图说明
图1为示出示例的实施方式的等离子体处理方法的一例的流程图。
图2为示出能执行图1所示的等离子体处理方法的等离子体处理装置的构成的一例的图。
图3为示出进行图1所示的等离子体处理方法的被加工物的构成的一例的图。
图4为通过图1所示的等离子体处理方法对图3所示的被加工物进行加工而得到的构成的一例。
图5为通过图1所示的等离子体处理方法对图4所示的构成的被加工物进一步进行加工而得到的构成的一例。
图6为示出对图3所示的被加工物实施图1所示的等离子体处理方法而得到的构成的一例的图。
附图标记说明
10…等离子体处理装置、12…腔室、12a…接地导体、12e…排气口、12g…搬入/搬出口、14…支撑部、16…载置台、18…静电卡盘、20…电极、22…直流电源、24…制冷剂室、26a…配管、26b…配管、28…气体供给管线、30…上部电极、32…绝缘性屏蔽构件、34…电极板、34a…气体排出孔、36…电极支撑体、36a…气体扩散室、36b…气体通流孔、36c…气体导入口、38…气体供给管、40…气体供给系统、43…分流器、46…沉积物屏蔽件、48…排气板、50…排气装置、52…排气管、54…闸阀、56…导电性构件、58…供电棒、58a…棒状导电构件、58b…筒状导电构件、58c…绝缘构件、60…直流电源、62…第1高频电源、64…第2高频电源、70…匹配器、71…匹配器、Cnt…控制部、DL…层叠方向、DP1…沉积膜、DP2…沉积膜、FR…聚焦环、HL1…孔、HL2…孔、HL3…孔、HL4…孔、L1…长度、L2…长度、L3…长度、L4…长度、LY1…第1层、LY2…第2层、LY3…第3层、ML1…蚀刻停止层、ML2…蚀刻停止层、ML3…蚀刻停止层、ML4…蚀刻停止层、MT…方法、OP1…开口、OP2…开口、OP3…开口、OP4…开口、S…处理空间、SF…上表面、SQ…处理程序、W…被加工物。
具体实施方式
以下，对各种示例的实施方式进行说明。示例的实施方式中，提供一种对被加工物进行处理的等离子体处理方法。被加工物具备第1层和第2层。第2层具备多个开口，且设置于第1层的上表面。开口使上表面露出。第1层具备多个蚀刻停止层。在第1层内，从多个蚀刻停止层分别至上表面为止的长度彼此不同。第1层的材料为硅氧化物。第2层的材料包含碳。该方法在收纳有被加工物的等离子体处理装置的腔室内重复执行处理程序。处理程序如下：生成第1气体的等离子体，以第2层为掩模，对被加工物进行借助开口的蚀刻(有时称为工序A)。处理程序如下：在利用第1气体的等离子体的蚀刻后，生成第2气体的等离子体，对被加工物进行蚀刻(有时称为工序B)。第1气体包含由碳原子和氟原子构成的气体。第2气体包含由碳原子、氟原子和氢原子构成的气体。生成第1气体的等离子体而进行的蚀刻中，由第1气体的等离子体生成高阶的氟化碳。生成第2气体的等离子体而进行的蚀刻中，由第2气体的等离子体生成低阶的氟化碳或低阶的氢氟烃。
工序A中，通过利用第1气体的等离子体的蚀刻，借助第2层的开口可以进行对第1层的蚀刻。
然而，工序A中，由第1气体的等离子体可以生成高阶的氟化碳。高阶的氟化碳为具有高附着系数的聚合物(以下，有时统称为第1聚合物)。工序A中，这样的第1聚合物附着于第2层上、以及附着于通过执行工序A而形成的孔的侧面，但难以到达孔的底部。因此，继续工序A的情况下，第1聚合物持续附着在第2层的上表面和开口的侧面，开口阻塞，对第1层的蚀刻会变困难。
另外，第1聚合物难以到达孔的底部，工序A的蚀刻中对蚀刻停止层的选择比较低。因此，蚀刻停止层借助孔而露出的情况下，该蚀刻停止层不被第1聚合物所保护，该蚀刻停止层有时被蚀刻。
特别是，该方法中，并行地进行从第1层的上表面至蚀刻停止层为止的长度彼此不同的多个孔的形成，而不是依次地进行。因此，通过工序A的蚀刻，在较短的长度的孔中，蚀刻停止层有时可以被过度蚀刻。
紧接着工序A而进行的工序B中，由第2气体的等离子体生成低阶的氟化碳或低阶的氢氟烃。低阶的氟化碳、低阶的氢氟烃为具有低附着率系数的聚合物(以下，有时统称为第2聚合物)。工序B中，这样的第2聚合物难以附着在第2层上、以及附着在通过工序A形成的孔的侧面，但容易到达孔的底部。另一方面，这样的第2聚合物借助孔而使蚀刻停止层露出的情况下，借助该孔，可以附着在蚀刻停止层上。
如此，第2聚合物容易到达孔的底部。因此，蚀刻停止层借助孔而露出的情况下，第2聚合物在该蚀刻停止层(孔的底部)沉积，可以由沉积后的第2聚合物保护该蚀刻停止层。
如上述，工序A中进行的蚀刻中，对蚀刻停止层的选择比较低。进一步，工序A中进行的蚀刻中，第2层(掩模)的开口中发生阻塞，蚀刻的继续可能有时变困难。与此相对，通过适合地执行工序A后执行工序B，从而在工序A中逐渐被阻塞的第2层的开口可以扩展。进一步，通过执行工序B，从而蚀刻停止层借助通过工序A形成的孔而露出的情况下，可以在该蚀刻停止层上形成保护膜(第2聚合物)。因此，工序B后执行的工序A开始时，第2层的开口已经被扩展。进一步此时，工序A的蚀刻中蚀刻停止层借助孔而露出的情况下，保护膜(第2聚合物)已经在该蚀刻停止层上形成。因此，通过在工序B后执行的工序A，可以避免第2层的开口中的阻塞，且由保护膜(第2聚合物)可抑制对蚀刻停止层的过度的蚀刻。
进一步，该方法可以重复执行上述处理程序。因此，通过执行该方法，从而可以并行地进行长度不同的多个孔的形成而不是依次地进行。上述情况下，直至形成距离第1层的上表面的长度最长的孔的期间，可以实现避免开口的阻塞、和抑制较短的长度的孔中的对蚀刻停止层的过度的蚀刻。
示例的实施方式的等离子体处理方法中，第1气体可以包含C4F6气体、C4F8气体中的至少一种气体。
示例的实施方式的等离子体处理方法中，第2气体可以包含CHF3气体、CH2F2气体、CH3F气体中的至少一种气体。
示例的实施方式的等离子体处理方法中，第2气体可以还包含CO气体、CO2气体、O2气体、N2气体、H2气体中的至少一种气体。
示例的实施方式的等离子体处理方法中，蚀刻停止层的材料可以为钨。
示例的实施方式的等离子体处理方法中，生成第1气体的等离子体而进行的蚀刻中，高阶的氟化碳主要附着在第2层上。生成第2气体的等离子体而进行的蚀刻中，借助通过执行处理程序而形成的孔，低阶的氟化碳或低阶的氢氟烃附着在蚀刻停止层上。
示例的实施方式中，提供一种等离子体处理装置。等离子体处理装置具备：腔室、载置台、气体供给系统、高频电源和控制部。载置台设置于腔室内。气体供给系统以向腔室内供给第1气体、第2气体的方式设置。高频电源以为了激发第1气体、第2气体而供给高频电力的方式设置。控制部以控制气体供给系统和高频电源的方式设置。控制部如下进行控制：为了生成第1气体的等离子体和第2气体的等离子体、对载置于载置台上的具备第1层和第2层的被加工物进行蚀刻，控制气体供给系统和高频电源使得重复执行处理程序。第2层具备多个开口，且设置于第1层的上表面。开口使上表面露出。第1层具备多个蚀刻停止层。在第1层内，从多个蚀刻停止层分别至上表面为止的长度彼此不同。第1层的材料为硅氧化物。第2层的材料包含碳。处理程序如下：生成第1气体的等离子体，以第2层为掩模，对被加工物进行借助开口的蚀刻。处理程序如下：在利用第1气体的等离子体的蚀刻后，生成第2气体的等离子体，对被加工物进行蚀刻。第1气体包含由碳原子和氟原子构成的气体。第2气体包含由碳原子、氟原子和氢原子构成的气体。生成第1气体的等离子体而进行的蚀刻中，由第1气体的等离子体生成高阶的氟化碳。生成第2气体的等离子体而进行的蚀刻中，由第2气体的等离子体生成低阶的氟化碳或低阶的氢氟烃。
示例的实施方式的等离子体处理装置中，第1气体可以包含C4F6气体、C4F8气体中的至少一种气体。
示例的实施方式的等离子体处理装置中，第2气体可以包含CHF3气体、CH2F2气体、CH3F气体中的至少一种气体。
示例的实施方式的等离子体处理装置中，第2气体可以还包含CO气体、CO2气体、O2气体、N2气体、H2气体中的至少一种气体。
示例的实施方式的等离子体处理装置中，生成第1气体的等离子体而进行的蚀刻中，高阶的氟化碳主要附着在第2层上。生成第2气体的等离子体而进行的蚀刻中，借助通过执行处理程序而形成的孔，低阶的氟化碳或低阶的氢氟烃附着在蚀刻停止层上。
以下，参照附图，对各示例的实施方式详细进行说明。需要说明的是，各附图中对相同或相当的部分标注相同的符号。
图1为示出示例的实施方式的等离子体处理方法(以下，称为方法MT)的流程图。图1所示的方法MT可以用例如图2所示的等离子体处理装置10而执行。首先，参照图2，对等离子体处理装置10的构成进行说明。
图2为示出一实施方式的等离子体处理装置的图。图2所示的等离子体处理装置10为电容耦合型平行平板等离子体蚀刻装置，具备大致圆筒状的腔室12。腔室12例如具有经阳极氧化处理的铝的表面。腔室12被安全接地。
等离子体处理装置10具备：腔室12、接地导体12a、排气口12e、搬入/搬出口12g、支撑部14、载置台16、静电卡盘18、电极20、直流电源22。等离子体处理装置10进一步具备：制冷剂室24、配管26a、配管26b、气体供给管线28、上部电极30、绝缘性屏蔽构件32、电极板34、气体排出孔34a、电极支撑体36。
等离子体处理装置10具备：气体扩散室36a、气体通流孔36b、气体导入口36c、气体供给管38、气体供给系统40、分流器43、沉积物屏蔽件46、排气板48、排气装置50、排气管52、闸阀54。
等离子体处理装置10进一步具备：导电性构件56、供电棒58、棒状导电构件58a、筒状导电构件58b、绝缘构件58c、直流电源60、第1高频电源62、第2高频电源64、匹配器70、匹配器71。等离子体处理装置10进一步具备：控制部Cnt、聚焦环FR、处理空间S。
支撑部14配置于腔室12的底部上。支撑部14可以具有圆筒状的形状。支撑部14的材料可以为绝缘材料。支撑部14支撑载置台16。
载置台16设置于腔室12内。载置台16的材料可以为铝等金属。载置台16设置于腔室12内。载置台16在一实施方式中构成下部电极。
静电卡盘18设置于载置台16的上表面。静电卡盘18与载置台16一起构成一实施方式的载置台。静电卡盘18具有电极20配置于一对绝缘层之间或一对绝缘片之间的结构。
电极20可以为导电膜。电极20与直流电源22被电连接。静电卡盘18通过由来自直流电源22的直流电压产生的静电力，可以吸附保持被加工物(例如为图3所示的被加工物W，以下同样)。
聚焦环FR配置于载置台16的上表面、且静电卡盘18的周围。聚焦环FR为了改善蚀刻的均匀性而可以设置。聚焦环FR的材料例如可以为硅或石英。
制冷剂室24设置于载置台16的内部。从设置于外部的冷却装置，借助配管26a和配管26b，规定温度的制冷剂、例如冷却水在制冷剂室24中被循环供给。通过如此控制循环的制冷剂的温度，从而可以控制载置于静电卡盘18上的被加工物的温度。
气体供给管线28将来自导热气体供给机构(省略图示)的导热气体、例如He气体供给至静电卡盘18的上表面与被加工物的背面之间。
上部电极30设置于腔室12内。上部电极30在作为下部电极的载置台16的上方跟载置台16对置配置。载置台16与上部电极30彼此大致平行地设置。在上部电极30与下部电极之间，限定用于对被加工物进行等离子体蚀刻的处理空间S。
上部电极30借助绝缘性屏蔽构件32被腔室12的上部支撑。上部电极30可以包含电极板34和电极支撑体36。电极板34面对处理空间S，限定多个气体排出孔34a。电极板34的材料可以为焦耳热少的低电阻的导电体或半导体。
电极支撑体36可拆卸地支撑电极板34。电极支撑体36的材料可以为铝等导电性材料。电极支撑体36可以具有水冷结构。
气体扩散室36a设置于电极支撑体36的内部。气体扩散室36a借助多个气体通流孔36b和多个气体排出孔34a而与处理空间S连通。
多个气体通流孔36b各自与多个气体排出孔34a分别连通。多个气体通流孔36b设置于电极支撑体36。多个气体排出孔34a设置于电极板34。
气体导入口36c与气体供给管38连接。气体导入口36c设置于电极支撑体36。气体导入口36c可以将从气体供给系统40输出的各种气体导入至气体扩散室36a。
气体供给系统40以供给执行图1所示的方法MT而使用的第1气体、第2气体的方式设置于腔室12内。气体供给系统40借助分流器43与气体供给管38连接。
第1气体包含由碳原子和氟原子构成的气体。第1气体例如可以包含C4F6气体、C4F8气体中的至少一种气体。
第2气体包含由碳原子、氟原子和氢原子构成的气体。第2气体例如可以包含CHF3气体、CH2F2气体、CH3F气体中的至少一种气体。
第2气体例如可以还包含CO气体、CO2气体、O2气体、N2气体、H2气体中的至少一种气体。
接地导体12a为大致圆筒状的接地导体。接地导体12a以从腔室12的侧壁向比上部电极30的高度位置还靠近上方延伸的方式设置。
沉积物屏蔽件46沿着腔室12的内壁可拆卸地被设置。沉积物屏蔽件46还设置于支撑部14的外周。沉积物屏蔽件46可以防止蚀刻的副产物(沉积物)附着于腔室12。沉积物屏蔽件46例如可以通过在铝材上覆盖Y2O3等陶瓷而设置。
排气板48设置于腔室12的底部侧、且支撑部14与腔室12的内壁之间。排气板48例如可以通过在铝材上覆盖Y2O3等陶瓷而设置。
排气口12e在腔室12内设置于排气板48的下方。排气口12e借助排气管52与排气装置50连接。
排气装置50具有涡轮分子泵等真空泵，可以将腔室12内减压至期望的真空度。
搬入/搬出口12g为被加工物的搬入口。搬入/搬出口12g设置于腔室12的侧壁。搬入/搬出口12g可以由闸阀54开关。
导电性构件56设置于腔室12的内壁。导电性构件56以在高度方向上位于跟被加工物大致相同的高度的方式安装于腔室12的内壁。导电性构件56接地地与DC连接，发挥防止异常放电效果。
导电性构件56可以设置于等离子体生成区域，导电性构件56的设置位置不限定于图2所示的位置。例如，导电性构件56可以设置于载置台16的周围等设置于载置台16侧。另外，导电性构件56可以在上部电极30的外侧以环状设置等设置于上部电极30的附近。
供电棒58对构成下部电极的载置台16供给高频电力。供电棒58具有同轴双重管结构。供电棒58包含棒状导电构件58a和筒状导电构件58b。
棒状导电构件58a从腔室12外通过腔室12的底部直至腔室12内沿大致垂直方向延伸存在。棒状导电构件58a的上端与载置台16连接。
筒状导电构件58b以包围棒状导电构件58a的周围的方式与棒状导电构件58a同轴地设置。筒状导电构件58b被腔室12的底部支撑。在棒状导电构件58a和筒状导电构件58b之间配置有大致环状的2张绝缘构件58c。因此，棒状导电构件58a与筒状导电构件58b被电绝缘。
匹配器70、匹配器71各自连接棒状导电构件58a的下端和筒状导电构件58b的下端。匹配器70与第1高频电源62连接。匹配器71与第2高频电源64连接。
第1高频电源62以为了激发第1气体、第2气体而供给高频电力的方式设置。第1高频电源62为产生等离子体生成用的第1高频电力的电源。第1高频电力的频率为27～100MHz的范围内的频率，一例中，可以为100MHz。
第2高频电源64是对载置台16施加高频偏压而产生用于将离子引入被加工物的第2高频电力。第2高频电力的频率为400kHz～13.56MHz的范围内的频率，一例中，可以为3MHz。
直流电源60借助匹配器70与上部电极30连接。直流电源60将负的直流电压施加于上部电极30。通过上述构成，向构成下部电极的载置台16供给二个不同的高频电力，可以对上部电极30施加直流电压。
控制部Cnt为具备处理机、存储部、输入装置、显示装置等的计算机。控制部Cnt控制等离子体处理装置10的各部、例如电源系统、气体供给系统、驱动系统、和电源系统等。控制部Cnt特别是可以控制气体供给系统40、与第1高频电源62和第2高频电源64。
控制部Cnt的存储部例如存储有用于通过处理机执行等离子体处理装置10中执行的各种处理的控制程序。可以通过处理机执行的控制程序包含用于根据处理条件使等离子体处理装置10的各构成部执行处理的计算机程序、即、处理制程。
存储于控制部Cnt的存储部的控制程序特别是可以包含执行图1所示的方法MT的流程图的处理的计算机程序。控制部Cnt如下进行控制：为了生成从气体供给系统40供给的第1气体和第2气体的各等离子体，对载置于载置台16上的被加工物进行蚀刻，执行上述控制程序。控制部Cnt以重复执行图1所示的方法MT的处理程序SQ的方式控制气体供给系统40和第1高频电源62。
用等离子体处理装置10进行蚀刻处理的情况下，在静电卡盘18上载置被加工物。通过排气装置50将腔室12内排气，且以规定的流量向腔室12内供给来自气体供给系统40的各种气体，将腔室12内的压力设定为例如0.1～50[Pa]的范围内。
由第1高频电源62向下部电极供给第1高频电力，由第2高频电源64向下部电极供给第2高频电力。由直流电源60向上部电极30供给第1直流电压。由此，在上部电极30与下部电极之间形成高频电场，可以生成向处理空间S供给的各种气体的等离子体。通过等离子体中的各种离子和自由基等可以对被加工物进行蚀刻。
图1所示的方法MT例如可以为对图3所示的构成的被加工物W进行蚀刻的方法。被加工物W具备第1层LY1和第2层LY2。第1层LY1具备多个蚀刻停止层(蚀刻停止层ML1～ML4等)。
在蚀刻停止层ML4上设有蚀刻停止层ML3。在蚀刻停止层ML3上设有蚀刻停止层ML2。在蚀刻停止层ML2上设有蚀刻停止层ML1。在蚀刻停止层ML1上设有上表面SF。例如蚀刻停止层ML1～ML4的膜厚为30nm～80nm。
在第1层LY1内，从多个蚀刻停止层(蚀刻停止层ML1～ML4等)分别至上表面SF为止的长度彼此不同。一实施方式中，从蚀刻停止层ML1至上表面SF为止的长度L1短于从蚀刻停止层ML2至上表面SF为止的长度L2。长度L2短于从蚀刻停止层ML3至上表面SF为止的长度L3。长度L3短于从蚀刻停止层ML4至上表面SF为止的长度L4。例如长度L1为500nm～1000nm，长度L4为7500nm～8000nm。
如此，方法MT如图3～图6所示的被加工物W那样，并行地进行而不是依次进行从上表面SF至蚀刻停止层(蚀刻停止层ML1等)为止的长度彼此不同的多个孔(孔)(孔HL1～HL4等)的形成。
第2层LY2设置于第1层LY1的上表面SF。第2层LY2具备多个开口(开口OP1～OP4等)。多个开口(开口OP1～OP4等)使上表面SF露出。例如，开口OP1～OP4的直径为120nm～140nm。
一实施方式中，在第1层LY1内的多个蚀刻停止层(蚀刻停止层ML1～ML4等)的层叠方向DL上，开口OP1与蚀刻停止层ML1重叠。开口OP2在层叠方向DL上与蚀刻停止层ML2重叠。开口OP3在层叠方向DL上与蚀刻停止层ML3重叠。开口OP4在层叠方向DL上与蚀刻停止层ML4重叠。
第1层LY1的材料为硅氧化物。第1层LY1的材料例如可以为二氧化硅(SiO2)。第2层LY2的材料可以包含碳。第2层LY2例如可以为通过CVD(化学气相沉积(chemicavapordeposition))法而形成的碳层。蚀刻停止层ML1～ML4的材料可以为钨。
一实施方式中，被加工物W进一步具备第3层LY3。在第3层LY3上设有第1层LY1。更具体而言，在第3层LY3上设有蚀刻停止层ML4。
回到图1，对方法MT进行说明。方法MT为对被加工物进行处理的等离子体处理方法的一个示例的实施方式。方法MT更具体为如下方法：生成第1气体的等离子体和第2气体的等离子体，对载置于载置台16上的被加工物W进行蚀刻。方法MT如下进行：如图3～图6所示的被加工物W那样，并行地进行而不是依次进行从上表面SF至蚀刻停止层(蚀刻停止层ML1～ML4等)为止的长度彼此不同的多个孔(孔HL1～HL4等)的形成。
方法MT具备处理程序SQ。处理程序SQ具备工序ST1和工序ST2。工序ST2紧接着工序ST1而执行。多个孔(孔HL1～HL4等)通过执行处理程序SQ而形成。
方法MT进一步具备工序ST3。工序ST3紧接着处理程序SQ而执行。
方法MT如下：在收纳有图3所示的被加工物W、且载置于载置台16的等离子体处理装置10的腔室12内，重复(更具体而言仅为预先设定的次数)执行处理程序SQ。方法MT可以通过控制控制部Cnt而执行。控制部Cnt在执行利用方法MT的蚀刻时特别是控制气体供给系统40和第1高频电源62。
处理程序SQ中，工序ST1如下：生成第1气体的等离子体，以第2层LY2为掩模，对被加工物W进行借助第2层LY2的开口(开口OP1等)的蚀刻。通过利用第1气体的等离子体的工序ST1的蚀刻，借助第2层LY2的多个开口(开口OP1～OP4等)对第1层LY1的蚀刻可以进行。
如此，工序ST1中，通过第1气体的等离子体对第1层LY1的蚀刻进行。然而，工序ST1中，由第1气体的等离子体可以生成高阶的氟化碳。高阶的氟化碳主要为CxFy(x为2以上)的第1聚合物，具有高附着系数。工序ST1中，这样的第1聚合物主要附着在第2层LY2上，进一步也可以附着在通过工序ST1形成的图6所示的孔HL1等孔的侧面。如图4所示那样，通过这样的第1聚合物的附着，主要在第2层LY2上，进一步在孔HL1等孔的侧面(特别是处于开口OP1等的该侧面的上部)也可以形成第1聚合物的沉积膜DP1。另外，第1聚合物难以到达孔HL1等孔的底部。
因此，工序ST1历经较长时间继续的情况下，在第2层LY2的上表面和孔HL1等孔的侧面(特别是处于开口OP1等的该侧面的上部)持续附着第1聚合物，沉积膜DP1的膜厚可以持续增加。上述情况下，特别是开口OP1等开口由沉积膜DP1阻塞，对第1层LY1的蚀刻可能变困难。工序ST1可以继续通过工序ST1的蚀刻而形成的孔HL1等孔的开口不被沉积膜DP1阻塞的适当的时间。
另外，第1聚合物不易到达孔HL1等孔的底部，工序ST1的蚀刻中，对蚀刻停止层ML1等蚀刻停止层的选择比较低。因此，蚀刻停止层ML1等蚀刻停止层借助孔HL1等孔而露出的情况下，该蚀刻停止层不被第1聚合物所保护，该蚀刻停止层有时可以被蚀刻。
特别是，方法MT并行地进行而不是依次进行从上表面SF至蚀刻停止层ML1等蚀刻停止层为止的长度彼此不同的多个孔(对应于孔HL1等)的形成。因此，通过工序ST1的蚀刻，在较短长度的孔(对应于孔HL1等)中，蚀刻停止层ML1等蚀刻停止层有时被过度蚀刻。
工序ST1中使用的基于第1高频电源62的等离子体生成用的高频电力例如可以为300W～1000W。需要说明的是，高频电力大于1000W的情况下，在第2层LY2的上部和侧壁、以及孔HL1等孔的侧壁和底部的全部形成沉积膜DP1，因此，蚀刻可能变困难。
紧接着工序ST1的工序ST2中，为了去除工序ST1中形成的第1聚合物，进一步为了抑制对工序ST1中的蚀刻停止层的过度的蚀刻，生成第2气体的等离子体，对被加工物W进行蚀刻。
工序ST2中，通过第2气体的等离子体，工序ST1中形成于开口OP1等开口等的沉积膜DP1被去除且生成低阶的氟化碳或低阶的氢氟烃。低阶的氟化碳、低阶的氢氟烃主要为CF、CF2、CF3、CHF、CHF2的第2聚合物，具有低附着率系数。工序ST2中，这样的第2聚合物难以附着于第2层LY2上、以及难以附着于通过工序ST1而形成的孔HL1等孔的侧面，但容易到达孔HL1等孔的底部。通过这样的第2聚合物的附着，从而在孔HL1等孔的底部、和跟该底部连接的孔HL1等孔的下部形成第2聚合物的沉积膜DP2。
另一方面，借助孔HL1等孔使蚀刻停止层ML1等蚀刻停止层露出的情况下，借助该孔，这样的第2聚合物可以附着在蚀刻停止层ML1等蚀刻停止层上。上述情况下，第2聚合物的沉积膜DP2借助孔HL1等孔而形成于蚀刻停止层ML1等蚀刻停止层上。
如此，第2聚合物容易到达孔HL1等孔的底部。因此，蚀刻停止层ML1等蚀刻停止层借助孔HL1等孔而露出的情况下，第2聚合物在该蚀刻停止层(孔的底部)沉积，形成沉积膜DP2。通过沉积膜DP2可以保护该蚀刻停止层。
进一步，在第2气体中添加CO气体、CO2气体、O2气体、N2气体、H2气体中的至少一种气体的情况下，孔HL1等孔的开口的幅度可以变得容易调整。
特别是，在第2气体中添加CO气体、CO2气体中至少一种气体的情况下，CO、CO2与第2聚合物的氟原子键合，从而可以生成COF2。上述情况下，第2聚合物和第1聚合物中，氟原子被清除(scavenge)，在孔HL1等孔的底部沉积的碳原子可以相对增加。由此，工序ST2后执行的第1工序中，对蚀刻停止层ML1等蚀刻停止层的过度的蚀刻可以被有效地抑制。
工序ST1中进行的蚀刻中，对蚀刻停止层ML1等蚀刻停止层的选择比较低。进一步，工序ST1中进行的蚀刻中，在第2层LY2(掩模)的开口(开口OP1等)中发生阻塞，蚀刻的继续可能有时变困难。与此相对，如上述，通过适合地执行工序ST1后执行工序ST2，从而工序ST1中逐渐被阻塞的第2层LY2的开口(开口OP1等)可以扩展。进一步，通过执行工序ST2，从而蚀刻停止层ML1等蚀刻停止层借助孔HL1等孔而露出的情况下，可以在该蚀刻停止层上形成保护膜(第2聚合物)。
因此，在工序ST2后执行的工序ST1开始时，第2层LY2的开口(开口OP1等)已经被扩展。进一步此时，工序ST1的蚀刻中蚀刻停止层ML1等蚀刻停止层借助孔HL1等孔而露出的情况下，在该蚀刻停止层上已经形成保护膜(第2聚合物)。因此，通过工序ST2后执行的工序ST1，可以避免第2层LY2的开口(开口OP1等)中的阻塞，且由保护膜(第2聚合物)可抑制对蚀刻停止层ML1等蚀刻停止层的过度的蚀刻。
工序ST2的处理时间例如可以为5～30秒，也可以为10～25秒。需要说明的是，工序ST2的处理时间较短(例如短于5秒)的情况下，沉积膜DP2难以在图6所示的孔HL1等孔的底部形成。工序ST2的处理时间较长(例如长于30秒)的情况下，沉积膜DP2的膜厚可能过度变厚，因此，借助后述的工序ST3，在该工序ST2后可以进行的工序ST1中，第1层LY1的蚀刻可能变困难。另外，如此工序ST2的处理时间较长的情况下，开口OP1等开口可能过度扩展。
工序ST2中使用的基于第1高频电源62的等离子体生成用的高频电力例如可以为2000W以上。需要说明的是，高频电力低于2000W的情况下，蚀刻停止层可能被过度蚀刻。
进一步，方法MT中，通过执行工序ST3，可仅重复执行上述处理程序SQ预先设定的次数。最初的处理程序SQ中，通过工序ST1由图3所示的构成的被加工物W得到图4所示的构成的被加工物W，通过紧接着工序ST1的工序ST2可以得到图5所示的构成的被加工物W。进一步通过执行多次处理程序SQ，可以得到图6所示的构成的被加工物W。因此，通过执行方法MT，可以并行地进行而不是依次进行长度不同的多个孔(对应于孔HL1等)的形成。上述情况下，形成距离上表面SF的长度最长的孔HL4为止的期间，可以实现避免开口(开口OP1等)的阻塞、和抑制对较短长度的孔中的蚀刻停止层的过度的蚀刻。需要说明的是，最初的处理程序SQ中，如通过工序ST1，由图3所示的构成的被加工物W形成图4所示的构成的被加工物W的情况那样，开口OP1的孔HL1无需到达蚀刻停止层ML1上。另外，开口OP2～OP4的各孔HL1～HL4可以距离蚀刻停止层ML1的上表面更深地蚀刻。
如上述，根据重复执行仅预先设定了处理程序SQ的次数的方法MT，如图6所示那样，可以在第1层LY1中良好地形成彼此长度不同的多个孔(孔HL1～HL4等)。如图6所示那样，通过方法MT，对于孔HL1，借助开口OP1，直至到达蚀刻停止层ML1，对蚀刻停止层ML1的过度的蚀刻被抑制，且形成于第1层LY1。
对于孔HL2，借助开口OP2，直至到达蚀刻停止层ML2，对蚀刻停止层ML2的过度的蚀刻被抑制，且形成于第1层LY1。对于孔HL3，借助开口OP3，直至到达蚀刻停止层ML3，对蚀刻停止层ML3的过度的蚀刻被抑制，且形成于第1层LY1。孔HL4形成于第1层LY1直至借助开口OP4到达蚀刻停止层ML4。
以上，对各种示例的实施方式进行了说明，但不限定于上述示例的实施方式，可以进行各种省略、置换和变更。另外，可以将不同的示例的实施方式中的要素组合而形成其他示例的实施方式。
由以上的说明，本公开的各种示例的实施方式出于说明的目的在本说明书进行了说明，应理解为在不脱离本公开的范围和主旨的情况下可以进行各种变更。因此，不意图限定本说明书中公开的各种示例的实施方式，真实的范围和主旨由所附的权利要求书表示。

Claims (11)

1.一种等离子体处理方法，其为对被加工物进行处理的等离子体处理方法，
所述被加工物具备第1层和第2层，
所述第2层具备多个开口，且设置于所述第1层的上表面，
所述开口使所述上表面露出，
所述第1层具备多个蚀刻停止层，
在所述第1层内，从多个所述蚀刻停止层分别至所述上表面为止的长度彼此不同，
所述第1层的材料为硅氧化物，
所述第2层的材料包含碳，
该方法在收纳有所述被加工物的等离子体处理装置的腔室内重复执行处理程序，
所述处理程序如下：
生成第1气体的等离子体，以所述第2层为掩模，对所述被加工物进行借助所述开口的蚀刻，
在利用所述第1气体的等离子体的蚀刻后，生成第2气体的等离子体，对所述被加工物进行蚀刻，
所述第1气体包含由碳原子和氟原子构成的气体，
所述第2气体包含由碳原子、氟原子和氢原子构成的气体，
生成所述第1气体的等离子体而进行的所述蚀刻中，由该第1气体的等离子体生成高阶的氟化碳，
生成所述第2气体的等离子体而进行的所述蚀刻中，由该第2气体的等离子体生成低阶的氟化碳或低阶的氢氟烃。
2.根据权利要求1所述的等离子体处理方法，其中，所述第1气体包含C4F6气体、C4F8气体中的至少一种气体。
3.根据权利要求1或2所述的等离子体处理方法，其中，所述第2气体包含CHF3气体、CH2F2气体、CH3F气体中的至少一种气体。
4.根据权利要求1～3中任一项所述的等离子体处理方法，其中，所述第2气体还包含CO气体、CO2气体、O2气体、N2气体、H2气体中的至少一种气体。
5.根据权利要求1～4中任一项所述的等离子体处理方法，其中，所述蚀刻停止层的材料为钨。
6.根据权利要求1～5中任一项所述的等离子体处理方法，其中，生成所述第1气体的等离子体而进行的所述蚀刻中，所述高阶的氟化碳主要附着在所述第2层上，
生成所述第2气体的等离子体而进行的所述蚀刻中，在借助通过执行所述处理程序而形成的孔而使所述蚀刻停止层露出的情况下，借助该孔，所述低阶的氟化碳或所述低阶的氢氟烃附着在所述蚀刻停止层上。
7.一种等离子体处理装置，其具备：
腔室；
载置台，其设置于所述腔室内；
气体供给系统，其以向所述腔室内供给第1气体、第2气体的方式设置；
高频电源，其以为了激发所述第1气体、所述第2气体而供给高频电力的方式设置；和，
控制部，其以控制所述气体供给系统和所述高频电源的方式设置，
所述控制部如下进行控制：
为了生成所述第1气体的等离子体和所述第2气体的等离子体、对载置于所述载置台上的具备第1层和第2层的被加工物进行蚀刻，控制所述气体供给系统和所述高频电源，使得重复执行处理程序，
所述第2层具备多个开口，且设置于所述第1层的上表面，
所述开口使所述上表面露出，
所述第1层具备多个蚀刻停止层，
在所述第1层内，从多个所述蚀刻停止层分别至所述上表面为止的长度彼此不同，
所述第1层的材料为硅氧化物，
所述第2层的材料包含碳，
所述处理程序如下：
生成第1气体的等离子体，以所述第2层为掩模，对所述被加工物进行借助所述开口的蚀刻，
在利用所述第1气体的等离子体的蚀刻后，生成第2气体的等离子体，对所述被加工物进行蚀刻，
所述第1气体包含由碳原子和氟原子构成的气体，
所述第2气体包含由碳原子、氟原子和氢原子构成的气体，
生成所述第1气体的等离子体而进行的所述蚀刻中，由该第1气体的等离子体生成高阶的氟化碳，
生成所述第2气体的等离子体而进行的所述蚀刻中，由该第2气体的等离子体生成低阶的氟化碳或低阶的氢氟烃。
8.根据权利要求7所述的等离子体处理装置，其中，所述第1气体包含C4F6气体、C4F8气体中的至少一种气体。
9.根据权利要求7或8所述的等离子体处理装置，其中，所述第2气体包含CHF3气体、CH2F2气体、CH3F气体中的至少一种气体。
10.根据权利要求7～9中任一项所述的等离子体处理装置，其中，所述第2气体还包含CO气体、CO2气体、O2气体、N2气体、H2气体中的至少一种气体。
11.根据权利要求7～10中任一项所述的等离子体处理装置，其中，生成所述第1气体的等离子体而进行的所述蚀刻中，所述高阶的氟化碳主要附着在所述第2层上，
生成所述第2气体的等离子体而进行的所述蚀刻中，在借助通过执行所述处理程序而形成的孔使所述蚀刻停止层露出的情况下，借助该孔，所述低阶的氟化碳或所述低阶的氢氟烃附着在所述蚀刻停止层上。
CN202010143971.7A 2019-03-11 2020-03-04 等离子体处理方法和等离子体处理装置 Pending CN111681956A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-043693 2019-03-11
JP2019043693A JP7228413B2 (ja) 2019-03-11 2019-03-11 プラズマ処理方法、及び、プラズマ処理装置

Publications (1)

Publication Number Publication Date
CN111681956A true CN111681956A (zh) 2020-09-18

Family

ID=72424791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010143971.7A Pending CN111681956A (zh) 2019-03-11 2020-03-04 等离子体处理方法和等离子体处理装置

Country Status (4)

Country Link
US (1) US20200294773A1 (zh)
JP (1) JP7228413B2 (zh)
KR (1) KR20200108787A (zh)
CN (1) CN111681956A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法
US20140120732A1 (en) * 2012-10-29 2014-05-01 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
CN104716025A (zh) * 2013-12-13 2015-06-17 东京毅力科创株式会社 蚀刻方法
CN105374674A (zh) * 2014-08-08 2016-03-02 东京毅力科创株式会社 多层膜的蚀刻方法
US20160064245A1 (en) * 2014-08-29 2016-03-03 Tokyo Electron Limited Etching method
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
CN106057666A (zh) * 2015-04-06 2016-10-26 东京毅力科创株式会社 蚀刻方法
CN106206287A (zh) * 2015-05-29 2016-12-07 东京毅力科创株式会社 蚀刻方法
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
CN108231575A (zh) * 2016-12-22 2018-06-29 东京毅力科创株式会社 蚀刻方法
CN109326517A (zh) * 2017-08-01 2019-02-12 东京毅力科创株式会社 对多层膜进行蚀刻的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074952A (en) * 1998-05-07 2000-06-13 Vanguard International Semiconductor Corporation Method for forming multi-level contacts
JP4169410B2 (ja) 1998-11-12 2008-10-22 バンガード インターナショナル セミコンダクターコーポレーション コンタクトホール形成方法
JP5802454B2 (ja) 2011-06-30 2015-10-28 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR102099408B1 (ko) 2012-09-18 2020-04-10 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法
US20140120732A1 (en) * 2012-10-29 2014-05-01 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
CN104716025A (zh) * 2013-12-13 2015-06-17 东京毅力科创株式会社 蚀刻方法
CN105374674A (zh) * 2014-08-08 2016-03-02 东京毅力科创株式会社 多层膜的蚀刻方法
US20160064245A1 (en) * 2014-08-29 2016-03-03 Tokyo Electron Limited Etching method
CN105390387A (zh) * 2014-08-29 2016-03-09 东京毅力科创株式会社 蚀刻方法
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
CN106057666A (zh) * 2015-04-06 2016-10-26 东京毅力科创株式会社 蚀刻方法
CN106206287A (zh) * 2015-05-29 2016-12-07 东京毅力科创株式会社 蚀刻方法
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
CN108231575A (zh) * 2016-12-22 2018-06-29 东京毅力科创株式会社 蚀刻方法
CN109326517A (zh) * 2017-08-01 2019-02-12 东京毅力科创株式会社 对多层膜进行蚀刻的方法

Also Published As

Publication number Publication date
KR20200108787A (ko) 2020-09-21
US20200294773A1 (en) 2020-09-17
JP2020150005A (ja) 2020-09-17
JP7228413B2 (ja) 2023-02-24

Similar Documents

Publication Publication Date Title
TWI664676B (zh) Etching method
KR102356211B1 (ko) 에칭 방법
US9779961B2 (en) Etching method
KR101903845B1 (ko) 에칭 방법
KR102482619B1 (ko) 에칭 방법
US9735027B2 (en) Method for etching organic film
US20220051904A1 (en) Etching method
KR102513051B1 (ko) 에칭 방법
TW201820460A (zh) 被處理體之處理方法
KR102428552B1 (ko) 플라즈마 처리 방법
US9418863B2 (en) Method for etching etching target layer
JP6454492B2 (ja) 多層膜をエッチングする方法
KR20150024307A (ko) 에칭 방법 및 플라즈마 처리 장치
KR102458996B1 (ko) 에칭 방법
CN111681956A (zh) 等离子体处理方法和等离子体处理装置
US20220262601A1 (en) Etching method and plasma processing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination