KR101881932B1 - 자기 소자 및 그 제조 방법 - Google Patents

자기 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101881932B1
KR101881932B1 KR1020110130476A KR20110130476A KR101881932B1 KR 101881932 B1 KR101881932 B1 KR 101881932B1 KR 1020110130476 A KR1020110130476 A KR 1020110130476A KR 20110130476 A KR20110130476 A KR 20110130476A KR 101881932 B1 KR101881932 B1 KR 101881932B1
Authority
KR
South Korea
Prior art keywords
gas
etching
volume
layer
magnetic
Prior art date
Application number
KR1020110130476A
Other languages
English (en)
Other versions
KR20130063873A (ko
Inventor
이학선
토카시키 켄
김명철
권형준
이상민
이우철
정명훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110130476A priority Critical patent/KR101881932B1/ko
Priority to US13/589,708 priority patent/US9312478B2/en
Priority to DE102012110370.4A priority patent/DE102012110370B4/de
Priority to TW101143849A priority patent/TWI538050B/zh
Priority to CN201210523694.8A priority patent/CN103151456B/zh
Publication of KR20130063873A publication Critical patent/KR20130063873A/ko
Application granted granted Critical
Publication of KR101881932B1 publication Critical patent/KR101881932B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하여 자성층을 포함하는 적층 구조를 식각한다. 수소함유 가스는 CH4 가스 또는 H2 가스로부터 선택되는 적어도 하나일 수 있다. 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하는 플라즈마 식각 공정에 의해 얻어진 측벽과, 측벽 중 적어도 일부 영역에서 수평 방향으로 20 nm 보다 크지 않은 폭을 가지는 적어도 1 개의 자기저항 소자를 포함하는 자기 소자를 제공한다.

Description

자기 소자 및 그 제조 방법 {Magnetic device and method of manufacturing the same}
본 발명의 기술적 사상은 자기 소자 및 그 제조 방법에 관한 것으로, 특히 비휘발성 자성층을 구비하는 자기 소자 및 그 제조 방법에 관한 것이다.
자기터널접합 (magnetic tunnel junction: MTJ)의 자기저항 특성을 이용하는 전자 소자에 대한 많은 연구가 이루어지고 있다. 특히, 고집적화된 MRAM (magnetic random access memory) 소자의 MTJ 셀이 미세화됨에 따라, MTJ (magnetic tunnel junction) 셀에 직접 전류를 인가하여 자화반전을 유도하여 STT (spin transfer torque)라는 물리 현상에 의해 정보를 저장하는 STT-MRAM이 주목을 받고 있다. 고집적화된 STT-MRAM을 구현하기 위하여 미세한 크기의 MTJ 구조를 형성할 필요가 있으며, 이와 같이 미세한 크기의 MTJ 구조를 형성하는 경우에도 신뢰성 있는 MTJ 셀을 얻는 데 유리하게 적용될 수 있는 식각 기술이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 고집적화된 고밀도 자기 소자를 제조하는 데 유리하게 적용될 수 있는 식각 공정을 포함하는 자기 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 고집적화된 고밀도 자기 소자에 적합한 미세한 폭을 가지는 자기저항 소자를 포함하는 자기 소자를 제공하는 것이다.
본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에서는, 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하여 자성층을 포함하는 적층 구조를 식각하는 단계를 포함한다.
상기 수소함유 가스는 CH4 가스 또는 H2 가스로부터 선택되는 적어도 하나일 수 있다.
일부 실시예에서, 상기 식각 가스는 70 ∼ 98 부피%의 CH4 가스와, 2 ∼ 30 부피%의 CO 가스로 이루어진다. 다른 일부 실시예에서, 상기 식각 가스는 70 ∼ 98 부피%의 H2 가스와, 2 ∼ 30 부피%의 CO 가스로 이루어진다.
상기 식각 가스는 He, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나로 이루어지는 첨가 가스를 더 포함할 수 있다.
상기 식각 단계는 소스 파워를 인가하기 위한 소스 파워 출력부와, 바이어스 파워를 인가하기 위한 바이어스 출력부를 구비하는 플라즈마 식각 장치를 이용하여 행해질 수 있다. 일부 실시예에서, 상기 식각 단계는 상기 소스 파워 및 상기 바이어스 파워 중 적어도 하나의 파워를 온 (ON) 상태 및 오프 (OFF) 상태로 교번적으로 전환하는 동작을 반복하는 단계를 포함한다. 다른 일부 실시예에서, 상기 식각 단계에서, 상기 소스 파워는 연속파 모드로 인가되고, 상기 바이어스 파워는 온 (ON) 상태 및 오프 (OFF) 상태가 교번적으로 전환되는 펄스드 모드로 인가된다.
상기 식각 단계 전에, 상기 적층 구조의 식각 대상 영역을 수소 플라즈마에 노출시키는 단계를 더 포함할 수 있다.
상기 식각 단계 후, 상기 자기저항 소자의 노출 표면을 산소 플라즈마에 노출시키는 단계를 더 포함할 수 있다.
본 발명의 기술적 사상에 의한 자기 소자는 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하는 플라즈마 식각 공정에 의해 얻어진 측벽과, 상기 측벽 중 적어도 일부 영역에서 수평 방향으로 20 nm 보다 크지 않은 폭을 가지는 적어도 1 개의 자기저항 소자를 포함한다.
본 발명의 기술적 사상에 의한 자기 소자는 미세화된 MTJ 셀을 구성하는 데 적합한 미세한 폭을 가지는 자기저항 소자를 포함한다. 따라서, 고집적화된 자기 소자를 구현할 수 있다.
본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 따르면, 비휘발성 자성 재료로 이루어지는 자성층을 식각하는 과정에서 나타나는 비휘발성 식각 부산물들의 재증착, 자성층의 손상, 자성층의 특성 열화 등으로 인한 문제를 야기하지 않는다. 또한, 자성층의 식각 결과물에서 양호한 측벽 프로파일을 얻게 됨으로써 미세화된 고밀도 자기 소자를 형성하는 데 유리하게 적용될 수 있다.
도 1은 본 발명의 기술적 사상에 의한 제1 실시예에 따른 자기 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 2a는 본 발명의 기술적 사상에 의한 제2 실시예에 따른 자기 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 2b는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 방법에서, 전처리 공정 및 식각 공정에서의 가스 공급 방법의 일 예에 따른 가스 공급 펄스 다이어그램이다.
도 3a는 본 발명의 기술적 사상에 의한 제3 실시예에 따른 자기 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 3b는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 방법에서, 전처리 공정 및 식각 공정에서의 가스 공급 방법의 다른 예에 따른 가스 공급 펄스 다이어그램이다.
도 4는 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 따라 식각할 수 있는 일 예에 따른 적층 구조의 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 따라 식각할 수 있는 다른 예에 따른 적층 구조의 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에서 플라즈마 식각 공정을 행하는 데 사용될 수 있는 예시적인 플라즈마 식각 장치의 요부 구성을 보여주는 도면이다.
도 7a는 플라즈마 식각 장치에서 연속파 모드로 출력되는 소스 파워의 타임 라인을 예시한 그래프이다.
도 7b는 플라즈마 식각 장치에서 연속파 모드로 출력되는 바이어스 파워의 타임 라인을 예시한 그래프이다.
도 7c는 플라즈마 식각 장치에서 펄스드 모드 (pulsed mode)로 출력되는 소스 파워의 듀티 사이클 (duty cycle)의 타임 라인을 예시한 그래프이다.
도 7d는 플라즈마 식각 장치에서 펄스드 모드로 출력되는 바이어스 파워의 듀티 사이클의 타임 라인을 예시한 그래프이다.
도 7e는 플라즈마 식각 장치에서 동기식 펄스 플라즈마 식각 방식에 따라 식각 공정을 행하기 위하여, 펄스드 모드로 출력되는 소스 파워 및 바이어스 파워의 듀티 사이클의 타임 라인을 예시한 그래프이다.
도 8a 내지 도 8c는 본 발명의 제4 실시예에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 9a 내지 도 9c는 본 발명의 제5 실시예에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 10a는 소스 파워 및 바이어스 파워가 각각 연속파 모드로 출력되는 조건하에서 적층 구조를 식각할 때, 이온의 이동 경로를 보여주는 도면이다.
도 10b는 동기식 펄스 플라즈마 식각 공정에서 식각 가스로부터 발생된 이온의 이동 경로를 보여주는 도면이다.
도 11은 본 발명의 기술적 사상에 의한 제6 실시예에 따른 자기 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 12a 내지 도 12h는 본 발명의 기술적 사상에 의한 제7 실시예에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 13a 내지 도 13c는 각각 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 따라 자성층을 포함하는 적층 구조를 식각할 때, 식각 분위기 온도에 대한 의존성을 평가한 결과를 보여주는 VSEM (Virtual Scanning Electron Microscope) 사진이다.
도 14는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자 제조 방법에 의해 구현될 수 있는 자기 소자의 개략적인 단면도이다.
도 15는 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 의해 구현될 수 있는 시스템이다.
도 16은 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 의해 구현될 수 있는 메모리 카드이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 첨부 도면에 있어서, 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 제1 실시예에 따른 자기 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 1의 공정 12에서, 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하여 자성층을 포함하는 적층 구조를 식각한다.
일부 실시예에서, 상기 적층 구조의 식각은 플라즈마 식각 공정에 의해 행해진다. 공정 12의 식각 공정은 소스 파워를 인가하기 위한 소스 파워 출력부와, 바이어스 파워를 인가하기 위한 바이어스 출력부를 구비하는 플라즈마 식각 장치를 이용하여 행해질 수 있다. 상기 플라즈마 식각 장치로서, 예를 들면 도 6에 예시한 플라즈마 식각 장치(60)를 사용할 수 있다. 공정 12의 식각 공정에서, 상기 소스 파워 및 바이어스 파워 중 적어도 하나의 파워를 펄스드 모드 (pulsed mode)로 출력하기 위하여, 상기 펄스드 모드로 인가하는 파워를 소정 주기에 따라 오프 (OFF) 상태로 유지할 수 있다. 상기 펄스드 모드의 소스 파워 및 펄스드 모드의 바이어스 파워에 대한 보다 상세한 사항은 도 6 및 도 7c 내지 도 7e를 참조하여 후술한다.
공정 12에서, 상기 적층 구조의 식각 공정은 약 -10 ∼ 80 ℃의 온도하에서 행해질 수 있다. 일부 실시예에서, 공정 12의 식각 공정은 약 -10 ∼ 20 ℃의 온도하에서 행해진다. 일부 실시예에서, 공정 12의 식각 공정은 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다.
상기 식각 가스는 할로겐 함유 가스를 포함하지 않는다. 기존의 자성층 식각 공정에서 사용되었던 할로겐 원소 함유 식각 가스에 의한 플라즈마 식각 공정에서는 식각 결과물로 얻어지는 패턴의 측벽에 비휘발성 식각 부산물들이 재증착 (re-deposition)되는 문제가 있었다. 또한, 자성층의 자화 특성을 열화시키는 할로겐 원소 함유 식각 잔류물들이 식각 결과물로 얻어지는 패턴의 표면에 잔류함으로써 자기저항 소자의 특성을 열화시키는 문제가 있었다. 특히, 자기저항 소자의 형성을 위한 건식 식각 공정에 있어서 중요한 이슈들 중 하나는 상기 자기저항 소자 구동에 핵심적인 역할을 하는 MTJ 구조의 식각이다. MTJ는 자유층, 터널링 배리어, 및 고정층으로 이루어지며, CoFeB 등과 같은 강자성체를 포함하고, 상기 터널링 배리어로서 MgO가 주로 사용되고 있다. 이러한 물질들은 할로겐 원소 함유 가스를 사용하는 플라즈마 식각, 특히 염소계 플라즈마 식각시 터널링 배리어에 심한 손상을 주고, MTJ 구조에서 부식이 발생하는 문제점이 있었다. 본 발명의 사상에 의한 자기 소자의 제조 방법에 따르면, 자성층을 포함하는 적층 구조의 식각시 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하고, 할로겐 원소는 포함하지 않는 식각 가스를 사용함으로써, 기존 공정에서의 문제점들을 해결할 수 있다.
상기 수소함유 가스는 CH4 가스 또는 H2 가스 중에서 선택되는 적어도 하나일 수 있다. 일부 실시예에서, 상기 식각 가스는 70 ∼ 98 부피%의 CH4 가스와, 2 ∼ 30 부피%의 CO 가스로 이루어진다. 다른 일부 실시예에서, 상기 식각 가스는 70 ∼ 98 부피%의 H2 가스와, 2 ∼ 30 부피%의 CO 가스로 이루어진다. 또 다른 일부 실시예에서, 상기 식각 가스는 He, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나로 이루어지는 첨가 가스를 더 포함한다. 상기 첨가 가스는 적어도 10 부피%의 양으로 포함될 수 있다.
도 2a는 본 발명의 기술적 사상에 의한 제2 실시예에 따른 자기 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 2a의 공정 22에서, 적어도 1 층의 자성층을 포함하는 적층 구조의 식각 대상 영역을 수소 플라즈마에 노출시켜 전처리한다.
일부 실시예에서, 공정 22에 따른 전처리 공정을 위하여, 플라즈마 식각용 챔버 내에 상기 적층 구조를 포함하는 구조물을 로딩하고, 상기 챔버 내에 H2 가스 만을 공급하여 수소 플라즈마를 발생시킨다. 상기 전처리 공정에 의해 상기 적층 구조의 식각 대상 영역에 가속화된 반응성 수소 이온들이 공급되고, 식각 대상 영역의 표면에서 상기 식각 대상 영역과 상기 수소 이온들과의 화학 반응이 일어날 수 있다. 그 결과, 후속의 식각 공정시 식각 가스 이온들이 식각 대상 영역에 충돌할 때 화학적 및 물리적 식각이 용이하게 이루어지고, 식각 속도가 가속화될 수 있다.
일부 실시예에서, 공정 22의 전처리 공정은 약 10 초 ∼ 10 분 동안 행해진다. 공정 22에 따른 전처리 공정은 약 -10 ∼ 80 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다. 경우에 따라, 공정 22에 따른 전처리 공정은 생략 가능하다.
공정 24에서, 적어도 70 부피%의 CH4 가스와, 적어도 2 부피%의 CO 가스로 이루어는 식각 가스를 사용하여 상기 자성층을 포함하는 적층 구조의 식각 대상 영역을 식각한다.
일부 실시예에서, 상기 적층 구조를 식각하기 위하여, 약 70 ∼ 98 부피%의 CH4 가스와, 약 2 ∼ 30 부피%의 CO 가스로 이루어는 식각 가스를 사용한다. 일부 실시예에서, 상기 식각 가스는 He, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나로 이루어지는 첨가 가스를 더 포함한다. 상기 첨가 가스는 적어도 10 부피%의 양으로 포함될 수 있다.
공정 24의 식각 공정은 공정 22에 따른 전처리 공정에 후속하여 동일 챔버 내에서 연속적으로 수행될 수 있다. 공정 24의 식각 공정은 약 -10 ∼ 80 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다.
공정 24에 의한 식각 공정시, 상기 적층 구조의 식각 대상 영역에 가속화된 반응성 수소 이온들과 상기 첨가 가스의 가속화된 이온들이 함께 공급될 수 있다. 상기 식각 대상 영역에서는 그 표면에 도달한 가속화된 수소 이온들과의 화학 반응이 일어나는 동시에, 상기 첨가 가스로부터 생성되는 가속화된 이온들에 의한 물리적 에칭이 이루어질 수 있다. 상기 첨가 가스는 수소 원자에 비해 큰 원자량을 가지는 원자들로 이루어진다. 따라서, 상기 첨가 가스로부터 발생되는 가속화 이온들은 수소 원자에 비해 식각 대상의 적층 구조에 더 세게 충돌하게 되고, 그 결과 상기 적층 구조의 식각 대상 영역에 더 큰 물리적 힘을 인가함으로써 상기 적층 구조의 물리적 에칭이 용이하게 된다.
도 2b는 도 2a의 공정 22에 따른 전처리 공정에서와, 도 2a의 공정 24에서의 식각 공정에서의 가스 공급 방법을 예시한 가스 공급 펄스 다이어그램이다.
도 3a는 본 발명의 기술적 사상에 의한 제3 실시예에 따른 자기 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 3a의 공정 32에서, 적어도 1 층의 자성층을 포함하는 적층 구조의 식각 대상 영역을 수소 플라즈마에 노출시켜 전처리한다.
공정 32에 따른 전처리 공정에 대한 상세한 사항은 도 2a의 공정 22에서의 전처리 공정에 대하여 설명한 바와 같다.
공정 34에서, 적어도 70 부피%의 H2 가스와, 적어도 2 부피%의 CO 가스로 이루어는 식각 가스를 사용하여 상기 자성층을 포함하는 적층 구조의 식각 대상 영역을 식각한다.
일부 실시예에서, 상기 적층 구조를 식각하기 위하여, 약 70 ∼ 98 부피%의 H2 가스와, 약 2 ∼ 30 부피%의 CO 가스로 이루어는 식각 가스를 사용한다. 일부 실시예에서, 상기 식각 가스는 He, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나로 이루어지는 첨가 가스를 더 포함한다. 상기 첨가 가스는 적어도 10 부피%의 양으로 포함될 수 있다.
공정 34의 식각 공정은 공정 32에 따른 전처리 공정에 후속하여 동일 챔버 내에서 연속적으로 수행될 수 있다. 공정 34의 식각 공정은 약 -10 ∼ 80 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다.
공정 34에 의한 식각 공정시, 도 2a의 공정 24에 대하여 설명한 바와 마찬가지로, 상기 적층 구조의 식각 대상 영역에 가속화된 반응성 수소 이온들과 상기 첨가 가스의 가속화된 이온들이 함께 공급될 수 있다. 따라서, 상기 첨가 가스로부터 발생되는 가속화 이온들에 의해 상기 적층 구조의 식각 대상 영역에 더 큰 물리적 힘이 인가됨으로써 상기 적층 구조의 물리적 에칭이 용이하게 된다.
도 3b는 도 3a의 공정 32에 따른 전처리 공정에서와, 도 3a의 공정 34에서의 식각 공정에서의 가스 공급 방법을 예시한 가스 공급 펄스 다이어그램이다.
도 1의 공정 12의 식각 공정, 도 2a의 공정 24의 식각 공정, 및 도 3a의 공정 34의 식각 공정에서, 식각 대상층인 적층 구조는 다양한 종류의 자성층을 포함할 수 있다. 일부 실시예에서, 상기 적층 구조는 적어도 1 층의 비휘발성 자성층을 포함한다. 예를 들면, 상기 적층 구조는 Co/Pd, Co/Pt, Co/Ni, Fe/Pd, Fe/Pt, MgO, PtMn, IrMn, CoFe 합금, 또는 CoFeB 합금 중에서 선택되는 적어도 하나로 이루어지는 자성층을 포함할 수 있다.
도 1의 공정 12의 식각 공정, 도 2a의 공정 24의 식각 공정, 및 도 3a의 공정 34의 식각 공정은 각각 ICP (Inductively Coupled Plasma) 소스, CCP (Capacitively Coupled Plasma) 소스, ECR (Electron Cyclotron Resonance) 플라즈마 소스, 헬리콘파 여기 플라즈마(HWEP: Helicon-Wave Excited Plasma) 소스, 또는 ACP (Adaptively Coupled Plasma) 소스로부터 형성된 플라즈마를 이용하여 행해질 수 있다.
도 4 및 도 5는 각각 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 따라, 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스를 포함하는 식각 가스를 사용하여, 도 1, 도 2a, 또는 도 3a의 플로차트에서 예시된 바와 같은 공정에 따라 식각할 수 있는 예시적인 적층 구조의 단면도이다. 도 4 및 도 5에 있어서, 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명을 생략한다.
보다 구체적으로 설명하면, 도 4에 예시된 적층 구조(40)는 하부로부터 차례로 적층된 하부 전극층(42), 하부 자성층(44), 터널링 배리어층(45), 상부 자성층(46), 및 상부 전극층(48)을 포함한다.
상기 하부 전극층(42)은 Ti, Ta, Ru, TiN, TaN, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 일부 실시예에서, 상기 하부 전극층(42)은 Ti＼Ru, Ta＼Ru, TiN＼Ru, TaN＼Ru, 또는 TiN＼Ru 중에서 선택되는 이중층 구조를 가질 수 있다. 일부 실시예에서, 상기 하부 전극층(42)은 약 20 ∼ 50 Å의 두께를 가진다.
상기 하부 자성층(44)은 Fe, Co, Ni, Pd, 또는 Pt 중에서 선택되는 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 하부 자성층(44)은 Co-M1 합금 (여기서, M1은 Pt, Pd, 또는 Ni 중에서 선택되는 적어도 하나의 금속), 또는 Fe-M2 합금 (여기서, M2는 Pt, Pd, 또는 Ni 중에서 선택되는 적어도 하나의 금속)으로 이루어진다. 다른 실시예에서, 상기 하부 자성층(44)은 B, C, Cu, Ag, Au, 또는 Cr 중에서 선택되는 적어도 하나의 물질을 더 포함한다. 일부 실시예에서, 상기 하부 자성층(44)은 약 10 ∼ 50 Å의 두께를 가진다.
상기 상부 자성층(46)은 Co, Co-M1 합금 (여기서, M1은 Pt, Pd, 또는 Ni 중에서 선택되는 적어도 하나의 금속), Fe-M2 합금 (여기서, M2는 Pt, Pd, 또는 Ni 중에서 선택되는 적어도 하나의 금속), Ru, Ta, Cr, 또는 Cu 중에서 선택되는 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 상부 자성층(46)은 약 30 ∼ 200 Å의 두께를 가진다.
일부 실시예에서, 상기 하부 자성층(44) 및 상부 자성층(46) 중 적어도 하나는 PMA (perpendicular magnetic anisotropy) 물질을 포함한다. 일부 실시예에서, 상기 하부 자성층(44) 및 상부 자성층(46) 중 적어도 하나는 SAF (Synthetic anti-ferromagnet) 구조를 포함한다. 상기 SAF 구조는 강자성체 적층 구조 중에 Ru 중간층이 삽입된 구조이다. 예를 들면, 상기 SAF 구조는 CoFeB/Ta/(Co/Pt)m/Ru/(Co/Pd)n (여기서, m 및 n은 자연수)의 다층 구조를 가질 수 있다. 본 발명에서 채용 가능한 SAF 구조는 상기 예시된 바에 한정되는 것은 아니며, 다양하게 변형된 구조를 채용할 수 있다.
상기 하부 자성층(44)과 상부 자성층(46)과의 사이에 개재되어 있는 상기 터널링 배리어층(45)은 MgO, Al2O3, B2O3, 또는 SiO2 로 이루어질 수 있다. 일부 실시예에서, 상기 터널링 배리어층(45)은 약 5 ∼ 30 Å의 두께를 가진다.
상기 상부 전극층(48)은 Ti, Ta, Ru, TiN, TaN, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 일부 실시예에서, 상기 상부 전극층(48)은 Ti＼Ru, Ta＼Ru, TiN＼Ru, TaN＼Ru, 또는 TiN＼Ru 중에서 선택되는 이중층 구조를 가질 수 있다. 일부 실시예에서, 상기 상부 전극층(48)은 약 20 ∼ 50 Å의 두께를 가진다.
상기 적층 구조(40)에서, 상기 하부 자성층(44) 및 상기 상부 자성층(46)의 구성은 상기 설명에만 제한되는 것은 아니며, 다양한 변형이 가능하다. 예를 들면, 상기 하부 자성층(44)에 대한 상기 설명이 상기 상부 자성층(46)에 적용될 수도 있고, 그 반대로 상기 상부 자성층(46)에 대한 상기 설명이 상기 하부 자성층(44)에 적용될 수도 있다.
일부 실시예에서, 상기 적층 구조(40)는 수직 자화 방식의 MTJ (magnetic tunnel junction) 소자를 구현하는 데 사용될 수 있다.
도 5에 예시된 적층 구조(50)는 하부로부터 차례로 적층된 하부 전극층(42), 하부 자성층(44), 터널링 배리어층(45), 상부 자성층(56), 및 상부 전극층(48)을 포함한다.
상기 상부 자성층(56)은 상기 터널링 배리어층(45) 위에 차례로 적층된 핀드층 (pinned layer)(56A) 및 피닝층 (pinning layer)(56B)을 포함한다.
상기 핀드층(56A)은 Co, Fe, Pt, 또는 Pd 중에서 선택되는 적어도 하나의 강자성 물질을 포함할 수 있다. 상기 핀드층(56A)은 도 4를 참조하여 설명한 바와 같은 SAF 구조를 가질 수 있다. 일부 실시예에서, 상기 핀드층(56A)은 약 30 ∼ 50 Å의 두께를 가진다.
상기 피닝층(56B)은 반강자성 물질 (anti-ferromagnetic material)을 포함할 수 있다. 일부 실시예에서, 상기 피닝층(56B)은 PtMn, IrMn, NiMn, FeMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO, 또는 Ni 중에서 선택되는 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 피닝층(56B)은 약 50 ∼ 150 Å의 두께를 가진다.
일부 실시예에서, 상기 적층 구조(50)는 수평 자화 방식의 MTJ 소자를 구현하는 데 사용될 수 있다.
도 6은 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에서 플라즈마 식각 공정을 행하는 데 사용될 수 있는 예시적인 플라즈마 식각 장치(60)의 요부 구성을 보여주는 도면이다. 도 6에는 ICP 방식의 플라즈마 식각 장치가 예시되어 있다.
도 6을 참조하면, 플라즈마 식각 장치(60)는 챔버(62), 소스 전극(63), 및 바이어스 전극(64)을 포함한다. 상기 바이어스 전극(64)은 기판(W)을 지지하는 홀더 역할을 한다. 상기 소스 전극(63)은 상기 챔버(62)를 복수 회 둘러 싸는 코일 형태를 가질 수 있다.
상기 소스 전극(63)에는 RF (radio frequency) 소스 파워가 인가되고, 상기 바이어스 전극(64)에는 RF 바이어스 파워가 인가될 수 있다. 플라즈마 식각시 사용되는 식각 가스는 가스 유입부(65)를 통해 챔버(62) 내부로 유입된다. 챔버(63) 내에서 식각 후의 미반응 식각 가스 및 반응 부산물은 터보 분자 펌프 (TMP: trubo molecular pump)에 의해 챔버(62)의 외부로 배출된다.
CCP 방식의 플라즈마 식각 장치의 경우에는, 상기 소스 전극(63) 대신, 챔버 (62) 내부에서 상기 가스 유입부(65)에 근접하게 배치되는 평판형 전극이 사용될 수 있다.
상기 플라즈마 식각 장치(60)는 소스 파워 출력부(66) 및 바이어스 파워 출력부(68)를 포함한다. 상기 소스 파워 출력부(66) 및 바이어스 파워 출력부(68)는 각각 동기식 펄스 플라즈마 (synchronous pulse plasma) 식각 공정을 수행하는 데 적합한 모드의 소스 파워 및 바이어스 파워를 출력할 수 있다.
상기 소스 파워 출력부(66)는 소스 매치 네트워크(66A), 소스 믹서(66B), 소스 컨트롤러(66C), 및 소스 RF 발생부(66D)를 포함한다. 상기 바이어스 파워 출력부(68)는 바이어스 매치 네트워크(68A), 바이어스 믹서(68B), 바이어스 컨트롤러(68C), 및 바이어스 RF 발생부(68D)를 포함한다.
상기 소스 전극(63)은 소스 파워 출력부(66)로부터 출력되는 소스 파워를 인가받는다. 상기 소스 전극(63)은 주로 챔버(62) 내에 플라즈마를 발생시키는 데 기여한다. 상기 바이어스 전극(64)은 바이어스 파워 출력부(68)로부터 출력되는 바이어스 파워를 인가받는다. 상기 바이어스 전극(64)은 주로 기판(W)에 입사하는 이온 에너지를 조절하는데 기여한다.
상기 소스 파워 출력부(66)의 소스 컨트롤러(66C)는 제1 주파수 및 제1 듀티비 (duty ratio)를 가지는 펄스 변조 (pulse modulation)된 RF 소스 파워를 상기 소스 전극(63)으로 출력하고, RF 소스 파워의 위상에 관한 정보를 포함하는 제어 신호를 RF 바이어스 파워 출력부(68)로 출력할 수 있다. 상기 소스 믹서(66B)는 소스 RF 발생부(66D)로부터 출력되는 소스 RF 신호와 소스 컨트롤러(66C)로부터 출력되는 소스 펄스 신호를 입력하고 혼합하여 펄스 변조된 RF 소스 파워를 출력한다.
상기 바이어스 파워 출력부(68)는 소스 파워 출력부(66)로부터 출력되는 제어 신호에 응답하여 제2 주파수 및 제2 듀티비를 가지는 RF 바이어스 파워를 상기 바이어스 전극(64)으로 출력한다.
일부 실시예에서, 상기 바이어스 파워 출력부(68)로부터 상기 바이어스 전극(64)에 RF 바이어스 파워가 인가됨으로써, 챔버(62) 내부에서 상기 기판(W) 상부에 형성되는 플라즈마의 이온들에 방향성이 부여된다.
상기 바이어스 전극(64)의 저면 또는 내부에는 바이어스 전극(64)에 지지되어 있는 기판(W)을 가열하기 위한 히터 (도시 생략)와, 챔버(62)의 내부 온도를 제어하기 위한 온도 센서 (도시 생략)가 추가적으로 구비될 수 있다.
일부 실시예에서, 상기 소스 파워 출력부(66) 및 바이어스 파워 출력부(68)는 필요에 따라 연속파 모드의 파워, 또는 펄스드 모드의 파워를 선택적으로 출력하도록 제어될 수 있다. 이를 위하여, 상기 소스 파워 출력부(66) 및 바이어스 파워 출력부(68)는 각각 파워 출력의 온 (ON) 상태 및 오프 (OFF) 상태의 상호 전환을 제어하도록 동작될 수 있다. 예를 들면, 상기 소스 파워 출력부(66) 및 바이어스 파워 출력부(68)로부터 각각 펄스드 모드의 소스 파워 및 펄스드 모드의 바이어스 파워가 출력되도록 상기 소스 파워 출력부(66) 및 바이어스 파워 출력부(68) 각각의 온 (ON) 상태 및 오프 (OFF) 상태를 제어할 수 있다.
도 7a는 도 6에 예시된 플라즈마 식각 장치(60)에서 연속파 모드로 출력되는 소스 파워의 타임 라인을 예시한 그래프이다.
도 7b는 도 6에 예시된 플라즈마 식각 장치(60)에서 연속파 모드로 출력되는 바이어스 파워의 타임 라인을 예시한 그래프이다.
도 7c는 도 6에 예시된 플라즈마 식각 장치(60)에서 펄스드 모드로 출력되는 소스 파워의 듀티 사이클 (duty cycle)(D)의 타임 라인을 예시한 그래프이다.
도 7d는 도 6에 예시된 플라즈마 식각 장치(60)에서 펄스드 모드로 출력되는 바이어스 파워의 듀티 사이클(D)의 타임 라인을 예시한 그래프이다.
도 7c 및 도 7d에서, 온 상태 유지 시간(T1) 및 오프 상태 유지 시간(T2)은 다양하게 설정될 수 있다. 상기 온 상태 유지 시간(T1) 및 오프 상태 유지 시간(T2)은 각각 동일할 수도 있고 동일하지 않을 수도 있다. 상기 온 상태 유지 시간(T1) 및 오프 상태 유지 시간(T2)은 식각 대상층의 막질 및 두께, 식각 분위기 등에 따라 임의로 선택될 수 있다. 일부 실시예에서, 상기 온 상태 유지 시간(T1) 및 오프 상태 유지 시간(T2)은 공정 시간이 경과함에 따라 가변적으로 되도록 설정될 수도 있다.
도 7e는 도 6에 예시된 플라즈마 식각 장치(60)에서 각각 동기식 펄스 플라즈마 식각 방식에 따라 식각 공정을 행하기 위하여, 펄스드 모드로 출력되는 소스 파워 및 바이어스 파워의 듀티 사이클(D)의 타임 라인을 예시한 그래프이다.
도 8a 내지 도 8c는 본 발명의 제4 실시예에 따른 자기 소자(80) (도 8c 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다. 본 예에서는 도 4에 예시된 적층 구조(40)를 식각하는 공정을 포함하는 자기 소자의 제조 방법을 설명한다. 도 8a 내지 도 8c에 있어서, 도 4에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
도 8a를 참조하면, 층간절연막(82)과, 상기 층간절연막(82)을 관통하여 형성된 하부 전극 콘택(84)이 형성된 결과물상에 도 4를 참조하여 설명한 적층 구조(40)를 형성한 후, 상기 적층 구조(40) 위에 상기 상부 전극층(48)의 상면을 일부 노출시키는 마스크 패턴(86)을 형성한다.
상기 마스크 패턴(86)은 상기 적층 구조(40) 위에서 상기 하부 전극 콘택(84)과 동일 축 상에 위치하도록 형성된다. 일부 실시예에서, 상기 마스크 패턴(86)은 Ru, W, TiN, TaN, Ti, 또는 Ta 중에서 선택되는 적어도 하나의 물질을 포함하도록 형성될 수 있다. 일부 실시예에서, 상기 마스크 패턴(86)은 Ru＼TiN 또는 TiN＼W의 이중층 구조를 가진다. 상기 마스크 패턴(86)은 약 300 ∼ 800 Å의 두께를 가지도록 형성될 수 있다.
도 8b를 참조하면, 상기 마스크 패턴(86)이 형성된 결과물을 플라즈마 식각 챔버 내에 로딩한다. 예를 들면, 상기 마스크 패턴(86)이 형성된 결과물을 도 6에 예시된 플라즈마 식각 장치(60)의 챔버(62) 내에 있는 바이어스 전극(64) 위에 로딩할 수 있다.
그 후, 도 2a의 공정 22, 또는 도 3a의 공정 32에서 설명한 바와 유사한 방법으로, 상기 챔버 내에서 상기 적층 구조(40)의 식각 대상 영역인 상기 상부 전극층(48)의 노출된 영역을 수소 플라즈마(88)에 노출시켜 전처리한다. 상기 수소 플라즈마(88)를 이용하는 전처리 공정은 경우에 따라 생략 가능하다.
도 8c를 참조하면, 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하고, 상기 마스크 패턴(86)을 식각 마스크로 이용하여, 상기 전처리된 적층 구조(40)를 플라즈마 식각 공정에 의해 이방성 식각한다.
일부 실시예에서, 상기 적층 구조(40)를 식각하기 위하여, 도 2a의 공정 24에서 설명한 바와 유사한 방법으로, 적어도 70 부피%의 CH4 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용한다. 다른 실시예에서, 도 3a의 공정 34에서 설명한 바와 유사한 방법으로, 적어도 70 부피%의 H2 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용한다. 또 다른 실시예에서, 상기 식각 가스는 He, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나로 이루어지는 첨가 가스를 더 포함한다. 상기 첨가 가스는 적어도 10 부피%의 양으로 포함될 수 있다. 예를 들면, 상기 식각 가스는 80 부피%의 CH4 가스와, 20 부피%의 CO 가스로 이루어질 수 있다. 또는, 상기 식각 가스는 80 부피%의 CH4 가스와, 10 부피%의 CO 가스와, 10 부피%의 Ar로 이루어질 수 있다. 또는, 상기 식각 가스는 80 부피%의 H2 가스와, 20 부피%의 CO 가스로 이루어질 수 있다. 또는, 상기 식각 가스는 80 부피%의 H2 가스와, 10 부피%의 CO 가스와, 10 부피%의 Ar로 이루어질 수 있다.
상기 적층 구조(40)의 식각 결과물로서, 아래로부터 차례로 하부 전극(42A), 하부 자성층 패턴(44A), 터널링 배리어(45A), 상부 자성층 패턴(46A), 상부 전극(48A), 및 마스크 패턴(86)의 남은 부분이 적층되어 있는 복수의 자기 소자(80)가 형성된다. 상기 복수의 자기 소자(80)에서, 상기 마스크 패턴(86)의 남은 부분은 상기 상부 전극(48A)과 함께 하나의 전극으로서의 기능을 하게 된다. 상기 복수의 자기 소자(80)는 각각 하부 전극 콘택(84)에 전기적으로 연결된다. 상기 적층 구조(40)의 식각이 진행되는 동안, 상기 마스크 패턴(86)의 상면으로부터 그 일부가 식각에 의해 소모될 수 있다.
상기 적층 구조(40)의 식각 공정은 도 8b의 전처리 공정을 행하였던 챔버와 동일 챔버 내에서, 상기 전처리 공정에 후속하여 연속적으로 행해질 수 있다. 상기 적층 구조(40)의 식각 공정은 약 -10 ∼ 80 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다. 예를 들면, 상기 적층 구조(40)의 식각 공정은 약 20 ℃의 온도, 및 약 2 mT의 압력하에서 행해질 수 있다.
도 9a 내지 도 9c는 본 발명의 제5 실시예에 따른 자기 소자(90) (도 9c 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다. 본 예에서는 도 5에 예시된 적층 구조(50)를 식각하는 공정을 포함하는 자기 소자의 제조 방법을 설명한다. 도 9a 내지 도 9c에 있어서, 도 4, 도 5, 및 도 8a 내지 도 8c에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
도 9a를 참조하면, 층간절연막(82) 및 하부 전극 콘택(84)이 형성된 결과물상에 도 5를 참조하여 설명한 적층 구조(50)를 형성한 후, 상기 적층 구조(50) 위에 상기 상부 전극층(48)의 상면을 일부 노출시키는 마스크 패턴(96)을 형성한다.
상기 마스크 패턴(96)은 상기 적층 구조(50) 위에서 상기 하부 전극 콘택(84)과 동일 축상에 위치하도록 형성된다. 일부 실시예에서, 상기 마스크 패턴(96)은 Ru, W, TiN, TaN, Ti, 또는 Ta 중에서 선택되는 적어도 하나의 물질을 포함하도록 형성될 수 있다. 일부 실시예에서, 상기 마스크 패턴(96)은 Ru＼TiN 또는 TiN＼W의 이중층 구조를 가진다. 상기 마스크 패턴(96)은 약 300 ∼ 800 Å의 두께를 가지도록 형성될 수 있다.
도 9b를 참조하면, 상기 마스크 패턴(96)이 형성된 결과물을 플라즈마 식각 챔버 내에 로딩한다. 예를 들면, 상기 마스크 패턴(96)이 형성된 결과물을 도 6에 예시된 플라즈마 식각 장치(60)의 챔버(62) 내에 있는 바이어스 전극(64) 위에 로딩할 수 있다.
그 후, 도 2a의 공정 22 또는 도 3a의 공정 32에서 설명한 바와 같이, 상기 챔버(62) 내에서 상기 적층 구조(50)의 식각 대상 영역인 상기 상부 전극층(48)의 노출된 영역을 수소 플라즈마(98)에 노출시켜 전처리한다.
도 9c를 참조하면, 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하고, 상기 마스크 패턴(96)을 식각 마스크로 이용하여, 상기 전처리된 적층 구조(50)를 플라즈마 식각 공정에 의해 이방성 식각한다.
일부 실시예에서, 상기 적층 구조(50)를 식각하기 위하여, 도 2a의 공정 24에서 설명한 바와 유사한 방법으로, 적어도 70 부피%의 CH4 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용한다. 다른 실시예에서, 도 3a의 공정 34에서 설명한 바와 유사한 방법으로, 적어도 70 부피%의 H2 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용한다. 또 다른 실시예에서, 상기 식각 가스는 He, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나로 이루어지는 첨가 가스를 더 포함한다. 상기 첨가 가스는 적어도 10 부피%의 양으로 포함될 수 있다. 예를 들면, 상기 식각 가스는 80 부피%의 CH4 가스와, 20 부피%의 CO 가스로 이루어질 수 있다. 또는, 상기 식각 가스는 80 부피%의 CH4 가스와, 10 부피%의 CO 가스와, 10 부피%의 Ar로 이루어질 수 있다. 또는, 상기 식각 가스는 80 부피%의 H2 가스와, 20 부피%의 CO 가스로 이루어질 수 있다. 또는, 상기 식각 가스는 80 부피%의 H2 가스와, 10 부피%의 CO 가스와, 10 부피%의 Ar로 이루어질 수 있다.
상기 적층 구조(50)의 식각 결과물로서, 아래로부터 차례로 하부 전극(42A), 하부 자성층 패턴(44A), 터널링 배리어(45A), 상부 자성층 패턴(56P), 상부 전극(48A), 및 마스크 패턴(96)의 남은 부분으로 이루어지는 복수의 자기 소자(90)가 형성된다. 상기 복수의 자기 소자(90)에서, 상기 마스크 패턴(96)의 남은 부분은 상기 상부 전극(48A)과 함께 하나의 전극으로서의 기능을 하게 된다. 상기 복수의 자기 소자(90)는 각각 하부 전극 콘택(84)에 전기적으로 연결된다. 상기 적층 구조(50)의 식각이 진행되는 동안, 상기 마스크 패턴(96)의 상면으로부터 그 일부가 식각에 의해 소모될 수 있다.
상기 적층 구조(50)의 식각 공정은 도 9b의 전처리 공정이 이루어진 챔버와 동일 챔버 내에서 상기 전처리 공정에 후속하여 연속적으로 행해질 수 있다. 상기 적층 구조(50)의 식각 공정은 약 -10 ∼ 80 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다. 예를 들면, 상기 적층 구조(50)의 식각 공정은 약 20 ℃의 온도, 및 약 2 mT의 압력하에서 행해질 수 있다.
도 8a 내지 도 8c와, 도 9a 내지 도 9c를 참조하여 설명한 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에서, 상기 적층 구조(40) 또는 적층 구조(50)의 식각 공정시, 도 6에 예시된 플라즈마 식각 장치(60)를 사용할 수 있다. 상기 플라즈마 식각 장치(60)에서, 상기 적층 구조 (40) 또는 적층 구조(50)가 식각되는 동안, 소스 파워 및 바이어스 파워가 도 7a 및 도 7b에 각각 예시된 바와 같이 연속파 모드로 출력될 수 있다. 일부 실시예에서, 상기 적층 구조 (40) 또는 적층 구조(50)가 식각되는 동안, 도 7c 또는 도 7d에 예시된 바와 같이 소스 파워 및 바이어스 파워 중 어느 하나가 온 (ON) 상태 및 오프 (OFF) 상태로 교번적으로 전환되는 펄스드 모드의 소스 파워, 또는 펄스드 모드의 바이어스 파워가 출력될 수 있다. 다른 일부 실시예에서, 상기 적층 구조(40) 또는 적층 구조(50)를 식각할 때, 도 7e에 예시된 바와 같이 동기식 펄스 플라즈마 식각 공정을 행하기 위하여, 펄스드 모드의 소스 파워 및 펄스드 모드의 바이어스 파워를 동시에 인가할 수 있다.
도 4에 예시된 상기 적층 구조(40) 또는 도 5에 예시된 적층 구조(50)는 기존의 식각 공정에서는 식각하기 어려운 Pt, Pd, Co, Mg, Fe, Ir 등과 같은 비휘발성 재료를 포함할 수 있다. 이와 같은 비휘발성 재료들은 식각 공정중에 발생되는 반응 물질의 포화 증기 압력이 다른 식각 재료들에 비해 매우 낮아서, 기존의 식각 공정 조건하에서는 이들의 식각율이 매우 낮으며, 식각 공정시의 반응 생성물이 식각 후 얻어지는 패턴의 측벽에 재증착 (re-deposition)되는 현상이 두드러졌다. 이와 같이 식각 부산물이 패턴의 측벽에 재증착되는 경우, 식각 결과 얻어지는 최종 패턴의 측벽 프로파일의 경사가 심해지고 CD (critical dimension)를 제어하기 어렵게 된다. 또한, 비휘발성 금속의 반응 부산물들이 패턴 측벽에 재증착됨으로써 하부 전극과 상부 전극간에 전기적인 단락이 발생되어 MTJ 특성이 열화되는 문제를 유발한다.
반면, 본 발명에 따른 방법에서는, 비휘발성 자성층을 포함하는 적층 구조(40)를 식각하는 데 있어서, 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하여 상기 적층 구조(40) 또는 적층 구조(50)를 식각한다. 이 때, 상기 적층 구조(40) 또는 적층 구조(50)가 그 상부 전극층(48)으로부터 상기 하부 전극층(42)까지 단일 스텝으로 식각되어 복수의 자기 소자(80) 또는 복수의 자기 소자(90)로 분리된다. 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하여 상기 적층 구조(40) 또는 적층 구조(50)를 식각한 결과, 각각의 식각면, 즉 상기 복수의 자기 소자(80)의 측벽(80S), 또는 상기 복수의 자기 소자(90)의 측벽(90S)에는 식각 부산물들의 재증착이 방지되고 버티컬(vertical)한 측벽 프로파일이 얻어질 수 있다.
도 10a는 소스 파워 및 바이어스 파워가 각각 연속파 모드로 출력되는 조건하에서 적층 구조(40)를 식각할 때, 이온(A+/-)의 이동 경로(10A)를 보여주는 도면이다.
보다 구체적으로 설명하면, 상기 플라즈마 식각 장치(60)를 이용하여 도 8c를 참조하여 설명한 바와 같이 상기 적층 구조(40)를 식각하는 데 있어서, 소스 파워 및 바이어스 파워가 각각 도 7a 및 도 7b에 예시된 바와 같은 연속파 모드로 출력되는 조건하에서 상기 적층 구조를 식각할 때, 식각 가스로부터 발생된 가속화된 이온(A+/-)의 이동 경로(10A)를 보여주는 도면이다.
도 10b는 동기식 펄스 플라즈마 식각 공정에서 식각 가스로부터 발생된 이온(A+/-)의 이동 경로(10B)를 보여주는 도면이다.
상기 플라즈마 식각 장치(60)를 이용하여 도 8c를 참조하여 설명한 바와 같이 상기 적층 구조(40)를 식각하는 데 있어서, 소스 파워 및 바이어스 파워가 도 7e에 예시된 바와 같이 각각 펄스드 모드로 출력됨으로써 동기식 펄스 플라즈마 식각 공정이 행해질 때, 식각 가스로부터 발생된 가속화된 이온(A+/-)의 이동 경로(10B)를 보여주는 도면이다.
도 10a 및 도 10b를 비교하여 알 수 있는 바와 같이, 동기식 펄스 플라즈마 식각 공정을 행하는 경우에는, 소스 파워 및 바이어스 파워가 각각 연속파 모드로 출력되는 경우에 비해, 식각 가스로부터 발생된 가속화된 이온(A+/-)의 이동 범위가 더 커진다. 따라서, 가속화된 이온(A+/-)이 분산되는 범위가 확대되어 상기 적층 구조(40)의 식각 공정 중에 드러나는 측벽(80S)에 식각 부산물이 재증착되는 경우에도 증가된 이동 범위 내에서 이동하는 복수의 가속화된 이온(A+/-)에 의해 재증착된 부산물이 다시 제거될 수 있다. 이와 같은 효과는 도 9c를 참조하여 설명한 바와 같은 적층 구조(50)의 식각시에도 동일하게 적용될 수 있다. 따라서, 폭이 수 십 nm, 예들 들면 20 nm인 매우 미세한 폭을 가지는 자기 소자(80) 또는 자기 소자(90)를 제조하기 위하여 복수의 자성층으로 이루어지는 적층 구조를 식각하는 경우에도, 본 발명의 기술적 사상에 의한 방법에 따라 자성층을 가지는 적층 구조를 식각함으써 식각 부산물의 재증착 없이 고이방성 식각이 가능하여 버티컬한 측벽 프로파일을 가지는 미세한 자기 소자들을 용이하게 제조할 수 있다.
도 11은 본 발명의 기술적 사상에 의한 제6 실시예에 따른 자기 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 11의 공정 112에서, 차례로 적층된 하부 자성층, 터널링 배리어층, 및 상부 자성층을 포함하는 적층 구조 위에 상기 적층 구조의 일부를 덮는 마스크 패턴을 형성한다.
일부 실시예에서, 상기 적층 구조는 상기 하부 자성층, 터널링 배리어층, 및 상부 자성층을 사이에 두고 그 하부 및 상부에 각각 형성된 하부 전극층 및 상부 전극층을 더 포함한다. 상기 적층 구조는 Co/Pd, Co/Pt, Co/Ni, Fe/Pd, Fe/Pt, MgO, PtMn, IrMn, CoFe 합금, 또는 CoFeB 합금 중에서 선택되는 적어도 하나로 이루어지는 자성층을 포함할 수 있다. 예를 들면, 상기 적층 구조는 도 4에 예시한 적층 구조(40), 또는 도 5에 예시한 적층 구조(50)로 이루어질 수 있다.
상기 마스크 패턴은 Ru, W, TiN, TaN, Ti, 또는 Ta 중에서 선택되는 적어도 하나의 물질을 포함하도록 형성될 수 있다. 일부 실시예에서, 상기 마스크 패턴은 Ru＼TiN 또는 TiN＼W의 이중층 구조를 가진다.
공정 114에서, 상기 마스크 패턴이 형성된 결과물에서, 상기 적층 구조의 노출된 상면을 수소 플라즈마에 노출시켜 전처리한다.
일부 실시예에서, 상기 수소 플라즈마에 의한 전처리 공정을 위하여, 도 6에 예시한 플라즈마 식각 장치(60)의 챔버(62) 내에 상기 적층 구조를 포함하는 구조물, 예를 들면 기판을 로딩하고, 상기 챔버(62) 내에 H2 가스 만을 공급하여 수소 플라즈마를 발생시킨다. 공정 114에서의 전처리 공정에 대한 보다 상세한 사항은 도 2a의 공정 22에서 설명한 전처리 공정, 또는 도 3a의 공정 32에서 설명한 전처리 공정과 대체로 동일하다. 따라서, 여기서는 이에 대한 상세한 설명은 생략한다. 경우에 따라, 공정 114는 생략 가능하다.
공정 116에서, 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피 %의 CO 가스로 이루어지는 식각 가스를 사용하고, 공정 112에서 형성한 마스크 패턴을 식각 마스크로 이용하여, 소스 파워 및 바이어스 파워 중 적어도 하나의 파워를 온 (ON) 상태 및 오프 (OFF) 상태로 교번적으로 전환하는 동작을 반복하면서, 상기 적층 구조의 노출된 상면으로부터 상기 상부 자성층, 상기 터널링 배리어층, 및 하부 자성층을 플라즈마 식각 공정에 의해 식각한다.
공정 116에서의 식각 공정은 도 6에 예시한 플라즈마 식각 장치(60)를 사용하여 행해질 수 있다. 공정 116에서의 식각 공정은 공정 114의 전처리 공정에 후속하여 동일한 챔버(62) 내에서 연속적으로 행해질 수 있다.
공정 116에서의 식각 공정은 도 2a의 공정 24에서 설명한 식각 공정, 또는 도 3a의 공정 34에서 설명한 식각 공정과 동일한 방법으로 행해질 수 있다. 단, 공정 116에서는 상기 적층 구조의 식각 공정이 행해지는 동안, 소스 파워 및 바이어스 파워 중 적어도 하나의 파워가 온 (ON) 상태 및 오프 (OFF) 상태로 교번적으로 전환하는 동작을 반복한다. 예를 들면, 상기 식각 공정이 행해지는 동안, 도 7c 또는 도 7d에 예시된 바와 같이 소스 파워 및 바이어스 파워 중 어느 하나가 온 (ON) 상태 및 오프 (OFF) 상태로 교번적으로 전환되는 펄스드 모드의 소스 파워, 또는 펄스드 모드의 바이어스 파워가 출력될 수 있다. 다른 일부 실시예에서, 상기 식각 공정이 행해지는 동안, 도 7e에 예시된 바와 같이 동기식 펄스 플라즈마 식각 공정을 행하기 위하여, 펄스드 모드의 소스 파워 및 펄스드 모드의 바이어스 파워가 동시에, 또는 소정의 시차를 두고 출력될 수 있다. 공정 116의 식각 공정은 약 -10 ∼ 80 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다.
공정 116의 식각 공정을 펄스드 모드의 소스 파워, 펄스드 모드의 바이어스 파워, 또는 이들의 조합을 이용하는 플라즈마 식각 공정 조건하에서 행함으로써, 식각 가스로부터 생성되는 가속화된 이온들이 확대된 이동 범위 내에서 이동하여 식각 대상 영역에 충돌한다. 상기 적층 구조의 식각 대상 영역에서는 그 표면에 도달한 가속화된 수소 이온들과의 화학 반응이 일어나는 동시에, 상기 식각 가스로부터 얻어지는 가속화된 이온들에 의한 물리적 에칭이 식각 대상 영역 내에서 고르게 이루어질 수 있다. 따라서, 수소 이온들과 가속화 이온들이 식각 대상 막질의 고이방성 식각 및 재증착되는 막질의 제거에 더욱 효과적으로 기여하게 된다. 그 결과 버티컬 측벽 프로파일을 가지는 미세한 자기저항 소자들을 용이하게 형성할 수 있으며, 식각 후 얻어지는 패턴의 측벽에 식각 부산물이 재증착되는 것이 억제될 수 있다.
도 12a 내지 도 12h는 본 발명의 기술적 사상에 의한 제7 실시예에 따른 자기 소자(200) (도 12h 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 예에서는 상기 자기 소자(200)의 제조 공정으로서 STT-MRAM (spin transfer torque magnetoresistive random access memory) 소자의 제조 공정을 예시한다.
도 12a를 참조하면, 기판(202)상에 소자분리막(204)을 형성하여 활성 영역(206)을 정의하고, 상기 활성 영역(206)에 트랜지스터(210)를 형성한다.
일부 실시예에서, 상기 기판(202)은 반도체 웨이퍼이다. 적어도 일 실시예에서, 상기 기판(202)은 Si를 포함한다. 다른 일부 실시예에서, 상기 기판(202)은 Ge과 같은 반도체 원소, 또는 SiC, GaAs, InAs, 및 InP와 같은 화합물 반도체를 포함할 수 있다. 적어도 하나의 실시예에서, 상기 기판(202)은 SOI (silicon on insulator) 구조를 가질 수 있다. 예를 들면, 상기 기판(202)은 BOX 층 (buried oxide layer)을 포함할 수 있다. 일부 실시예에서, 상기 기판(202)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 상기 소자분리막(204)은 STI (shallow trench isolation) 구조를 가질 수 있다.
상기 트랜지스터(210)는 게이트 절연막(212), 게이트 전극(214), 소스 영역(216), 및 드레인 영역(218)을 포함한다. 상기 게이트 전극(214)은 절연 캡핑층(220) 및 절연 스페이서(222)에 의해 그 상면 및 양 측벽이 각각 절연되도록 형성된다.
그 후, 기판(202) 상에 상기 트랜지스터(210)를 덮는 평탄화된 제1 층간절연막(230)을 형성하고, 상기 제1 층간절연막(230)을 관통하여 상기 소스 영역(216)에 전기적으로 연결되는 제1 콘택 플러그(232)와, 상기 드레인 영역(218)에 전기적으로 연결되는 제2 콘택 플러그(234)를 형성한다. 상기 제1 층간 절연막(230) 위에 도전층을 형성한 후, 상기 도전층을 패터닝하여, 상기 복수의 제1 콘택 플러그(232)를 통해 상기 소스 영역(216)에 전기적으로 연결되는 소스 라인(236)과, 상기 소스 라인(236)의 양측에서 상기 제2 콘택 플러그(234)를 통해 상기 드레인 영역(218)에 각각 전기적으로 연결되는 도전 패턴(238)을 형성한다.
그 후, 상기 소스 라인(236) 및 도전 패턴(238)을 덮도록 상기 제1 층간절연막(230) 위에 제2 층간절연막(240)을 형성한다. 포토리소그래피 공정을 이용하여, 상기 도전 패턴(238)의 상면을 노출시키도록 상기 제2 층간절연막(240)을 일부 제거하여 하부전극 콘택홀(240H)을 형성한다. 상기 하부 전극 콘택홀(240H) 내에 도전 물질을 채우고, 상기 제2 층간절연막(114)의 상부면이 노출되도록 상기 도전 물질을 연마하여, 하부 전극 콘택 플러그(242)를 형성한다. 일부 실시예에서, 상기 하부 전극 콘택 플러그(242)는 TiN, Ti, TaN, Ta, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함한다.
도 12b를 참조하면, 상기 제2 층간절연막(240) 및 하부 전극 콘택 플러그(242) 위에 하부 전극층(252), 하부 자성층(254), 터널링 배리어층(255), 상부 자성층(256), 및 상부 전극층(258)이 차례로 적층된 적층 구조(250)를 형성한다.
상기 적층 구조(250)는 도 4의 적층 구조(40) 또는 도 5의 적층 구조(50)로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 형성하고자 하는 자기 소자의 원하는 특성에 따라 다양한 종류의 막들이 추가 또는 대체될 수 있다.
도 12c를 참조하면, 상기 적층 구조(250) 위에, 상기 적층 구조(250)의 상면을 일부 덮는 복수의 도전성 마스크 패턴(260)을 형성한다.
상기 복수의 도전성 마스크 패턴(260)은 금속 또는 금속 질화물로 이루어질 수 있다. 일부 실시예에서, 상기 복수의 도전성 마스크 패턴(260)은 Ru, W, TiN, TaN, Ti, 또는 Ta 중에서 선택되는 적어도 하나의 물질을 포함한다. 예를 들면, 상기 도전성 마스크 패턴(260)은 Ru＼TiN 또는 TiN＼W의 이중층 구조를 가질 수 있다. 상기 도전성 마스크 패턴(260)은 상기 하부 전극 콘택 플러그(242)와 동일축상에 위치하도록 형성된다.
일부 실시예에서, 상기 복수의 도전성 마스크 패턴(260)을 형성하기 위하여, 먼저 상기 적층 구조(250) 위에 도전성 마스크층을 형성하고, 상기 도전성 마스크층 위에 복수의 하드마스크 패턴(도시 생략)을 형성한 후, 상기 복수의 도전성 마스크 패턴(260)이 남도록 상기 복수의 하드마스크 패턴을 식각 마스크로 이용하여 상기 도전성 마스크층을 식각하는 공정을 이용할 수 있다.
도 12d를 참조하면, 상기 도전성 마스크 패턴(260)이 형성된 결과물에서 상기 적층 구조(250)의 노출된 상면을 수소 플라즈마(262)에 노출시켜 식각 전처리 공정을 행한다.
상기 수소 플라즈마(262)를 이용하는 전처리 공정은 도 2a의 공정 22, 도 3a의 공정 32, 도 8b, 및 도 9b를 참조하여 수소 플라즈마를 이용한 전처리 공정에 대하여 설명한 바와 같다. 상기 수소 플라즈마(262)를 이용하는 전처리 공정은 경우에 따라 생략 가능하다.
도 12e를 참조하면, 적어도 70 부피%의 수소함유 가스와 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하고, 상기 도전성 마스크 패턴(260)을 식각 마스크로 이용하여, 상기 적층 구조(250)의 상부 전극층(258), 상부 자성층(256), 터널링 배리어층(255), 하부 자성층(254), 및 하부 전극층(252)을 차례로 플라즈마 식각 공정에 의해 식각한다. 그 결과, 복수의 상부 전극(258A), 복수의 상부 자성층 패턴(256A), 복수의 터널링 배리어(255A), 복수의 하부 자성층 패턴(254A) 및 복수의 하부 전극(254)이 형성된다.
상기 적층 구조(250)의 식각 공정에 대한 보다 상세한 사항은 도 11의 공정 116에 대하여 설명한 바를 참조한다. 일부 실시예에서, 상기 적층 구조(250)의 식각 공정은 도 6에 예시한 플라즈마 식각 장치(60)를 사용하여 행해질 수 있다. 상기 적층 구조(250)의 식각 공정은 도 12d를 참조하여 설명한 수소 플라즈마(262)를 이용하는 전처리 공정에 후속하여 동일한 챔버(62) 내에서 연속적으로 행해질 수 있다.
상기 적층 구조(250)의 식각 공정은 도 2a의 공정 24에서 설명한 식각 공정, 또는 도 3a의 공정 34에서 설명한 식각 공정과 동일한 방법으로 행해질 수 있다. 일부 실시예에서, 상기 적층 구조(250)의 식각 공정이 행해지는 동안, 소스 파워 및 바이어스 파워 중 적어도 하나의 파워가 온 (ON) 상태 및 오프 (OFF) 상태로 교번적으로 전환하는 동작을 반복한다. 예를 들면, 상기 식각 공정이 행해지는 동안, 도 7c 또는 도 7d에 예시된 바와 같이 소스 파워 및 바이어스 파워 중 어느 하나가 온 (ON) 상태 및 오프 (OFF) 상태로 교번적으로 전환되는 펄스드 모드의 소스 파워, 또는 펄스드 모드의 바이어스 파워가 출력될 수 있다. 다른 일부 실시예에서, 상기 식각 공정이 행해지는 동안, 도 7e에 예시된 바와 같이 동기식 펄스 플라즈마 식각 공정을 행하기 위하여, 펄스드 모드의 소스 파워 및 펄스드 모드의 바이어스 파워가 동시에, 또는 소정의 시차를 두고 출력될 수 있다. 상기 적층 구조(250)의 식각 공정은 약 -10 ∼ 80 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다.
상기 적층 구조(250)의 식각 공정이 행해지는 동안, 상기 복수의 도전성 마스크 패턴(260)은 그 상면으로부터 일부가 소모될 수 있다. 도시하지는 않았으나, 상기 적층 구조(250)의 식각에 의해 상기 복수의 하부 전극(252A)이 형성된 후 노출되는 제2 층간절연막(240)이 그 상면으로부터 소정 두께 만큼 식각될 수 있다.
상기 적층 구조(250)의 식각 결과, 상기 복수의 하부 전극 콘택 플러그(242) 위에는 하부 전극(252A), 하부 자성층 패턴(254A), 터널링 배리어(255A), 상부 자성층 패턴(256A), 상부 전극(258A), 및 도전성 마스크 패턴(260)의 남은 부분으로 이루어지는 복수의 자기저항 소자(270)가 얻어지게 된다. 상기 복수의 자기저항 소자(270)에서, 상기 도전성 마스크 패턴(260)의 남은 부분은 상기 상부 전극(258A)과 함께 하나의 전극으로서의 기능을 하게 된다.
상기 복수의 자기저항 소자(270)는 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하는 식각 공정에 의해 형성됨으로써, 버티컬 프로파일을 가지는 측벽(270S)을 가지도록 형성될 수 있다. 또한, 도 12e의 식각 공정이 행해지는 동안, 상기 자기저항 소자(270)의 측벽에는 비휘발성 물질과 같은 식각 잔류물의 재증착이 억제되므로, 측벽(270S)에 재증착되는 부산물로 인한 자기저항 소자(270)의 특성 열화가 방지된다.
또한, 상기 복수의 자기저항 소자(270) 각각의 수평 방향의 폭(W)이 수 십 nm, 예들 들면 20 nm, 또는 그 이하의 매우 미세한 사이즈를 가지도록 형성되는 경우에도 본 발명의 기술적 사상에 의한 방법에 따라 상기 적층 구조(250)를 식각 부산물의 재증착 없이 고이방성으로 식각하는 것이 가능하여 버티컬한 측벽 프로파일을 가지는 미세한 자기 소자들을 용이하게 제조할 수 있으며, 큰 종횡비를 가지는 자기저항 소자(270)를 용이하게 형성할 수 있다. 일부 실시예에서, 상기 터널링 배리어(255A)의 수평 방향의 폭을 상기 자기저항 소자(270)의 수평 방향의 폭(W)의 기준으로 설정한다. 상기 자기저항 소자(27)에서, 상기 터널링 배리어(255A)는 약 20 nm 보다 크기 않은 수평 방향의 폭을 가질 수 있다. 예를 들면, 상기 터널링 배리어(255A)는 약 10 ∼ 20 nm의 수평 방향 폭을 가질 수 있다.
도 12f를 참조하면, 상기 복수의 자기저항 소자(270)가 형성된 결과물을 산소 플라즈마(278)에 노출시키는 후처리 공정을 행한다.
상기 복수의 자기저항 소자(270)의 측벽에 도전성 잔류물이 남아 있는 경우, 상기 산소 플라즈마(278)에 의한 후처리 공정에 의해 상기 도전성 잔류물이 산화되어 절연막으로 변화될 수 있다. 따라서, 상기 복수의 자기저항 소자(270)를 형성한 후, 그 측벽에 도전성 잔류물이 남아 있더라도, 상기 도전성 잔류물로 인한 전기적 단락과 같은 문제가 발생되는 것을 방지할 수 있다.
경우에 따라, 상기 산소 플라즈마(278)를 이용한 후처리 공정은 생략 가능하다.
도 12g를 참조하면, 상기 복수의 자기저항 소자(270)를 덮는 평탄화된 제3 층간절연막(280)을 형성하고, 상기 자기저항 소자(270)를 구성하는 도전성 마스크 패턴(260)의 상면이 노출되도록 상기 제3 층간절연막(280)의 일부 영역을 식각에 의해 제거하여 복수의 비트 라인 콘택홀(280H)을 형성한다. 그 후, 상기 복수의 비트 라인 콘택홀(280H) 내부를 채우는 도전층을 형성한 후, 상기 제3 층간절연막(280)의 상면이 노출될 때까지 상기 도전층을 연마 또는 에치백하여, 복수의 비트 라인 콘택홀(280H) 내에 복수의 비트 라인 콘택 플러그(282)를 형성한다.
도 12h를 참조하면, 상기 제3 층간절연막(280) 및 복수의 비트 라인 콘택 플러그(282) 위에 도전층을 형성하고, 상기 도전층을 패터닝하여, 상기 복수의 비트 라인 콘택 플러그(282)와 전기적으로 연결되는 라인 형상의 비트 라인(290)을 형성하여 자기 소자(200)를 완성한다.
도 13a 내지 도 13c는 각각 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 따라 자성층을 포함하는 적층 구조를 식각할 때, 식각 분위기 온도에 대한 의존성을 평가한 결과를 보여주는 VSEM (Virtual Scanning Electron Microscope) 사진이다.
도 13a 내지 도 13c의 평가를 위하여, 아래로부터 차례로 적층된 Ti (20)＼Ru (20)＼Ta (4)＼CoFeB (11)＼MgO (10)＼CoFeB (12)＼Ta (4)＼Co (5)＼Pt (10)＼[Co (2.5)＼Pd (10)]×3＼Co (5)＼Ru (8)＼Co (5)＼[Pd (10)＼Co (2.5)]×7＼Pd (10)＼Ti (10)＼Ru (50) (여기서, 괄호 안의 숫자는 두께를 의미하며, 단위는 각각 Å임)의 적층 구조를 사용하였다. 상기 적층 구조를 식각하기 위하여, Ru (500)＼TiN (600)의 구조를 가지는 도전성 마스크 패턴을 상기 적층 구조 위에 형성하고, 이를 식각 마스크로 사용하여 상기 적층 구조를 식각하였다. 상기 적층 구조를 식각하기 위한 식각 가스로서 80 부피%의 CH4 가스와, 20 부피%의 CO 가스를 사용하였으며, 도 6에 예시된 바와 같은 ICP 방식의 플라즈마 식각 장치(60)를 사용하였다.
식각 온도를 제어하기 위하여, 상기 플라즈마 식각 장치(60)의 바이어스 전극(64)의 온도를 제어하였다. 도 13a 내지 도 13c는 각각 상기 바이어스 전극(64)의 온도를 20 ℃, 40 ℃, 및 80 ℃로 설정한 경우를 나타낸다.
도 13a 내지 도 13c의 경우에 있어서, 각각 공정 압력은 2 mT, 소스 파워는 500 W, 바이어스 파워는 350 W로 설정하였다.
도 13a 내지 도 13c에서, 식각 온도가 감소할수록 식각 후 얻어지는 패턴의 측벽에 식각 부산물이 재증착되는 양이 감소하며, 탄소를 주성분으로 하는 폴리머 부산물(310)의 양도 감소되는 것을 확인할 수 있다. 따라서, 식각 온도가 낮을수록 원하는 식각 결과물을 얻는데 유리하다는 것을 알 수 있다.
도 14는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자 제조 방법에 의해 구현될 수 있는 자기 소자(600)의 개략적인 단면도이다.
상기 자기 소자(600)는 HDD (hard disk drive)의 기록 헤드(610)로 이루어진다. 상기 기록 헤드(610)는 MTJ 소자(612)를 포함한다.
기록 매체(620)의 각 도메인(622)에는 화살표들로 나타낸 바와 같이 수직 자기분극에 의해 데이터가 기록된다. 상기 기록 헤드(610)는 상기 기록 매체(620)에 데이터를 기록하거나, 기록된 데이터를 읽을 수 있다. 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법은 상기 기록 헤드(610)를 구성하는 MTJ 소자(612)를 형성하는 데 적용할 수 있다.
도 15는 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 의해 구현될 수 있는 시스템(700)이다.
시스템(700)은 제어기(710), 입/출력 장치(720), 기억 장치(730), 및 인터페이스(740)를 포함한다. 상기 시스템(700)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예에서, 상기 모바일 시스템은 PDA, 휴대용 컴퓨터 (portable computer), 웹 타블렛 (web tablet), 무선 폰 (wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player) 또는 메모리 카드 (memory card)이다. 제어기(710)는 시스템(700)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로프로세서 (microprocessor), 디지털 신호 처리기 (digital signal processor), 마이크로콘트롤러 (microcontroller), 또는 이와 유사한 장치로 이루어질 수 있다. 입/출력 장치(720)는 시스템(700)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(700)은 입/출력 장치(720)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(720)는, 예를 들면 키패드 (keypad), 키보드 (keyboard), 또는 표시장치 (display)일 수 있다.
기억 장치(730)는 제어기(710)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 제어기(710)에서 처리된 데이터를 저장할 수 있다. 상기 기억 장치(730)는 본 발명의 기술적 사상에 의한 실시예들 중 적어도 하나의 실시예에 따른 자기 소자의 제조 방법에 의해 제조된 자기 소자를 포함한다.
인터페이스(740)는 상기 시스템(700)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(710), 입/출력 장치(720), 기억 장치(730), 및 인터페이스(740)는 버스(750)를 통해 서로 통신할 수 있다. 상기 시스템(700)은 모바일 폰 (mobile phone), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player, PMP), 고상 디스크 (solid state disk; SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다.
도 16은 본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 의해 구현될 수 있는 메모리 카드(800)이다.
메모리 카드(800)는 기억 장치(810) 및 메모리 제어기(820)를 포함한다.
상기 기억 장치(810)는 데이터를 저장할 수 있다. 일부 실시예에서, 상기 기억 장치(810)는 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 비휘발성 특성을 갖는다. 상기 기억 장치(810)는 본 발명의 기술적 사상에 의한 실시예들 중 적어도 하나의 실시예에 따른 자기 소자의 제조 방법에 의해 제조된 자기 소자를 포함한다.
상기 메모리 제어기(820)는 호스트(830)의 읽기/쓰기 요청에 응답하여 상기 기억 장치(810)에 저장된 데이터를 읽거나, 상기 기억 장치(810)의 데이터를 저장할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
40: 적층 구조, 42: 하부 전극층, 44: 하부 자성층, 45: 터널링 배리어층, 46: 상부 자성층, 48: 상부 전극층, 50: 적층 구조, 56: 상부 자성층, 56A: 핀드층, 56B: 피닝층, 80: 자기 소자, 86: 마스크 패턴, 88: 수소 플라즈마, 90: 자기 소자, 96: 마스크 패턴, 98: 수소 플라즈마, 200: 자기 소자, 202: 기판, 204: 소자분리막, 206: 활성 영역, 210: 트랜지스터, 212: 게이트 절연막, 214: 게이트 전극, 216: 소스 영역, 218: 드레인 영역, 220: 캡핑층, 222: 절연 스페이서, 230: 제1 층간절연막, 232: 제1 콘택 플러그, 234: 제2 콘택 플러그, 236: 소스 라인, 238: 도전 패턴, 240: 제2 층간절연막, 240H: 하부 전극 콘택홀, 242: 하부 전극 콘택 플러그, 250: 적층 구조, 252: 하부 전극층, 252A: 하부 전극, 254: 하부 자성층, 254A: 하부 자성층 패턴, 255: 터널링 배리어층, 255A: 터널링 배리어, 256: 상부 자성층, 256A: 상부 자성층 패턴, 258: 상부 전극층, 258A: 상부 전극, 260: 도전성 마스크 패턴, 262: 수소 플라즈마, 270: 자기저항 소자, 270S: 측벽, 278: 산소 플라즈마, 280: 제3 층간절연막, 280H: 비트 라인 콘택홀, 282: 비트 라인 콘택 플러그, 290: 비트 라인.

Claims (10)

  1. 적어도 70 부피%의 수소함유 가스와, 적어도 2 부피%의 CO 가스로 이루어지는 식각 가스를 사용하여 자성층을 포함하는 적층 구조를 식각하는 단계를 포함하고,
    상기 수소함유 가스는 CH4 가스 또는 H2 가스로부터 선택되는 적어도 하나인 자기 소자의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 식각 가스는 70 ∼ 98 부피%의 CH4 가스와, 2 ∼ 30 부피%의 CO 가스로 이루어지는 것을 특징으로 하는 자기 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 식각 가스는 70 ∼ 98 부피%의 H2 가스와, 2 ∼ 30 부피%의 CO 가스로 이루어지는 것을 특징으로 하는 자기 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 식각 가스는 He, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나로 이루어지는 첨가 가스를 더 포함하는 것을 특징으로 하는 자기 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 적층 구조를 식각하는 단계는 -10 ∼ 20 ℃의 온도하에서 행해지는 것을 특징으로 하는 자기 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 적층 구조는 Co/Pd, Co/Pt, Co/Ni, Fe/Pd, Fe/Pt, MgO, PtMn, IrMn, CoFe 합금, 또는 CoFeB 합금 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 자기 소자의 제조 방법.
  8. 제1항에 있어서,
    상기 식각 단계는 소스 파워를 인가하기 위한 소스 파워 출력부와, 바이어스 파워를 인가하기 위한 바이어스 출력부를 구비하는 플라즈마 식각 장치를 이용하여 행해지고,
    상기 식각 단계는 상기 소스 파워 및 상기 바이어스 파워 중 적어도 하나의 파워를 온 (ON) 상태 및 오프 (OFF) 상태로 교번적으로 전환하는 동작을 반복하는 단계를 포함하는 것을 특징으로 하는 자기 소자의 제조 방법.
  9. 제1항에 있어서,
    상기 식각 단계 전에, 상기 적층 구조의 식각 대상 영역을 수소 플라즈마에 노출시키는 단계를 더 포함하는 것을 특징으로 하는 자기 소자의 제조 방법.
  10. 삭제
KR1020110130476A 2011-12-07 2011-12-07 자기 소자 및 그 제조 방법 KR101881932B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110130476A KR101881932B1 (ko) 2011-12-07 2011-12-07 자기 소자 및 그 제조 방법
US13/589,708 US9312478B2 (en) 2011-12-07 2012-08-20 Magnetic devices and methods of manufacturing the same
DE102012110370.4A DE102012110370B4 (de) 2011-12-07 2012-10-30 Verfahren zum Herstellen einer magnetischen Vorrichtung
TW101143849A TWI538050B (zh) 2011-12-07 2012-11-23 磁性元件及其製造方法
CN201210523694.8A CN103151456B (zh) 2011-12-07 2012-12-07 磁器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110130476A KR101881932B1 (ko) 2011-12-07 2011-12-07 자기 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130063873A KR20130063873A (ko) 2013-06-17
KR101881932B1 true KR101881932B1 (ko) 2018-07-27

Family

ID=48464798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110130476A KR101881932B1 (ko) 2011-12-07 2011-12-07 자기 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9312478B2 (ko)
KR (1) KR101881932B1 (ko)
DE (1) DE102012110370B4 (ko)
TW (1) TWI538050B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018885A (ja) 2013-07-10 2015-01-29 株式会社日立ハイテクノロジーズ プラズマエッチング方法
KR102082322B1 (ko) 2013-08-09 2020-02-27 삼성전자주식회사 자기 기억 소자의 제조 방법
KR102212556B1 (ko) * 2014-10-08 2021-02-08 삼성전자주식회사 반도체 장치
EP3035347B1 (en) * 2014-12-16 2017-11-15 IMEC vzw Spin torque majority gate device
JP6449674B2 (ja) 2015-02-23 2019-01-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9472753B1 (en) * 2015-06-02 2016-10-18 HGST Netherlands B.V. Method for fabricating MRAM bits on a tight pitch
KR20160144187A (ko) * 2015-06-08 2016-12-16 에스케이하이닉스 주식회사 저항 메모리층 갖는 반도체 장치 및 그 제조방법
US10896690B1 (en) 2017-06-07 2021-01-19 Sandisk Technologies Llc Magnetic head with current assisted magnetic recording and method of making thereof
US10891974B1 (en) 2017-06-07 2021-01-12 Sandisk Technologies Llc Magnetic head with current assisted magnetic recording and method of making thereof
CN109819664B (zh) 2017-09-21 2021-01-05 株式会社日立高新技术 磁隧道结元件的制造方法以及感应耦合型等离子处理装置
US10839844B1 (en) 2018-06-18 2020-11-17 Western Digital Technologies, Inc. Current-assisted magnetic recording write head with wide conductive element in the write gap
US10891975B1 (en) 2018-10-09 2021-01-12 SanDiskTechnologies LLC. Magnetic head with assisted magnetic recording and method of making thereof
US11017801B1 (en) 2018-10-09 2021-05-25 Western Digital Technologies, Inc. Magnetic head with assisted magnetic recording and method of making thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129361A1 (en) * 2003-01-06 2004-07-08 Applied Materials, Inc. Method of etching a magnetic material
US20100022030A1 (en) * 2006-03-16 2010-01-28 Tegal Corporation Dry etch stop process for eliminating electrical shorting in mram device structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004332045A (ja) 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
JP2004356179A (ja) 2003-05-27 2004-12-16 Sony Corp ドライエッチング方法及びその装置
JP2005123412A (ja) 2003-10-16 2005-05-12 Anelva Corp 磁気抵抗多層膜製造方法及び製造装置
JP2005333106A (ja) 2004-04-20 2005-12-02 Ken Takahashi 交換結合素子とその製造方法並びに交換結合素子を具備したデバイス
KR20100028063A (ko) 2007-06-11 2010-03-11 가부시키가이샤 알박 자기 디바이스의 제조방법, 자기 디바이스의 제조장치, 및 자기 디바이스
KR100943860B1 (ko) 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
GB0904287D0 (en) 2009-03-12 2009-04-22 Prosidion Ltd Compounds for the treatment of metabolic disorders

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129361A1 (en) * 2003-01-06 2004-07-08 Applied Materials, Inc. Method of etching a magnetic material
US20100022030A1 (en) * 2006-03-16 2010-01-28 Tegal Corporation Dry etch stop process for eliminating electrical shorting in mram device structures

Also Published As

Publication number Publication date
US9312478B2 (en) 2016-04-12
TW201327676A (zh) 2013-07-01
KR20130063873A (ko) 2013-06-17
TWI538050B (zh) 2016-06-11
US20130149499A1 (en) 2013-06-13
DE102012110370A1 (de) 2013-06-13
CN103151456A (zh) 2013-06-12
DE102012110370B4 (de) 2021-05-06

Similar Documents

Publication Publication Date Title
KR101881932B1 (ko) 자기 소자 및 그 제조 방법
US8847342B2 (en) Magnetic device and method of manufacturing the same
KR101870873B1 (ko) 반도체 소자의 제조방법
KR102099879B1 (ko) 자기 소자
JP5710743B2 (ja) 磁気トンネル接合記憶素子の製造
KR102458921B1 (ko) 메모리 소자 제조 방법
KR20160031832A (ko) 자기 메모리 장치
JP2013008868A (ja) 半導体記憶装置
KR20120127452A (ko) 불균일한 전류 경로들을 가진 스핀 토크 구동 자기 터널 접합 및 이를 형성하기 위한 복합 하드마스크 아키텍쳐
US11217744B2 (en) Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
CN108232008B (zh) 一种磁性随机存储器底电极接触及其制备方法
US20160020386A1 (en) Method of manufacturing magnetic device
KR100942984B1 (ko) 자기터널접합 셀 형성방법
CN108242502A (zh) 一种制备磁性隧道结的方法
JP5472820B2 (ja) 磁気抵抗素子、ｍｒａｍ及び磁気抵抗素子の初期化方法
WO2010113748A1 (ja) 強磁性ランダムアクセスメモリ
CN108075037B (zh) 一种制备磁性隧道结的方法
US8823119B2 (en) Magnetic device having a metallic glass alloy
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
JP2010016148A (ja) 磁気抵抗効果素子及びその製造方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
JP2008277621A (ja) 磁気記憶装置
CN103151456B (zh) 磁器件及其制造方法
CN113016033B (zh) 磁隧道结、磁电阻随机存储器、芯片及制备方法
JP2003332652A (ja) トンネル磁気抵抗素子の製造方法とトンネル磁気抵抗素子および磁気メモリ装置の製造方法と磁気メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right