KR20100028063A - 자기 디바이스의 제조방법, 자기 디바이스의 제조장치, 및 자기 디바이스 - Google Patents

자기 디바이스의 제조방법, 자기 디바이스의 제조장치, 및 자기 디바이스 Download PDF

Info

Publication number
KR20100028063A
KR20100028063A KR1020097027376A KR20097027376A KR20100028063A KR 20100028063 A KR20100028063 A KR 20100028063A KR 1020097027376 A KR1020097027376 A KR 1020097027376A KR 20097027376 A KR20097027376 A KR 20097027376A KR 20100028063 A KR20100028063 A KR 20100028063A
Authority
KR
South Korea
Prior art keywords
substrate
layer
antiferromagnetic layer
chamber
film
Prior art date
Application number
KR1020097027376A
Other languages
English (en)
Inventor
켄이치 이마기타
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20100028063A publication Critical patent/KR20100028063A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/18—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates by cathode sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Magnetic Films (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)

Abstract

본 발명은 일방향 이방성상수(JK)를 향상시킨 자기 디바이스의 제조방법에 관한 것으로, 성막공간(21a)의 기판 홀더(24)에 기판(S)을 재치하고, 기판(S)을 소정의 온도로 가열하고 프로세스 압력을 0.1(Pa) 이하로 감압하며, 반강자성층의 구성원소를 주성분으로 하는 제 2 타겟(T2)을 Kr과 Xe 중 적어도 어느 하나를 이용하여 스퍼터하여 기판(S) 상에 반강자성층을 성막하고, 반강자성층은 조성식 Mn100 -X - MX(M은 Ru, Rh, Ir, Pt로 이루어진 그룹 중에서 선택되는 적어도 어느 하나의 원소이고, X는 20(atom%)≤X≤30(atom%))에 의해 나타나는 L12 규칙상을 포함할 수 있다.

Description

자기 디바이스의 제조방법, 자기 디바이스의 제조장치, 및 자기 디바이스{PROCESS FOR PRODUCING MAGNETIC DEVICE, APPARATUS FOR PRODUCING MAGNETIC DEVICE, AND MAGNETIC DEVICE}
본 발명은 자기 디바이스의 제조방법, 자기 디바이스의 제조장치, 및 자기 디바이스에 관한 것이다.
거대자기저항(GMR: Giant Magnetic Resistive) 효과나 터널자기저항(TMR: Tunneling Magnetoresistive) 효과를 이용한 자기저항소자는 우수한 자기저항 변화율을 가지므로 자기 센서, 자기 재생 헤드, 자기 메모리 등의 각종 자기 디바이스에 채용되고 있다.
자기 저항소자는 6 ~ 15층 정도의 인공격자구조를 이루고, 자발자화의 방향이 회전가능한 자유층과, 자발자화의 방향이 고정된 고정층과, 고정층과 자유층 사이에 낀 비자성층과, 고정층에 대해 일방향 자기이방성을 유도하는 반강자성층을 가진다.
반강자성층으로서는 망간이리듐(MnIr) 박막이나 백금망간(PtMn) 박막 등이 알려져 있다(예를 들면, 특허문헌 1 및 특허문헌 2). MnIr 박막은 고정층과의 사이에서 강한 자기적인 결합력을 발생시킨다. PtMn 박막은 자기적인 결합력이 뛰어난 열적 안정성을 부여한다.
반강자성층과 고정층 사이의 자기적인 결합력은 일반적으로 일방향 이방성상수(JK)를 이용하여 평가된다. 반강자성층과 고정층으로 이루어진 적층막의 일방향 이방성상수(JK)는 JK = MS·dF·Hex에 의해 부여된다. MS는 고정층의 포화자화, dF는 고정층의 막두께, Hex는 자기 히스테리시스 곡선 상의 시프트 자계의 크기를 나타낸다.
막두께가 5 ~ 10 nm의 아주 얇은 MnIr 박막은 Mn과 Ir의 조성비가 3:1이고, 그 결정구조가 L12형으로 규칙화됨에 따라 매우 큰 일방향 이방성상수(JK)를 발현한다. 이 Mn3IR 박막은 자기적인 결합력이 소실되는 온도, 소위 블로킹 온도가 360℃ 이상이다. 이 때문에, Mn3Ir 박막은 자기특성에 관해 높은 열적 안정성을 나타낸다(특허문헌 3).
반강자성층의 제조공정에는 일반적으로 고순도의 아르곤(Ar) 가스를 이용하는 스퍼터법이 이용된다. 스퍼터시의 압력이 1.0(Pa)를 초과하는 고압 프로세스는 기판온도(Tsub)를 상승시킴으로써 적층막의 일방향 이방성상수(JK)를 증대시킨다.
도 8은 반강자성층에 MnIr, 고정층에 CoFe를 이용한 경우의 일방향 이방성상수(JK)를 나타낸다. 또, 도 8에서, 스퍼터시의 압력은 2.0(Pa)이고, 기판온도(Tsub)는 실온(20℃) ~ 400℃이다. 또, 종축은 일방향 이방성상수(JK), 횡축은 Mn 및 Ir을 주성분으로 하는 타겟으로의 인가전력밀도(PD)를 나타낸다.
도 8에 나타내는 바와 같이, 일방향 이방성상수(JK)는 인가전력밀도(PD)의 증가에 수반하여 증대된다. 또, 동일한 인가전력밀도(PD)에 있어서, 일방향 이방성상수(JK)는 기판온도(Tsub)의 상승에 수반하여 증대된다. 적층막의 일방향 이방성상수(JK)는 일반적으로 Mn과 Ir의 조성비가 3:1이 되는 Mn3Ir 부근에서 극대값을 나타낸다. 상기 인가전력밀도(PD)의 의존성은 인가전력밀도(PD)의 증가가 MnIr 박막의 조성을 Mn3Ir에 근접시킴을 시사하는 것이다. 또, 상기 기판온도(Tsub)의 의존성은 기판온도(Tsub)의 상승이 L12 규칙상(規則相)의 형성을 촉진시킴을 시사하는 것이다.
그러나, 상기 고압 프로세스를 이용하여 반강자성층을 형성하면 이하의 문제를 초래하게 된다. 스퍼터되는 입자 중 Ir 등의 질량이 큰 입자는 Ar에 충돌해도 그 운동방향이 쉽게 변화되지 않는다. 한편, Mn 등의 질량이 작은 입자는 잔류하는 Ar에 충돌하여 그 운동방향이 쉽게 변화되어 버린다. 이 결과, 고압 프로세스에서는 반강자성층의 조성이나 막두께가 기판의 면내에서 큰 편차를 초래한다. 1층 마다의 두께의 편차폭이 1nm 이하인 막두께 균일성이 요구되는 자기 디바이스에서는 이러한 반강자성층의 조성이나 막두께의 면내 편차가 디바이스의 자기 특성을 크게 열화시킨다.
상기 문제는 스퍼터시의 압력을 저하시킴으로써 해결할 수 있다. 그러나, 본 발명자에 의한 실험에 의하면, 스퍼터시의 압력을 0.1(Pa) 이하로 하면, 상기 인가전력밀도(PD)나 기판온도(Tsub)에 관계없이, 적층막의 일방향 이방성상수(JK)를 충분히 수득할 수 없게 된다.
도 9는 반강자성층에 MnIr, 고정층에 CoFe를 이용한 경우의 일방향 이방성상수(JK)를 나타낸다. 또, 도 9에서, 기판온도(Tsub)는 실온(20℃) 혹은 350℃, 인가전력밀도(PD)는 0.41(W/cm2) ~ 2.44(W/cm2)이다. 또, 종축은 일방향 이방성상수(JK), 횡축은 스퍼터시의 압력(이하, 프로세스 압력(PS)이라 함)을 나타낸다.
도 9에 나타내는 바와 같이, 기판온도(Tsub)가 350℃일 때, 일방향 이방성상수(JK)는 프로세스 압력(PS)의 저하에 수반하여 서서히 저하하고, 최종적으로는 기판온도(Tsub)가 실온(20℃)일 때의 일방향 이방성상수(JK)와 대략 같은 레벨(약 0.4(erg/cm2))이 되어 버린다. 한편, 기판온도(Tsub)가 실온일 때, 일방향 이방성상수(JK)는 프로세스 압력(PS)의 저하에 수반하여 서서히 증대하는데, 그 값은 모두 기판온도(Tsub)가 350℃일 때의 일방향 이방성상수(JK)를 초과하지는 않는다.
특허문헌 1: 일본 특허 2672802호 공보
특허문헌 2: 일본 특허 2962415호 공보
특허문헌 3: 일본 특허공개 2005-333106호 공보
본 발명은 스퍼터시의 압력이 0.1(Pa) 이하의 저압 프로세스에 있어서 일방향 이방성상수(JK)를 향상시킨 자기 디바이스의 제조방법, 자기 디바이스의 제조장치, 및 이 제조장치를 이용하여 제조한 자기 디바이스를 제공한다.
본 발명의 일 측면은 자기 디바이스의 제조방법이다. 당해 방법은 성막실(film formation chamber)에 기판을 배치하는 것, 상기 기판을 소정의 온도로 가열하는 것, 상기 성막실의 압력을 0.1(Pa) 이하로 감압하는 것, 감압된 상기 성막실 내에서 반강자성층의 구성원소를 주성분으로 하는 타겟을 Kr과 Xe 중 적어도 어느 하나를 이용하여 스퍼터함으로써, 상기 기판 상에 상기 반강자성층을 성막하는 것을 갖춘다. 상기 반강자성층은 조성식 Mn100 -X - MX(M은 Ru, Rh, Ir, Pt로 이루어진 그룹 중에서 선택되는 적어도 어느 하나의 원소이다. X는 20(atom%)≤X≤30(atom%)이다.)에 의해 나타나는 L12 규칙상을 포함한다.
본 발명의 다른 측면은 자기 디바이스의 제조장치이다. 당해 장치는 기판을 수용하는 성막실과, 상기 성막실을 감압하는 감압부와, 상기 성막실에서 상기 기판을 가열하는 가열부와, 상기 반강자성층의 구성원소를 주성분으로 하는 타겟을 가진 캐소드와, 상기 성막실에 Kr과 Xe 중 적어도 어느 하나를 공급하는 공급부와, 상기 가열부를 구동하여 상기 기판을 소정의 온도로 가열하고, 상기 감압부를 구동하여 상기 성막실의 압력을 0.1(Pa) 이하로 감압하고, 상기 공급부를 구동하여 Kr과 Xe 중 적어도 어느 하나를 상기 성막실에 공급하고, 상기 캐소드를 구동하여 상기 타겟을 스퍼터함으로써 상기 기판 상에 상기 반강자성층을 성막하는 제어부를 구비한다. 상기 반강자성층은 조성식 Mn100 -X - MX(M은 Ru, Rh, Ir, Pt로 이루어진 그룹 중에서 선택되는 적어도 어느 하나의 원소이다. X는 20(atom%)≤X≤30(atom%)이다.)에 의해 나타나는 L12 규칙상을 포함한다.
본 발명의 또 다른 측면은 상기 제조장치에 의해 제조된 자기 디바이스이다.
도 1은, 자기 디바이스의 제조장치를 모식적으로 나타내는 도면이다.
도 2는, 반강자성층 챔버를 나타내는 측단면도이다.
도 3은, 인가전력밀도에 대한 일방향 이방성상수의 의존성을 나타내는 도면이다.
도 4는, 프로세스 압력에 대한 일방향 이방성상수의 의존성을 나타내는 도면이다.
도 5는, 프로세스 압력에 대한 저항 균일성의 의존성을 나타내는 도면이다.
도 6은, 프로세스 압력에 대한 교환결합자계의 균일성의 의존성을 나타내는 도면이다.
도 7은, 자기 메모리를 나타내는 요부 단면도이다.
도 8은, 종래예의 인가전력밀도에 대한 일방향 이방성상수의 의존성을 나타내는 도면이다.
도 9는, 종래예의 프로세스 압력에 대한 일방향 이방성상수의 의존성을 나타내는 도면이다.
이하, 본 발명의 일실시형태의 자기 디바이스의 제조장치(10)를 도면에 따라 설명한다. 도 1은 자기 디바이스의 제조장치(10)를 모식적으로 나타내는 도면이다. 도 1에 있어서, 제조장치(10)는 이송장치(11), 성막장치(12), 및 제어부로서의 제어장치(13)를 가지고 있다.
이송장치(11)는 복수의 기판(S)을 수용할 수 있는 카세트(복수)(C)와, 기판(S)을 이송하는 이송 로봇을 탑재하고 있다. 이송장치(11)는 기판(S)의 성막처리를 시작할 때 카세트(C)에 있는 기판(S)을 성막장치(12)에 반입하고, 기판(S)의 성막처리를 종료할 때 성막장치(12)에 있는 기판(S)을 카세트(C)에 반출한다. 기판(S)으로서는 예를 들면 실리콘, 유리, AlTiC 등으로 이루어진 것을 이용할 수 있다.
성막장치(12)의 반송 챔버(FX)에는 기판(S)을 반입 및 반출하기 위한 로드 챔버(FL)와, 기판(S)의 표면을 세정하기 위한 전처리 챔버(F0)가 연결되어 있다. 또, 반송 챔버(FX)에는 반강자성층을 성막하기 위한 반강자성층 챔버(F1)와, 고정층을 성막하기 위한 고정층 챔버(F2)가 연결되어 있다. 또, 반송 챔버(FX)에는 비자성층을 성막하기 위한 비자성층 챔버(F3)와, 자유층을 성막하기 위한 자유층 챔버(F4)가 연결되어 있다.
로드 챔버(FL)는 기판(S)의 성막처리를 시작할 때, 이송장치(11)의 기판(S)을 수용하여 반송 챔버(FX)로 반출한다. 로드 챔버(FL)는 기판(S)의 성막처리를 종료할 때, 반송 챔버(FX)의 기판(S)을 수용하여 이송장치(11)로 반출한다.
반송 챔버(FX)는 기판(S)을 반송하는 반송 로봇(미도시)을 탑재하고 있다. 반송 챔버(FX)는 기판(S)의 성막처리를 시작할 때, 로드 챔버(FL)의 기판(S)을 전처리 챔버(F0), 반강자성층 챔버(F1), 고정층 챔버(FX), 비자성층 챔버(F3), 자유층 챔버(F4)의 순서로 반송한다. 반송 챔버(FX)는 기판(S)의 성막처리를 종료할 때, 자유층 챔버(F4)의 기판(S)을 로드 챔버(FL)로 반출한다.
전처리 챔버(F0)는 기판(S)의 표면을 스퍼터하는 스퍼터장치로, 기판(S)의 표면을 스퍼터 세정한다.
반강자성층 챔버(F1)는 하지 전극층을 형성하기 위한 타겟(T)이나 반강자성층을 형성하기 위한 타겟(T)을 탑재하는 스퍼터 장치이다. 반강자성층 챔버(F1)는 각 타겟(T)을 스퍼터하여 각 타겟(T)의 구성원소와 실질적으로 동일 조성의 금속막이나 반강자성막을 기판(S) 상에 성막한다. 또, 실질적으로 동일 조성의 막이란 타겟으로부터의 조성의 오차가 10(atom%) 이하의 막 조성을 가진 막이다.
하지 전극층은 기판(S)의 표면 거칠기를 완화하는 버퍼층, 및 반강자성층의 결정배향을 규정하는 시드층을 포함한다. 하지 전극층으로서는 탄탈(Ta), 루테늄(Ru), 티탄(Ti), 텅스텐(W), 크롬(Cr), 또는 그 합금을 이용할 수 있다. 반강자성층은 고정층과의 상호작용에 의해 고정층의 자화방향을 일방향으로 고정시키는 층이다. 반강자성층은 조성식 Mn100 -X - MX(M은 Ru, Rh, Ir, Pt로 이루어진 그룹 중에서 선택되는 적어도 어느 하나의 원소이다. X는 20(atom%)≤X≤30(atom%)이다.)에 의해 나타나는 L12 규칙상의 반강자성체로 이루어진 박막이다. 반강자성층으로서는 예를 들면 이리듐망간(IrMn), 백금망간(PtMn) 등을 이용할 수 있다.
고정층 챔버(F2)는 고정층을 형성하기 위한 복수의 타겟(T)을 탑재하는 스퍼터 장치이다. 고정층 챔버(F2)는 각 타겟(T)을 스퍼터하여 각 타겟(T)의 구성원소와 실질적으로 동일 조성의 강자성막을 기판(S) 상에 성막한다. 고정층은 반강자성층과의 상호작용에 의해 그 자화방향이 일방향으로 고정되는 강자성층이다. 고정층으로서는 코발트철(CoFe), 코발트철보론(CoFeB), 니켈철(NiFe)을 이용할 수 있다. 또, 고정층으로서는 단층구조에 한정하지 않고, 강자성층/자기결합층/강자성층, 예를 들면 CoFe/Ru/CoFeB로 이루어진 적층페리구조를 이용할 수 있다.
비자성층 챔버(F3)는 비자성층을 형성하기 위한 복수의 타겟(T)을 탑재하는 스퍼터 장치이다. 비자성층 챔버(F3)는 각 타겟(T)을 스퍼터하여 각 타겟(T)의 구성원소와 실질적으로 동일 조성의 비자성막을 기판(S) 상에 성막한다. 비자성층은 0.4 ~ 2.5 nm의 막두께를 가진 금속박막, 혹은 그 두께방향에 터널 전류가 흐를 정도의 막두께를 가진 절연막이다. 비자성층의 저항값은 고정층의 자발자화와 자유층의 자발자화가 평행한지의 여부에 따라 변화한다. 비자성층은, 예를 들면, 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 또는 그 합금으로부터 형성될 수 있다. 또, 비자성층은 산화마그네슘(MgO) 또는 산화알루미늄(Al2O3)으로부터 형성될 수도 있다.
자유층 챔버(F4)는 자유층을 형성하기 위한 타겟(T)이나 보호층을 형성하기 위한 타겟(T)을 탑재하는 스퍼터 장치이다. 자유층 챔버(F4)는 각 타겟(T)을 스퍼 터하여 각 타겟(T)의 구성원소와 실질적으로 동일 조성의 강자성막이나 금속막을 기판(S) 상에 성막한다. 자유층은 자발자화의 방향을 회전 가능하게 하는 보자력을 가진 층으로, 자발자화의 방향을 고정층의 자발자화의 방향과 평행, 혹은 반평행하게 한다. 자유층으로서는 CoFe, CoFeB, NiFe의 단층구조, CoFeB/Ru/CoFeB로 이루어지는 적층페리구조, 혹은 CoFe에 NiFe를 적층한 적층구조를 이용할 수 있다. 보호층은 기판(S)의 표면 거칠기를 완화하는 배리어나 외기에 대한 버퍼층을 포함한다. 보호층으로서는 Ta, Ti, W, Cr, 또는 그 합금을 이용할 수 있다.
도 1에서 제어장치(13)는 제조장치(10)에 각종 처리동작을 실행시킨다. 제어장치(13)는 각종 연산처리를 실행하기 위한 CPU, 각종 데이터를 저장하기 위한 RAM, 각종 제어 프로그램을 저장하기 위한 ROM이나 하드디스크 등을 가진다. 제어장치(13)는 예를 들면 하드디스크에 저장된 반송 프로그램을 판독하여 이 반송 프로그램에 따라 기판(S)을 각 챔버로 반송시킨다. 또, 제어장치(13)는 하드디스크에 저장된 각 층의 성막조건을 판독하여 이 성막조건에 따라 각 층의 성막처리를 실행시킨다.
제어장치(13)는 도 1의 이점쇄선으로 나타낸 바와 같이, 이송장치(11) 및 성막장치(12)의 각 챔버와 전기적으로 접속되어 있다. 이송장치(11)는 도시하지 않은 각종 센서를 이용하여 처리대상 기판(S)의 매수나 사이즈를 검출하고, 그 검출결과를 제어장치(13)에 공급한다. 제어장치(13)는 이송장치(11)로부터의 검출결과를 이용하여 이송장치(11)에 대응하는 제 1 구동제어신호를 생성하고, 그 제 1 구동제어신호를 이송장치(11)에 공급한다. 이송장치(11)는 제 1 구동제어신호에 응답 하여 기판(S)의 이송처리를 실행한다. 성막장치(12)는 각종 센서(미도시)를 이용하여 로드 챔버(FL)나 반강자성층 챔버(F1) 등의 각 챔버의 상태, 예를 들면 기판(S)의 유무나 압력을 검출하고, 그 검출결과를 제어장치(13)에 공급한다. 제어장치(13)는 성막장치(12)로부터의 검출결과를 이용하여 성막장치(12)에 대응하는 제 2 구동제어신호를 생성하고, 그 제 2 구동제어신호를 성막장치(12)에 공급한다. 성막장치(12)는 제 2 구동제어신호에 응답하여 기판(S)의 성막처리를 실행한다.
그리고, 제어장치(13)는 이송장치(11)와 성막장치(12)를 구동하여 이송장치(11)에 있는 기판(S)을 전처리 챔버(F0)에 반입시켜 기판(S)의 표면을 스퍼터 세정시킨다. 또, 제어장치(13)는 성막장치(12)를 구동하여 전처리 챔버(F0)에 있는 기판(S)을 반강자성층 챔버(F1), 고정층 챔버(F2), 비자성층 챔버(F3), 자유층 챔버(F4)의 순서로 반송시켜, 세정된 기판(S)의 표면에 하지 전극층, 반강자성층, 고정층, 비자성층, 자유층, 보호층을 순서대로 적층시킨다. 이에 따라, 제어장치(13)는 하지 전극층/반강자성층/고정층/비자성층/자유층/보호층으로 이루어진 자기저항소자를 형성시킨다.
다음에, 반강자성층 챔버(F1)에 대해 이하에 설명한다. 도 2는 반강자성층 챔버(F1)를 나타내는 측단면도이다.
도 2에 있어서, 반강자성층 챔버(F1)는 반송 챔버(FX)에 연결된 진공조(이하, 성막공간(21a)이라 함)를 구비하고, 반송 챔버(FX)의 기판(S)을 챔버 본체(21)의 내부공간에 반입한다. 일실시형태에서는 챔버 본체(21)의 내부 공간을 성막공간(21a)(성막실)이라 한다.
챔버 본체(21)는 공급배관(22)을 거쳐서 공급부를 구성하는 매스 플로우 콘트롤러(MFC)에 연결되어 있다. 매스 플로우 콘트롤러(MFC)는 크립톤(Kr)과 제논(Xe) 중 적어도 어느 하나를 프로세스 가스로서 성막공간(21a)에 공급한다. 일실시형태에서는 프로세스 가스로서 Kr 혹은 Xe를 이용하는 성막 프로세스를 각각 Kr 프로세스 혹은 Xe 프로세스라 한다. 또, 프로세스 가스로서 Ar을 이용하는 성막 프로세스를 Ar 프로세스라 한다.
챔버 본체(21)는 배기배관(23)을 거쳐서 감압부를 구성하는 배기 유닛(PU)에 연결되어 있다. 배기 유닛(PU)은 터보 분자 펌프나 로터리 펌프 등으로 이루어진 배기계로, 프로세스 가스가 공급된 성막공간(21a)의 압력을 소정의 압력까지 감압한다. 일실시형태에서는 성막공간(21a)의 압력을 프로세스 압력(PS)이라 한다. 프로세스 압력(PS)은 0.1(Pa) 이하이고, 보다 바람직하게는 0.1(Pa) ~ 0.04(Pa)이다. 프로세스 압력(PS)이 0.1(Pa)보다도 높아지면, 반강자성층의 조성이나 막두께의 균일성을 얻기 힘들다. 또, 프로세스 압력(PS)이 0.02(Pa)보다도 낮아지면, 성막공간(21a)에서 플라즈마의 안정성이 손상된다.
챔버 본체(21)의 성막공간(21a)에는 가열부를 구성하는 기판 홀더(24)와, 하측 방착판(防着板)(25)이 배치되어 있다. 기판 홀더(24)는 히터(미도시)를 가지고 있으며, 반입되는 기판(S)을 소정의 온도로 가열하는 동시에 상기 기판(S)을 위치결정하고 고정한다. 일실시형태에서는 성막시의 기판(S)의 온도를 기판온도(Tsub) 라 한다. 기판온도(Tsub)는 20℃ 보다 높은 온도로, 보다 바람직하게는 100℃ ~ 400℃이다. 기판온도(Tsub)가 100℃ 이하가 되면 L12 규칙상을 얻기 힘들며, 기판온도(Tsub)가 400℃보다도 높아지면 기판(S) 등의 하지에 열적 손상을 주게 된다.
기판홀더(24)는 홀더 모터(26)의 출력축에 구동연결되어 중심축(A)을 회전중심으로 하여 기판(S)을 둘레 방향으로 회전시킨다. 기판홀더(24)는 일방향으로부터 스퍼터 입자를 기판(S)의 전체 둘레에 걸쳐 분산시켜 퇴적물의 면내 균일성을 향상시킨다. 하측 방착판(25)은 기판홀더(24)의 주위를 덮도록 배치되어 성막공간(21a)의 내벽에 대한 스퍼터 입자의 부착을 억제한다.
챔버본체(21)는 기판홀더(24)의 비스듬하게 위쪽으로 복수의 캐소드(27)를 가지고 있다. 일실시형태에서는 도 2에서 왼쪽 캐소드(27)를 제 1 캐소드(27a)로 하고, 도 2에서 오른쪽 캐소드(27)를 제 2 캐소드(27b)로 한다.
각 캐소드(27)는 백킹 플레이트(backing plate)(28)를 갖고, 대응하는 백킹 플레이트(28)를 거쳐서 외부 전원(미도시)에 접속되어 있다. 각 외부 전원은 대응하는 백킹 플레이트(28)에 소정의 직류전력을 공급한다. 일실시형태에서는 각 백킹 플레이트(28)에 공급되는 전력밀도를 인가전력밀도(PD)라 한다. 인가전력밀도(PD)는 반강자성체층의 조성비(X)를 20(atom%)≤X≤30(atom%) 범위로 규정한다.
각 캐소드(27)는 대응하는 백킹 플레이트(28)의 아래쪽에 타겟(T)을 탑재하고 있다. 제 1 캐소드(27a)의 타겟(T)은 하지 전극층의 구성원소를 주성분으로 하는 타겟이고, 제 2 캐소드(27b)의 타겟(T)은 반강자성층의 구성원소를 주성분으로 하는 타겟이다. 제 2 캐소드(27b)의 타겟(T)은 그 구성원소가 반강자성층과 동일 구성원소이고, 반강자성층의 주성분인 망간(Mn)을 60(atom%) ~ 90(atom%) 포함하는 타겟일 수 있다.
각 타겟(T)은 성막공간(21a)에 노출되는 원반형상으로 형성되고, 그 내표면의 법선은 기판(S)의 법선(중심축A)에 대해 소정 각도(예를 들면 22°)만큼 기울어져 있다. 일실시형태에서는 제 1 캐소드(27a)에 탑재되는 타겟(T)을 제 1 타겟(T1)이라 하고, 제 2 캐소드(27b)에 탑재되는 타겟(T)을 제 2 타겟(T2)이라 한다.
각 캐소드(27)는 대응하는 백킹 플레이트(28)의 위쪽에 자기회로(MG) 및 캐소드 모터(M)를 탑재하고 있다. 각 자기회로(MG)는 대응하는 타겟(T)의 내표면을 따라 마그네트론 자장을 형성하고, 타겟(T)이 스퍼터될 때 타겟(T) 근방에 고밀도의 플라즈마를 생성한다. 각 자기회로(MG)는 대응하는 캐소드 모터(M)의 출력축에 구동연결되어 있고, 캐소드 모터(M)가 구동할 때 대응하는 타겟(T)의 면방향을 따라 회전한다. 각 캐소드 모터(M)는 대응하는 자기회로(MG)의 마그네트론 자장을 대응하는 타겟(T)의 전제 둘레에 걸쳐 이동시켜 그 침식(erosion)의 균일성을 향상시킨다.
챔버 본체(21)의 성막공간(21a)에는 상측 방착판(29)이 배치되어 있다. 상측 방착판(29)은 성막 공간(21a)의 위쪽 전체를 덮도록 배치되어 성막공간(21a)의 내벽에 대한 스퍼터 입자의 부착을 억제한다. 상측 방착판(29)은 각 타겟(T)과 대향하는 영역에 셔터부(29a)를 가지고 있다. 각 셔터부(29a)는 대응하는 타겟(T)에 소정의 전력이 공급될 때, 이 타겟(T)과 대향하는 개구를 열어 상기 타겟(T)을 이 용하는 스퍼터 처리를 실시할 수 있게 한다. 또, 각 셔터부(29a)는 대응하는 타겟(T)에 소정의 전력이 공급되지 않을 때, 상기 타겟(T)과 대향하는 개구를 닫아 상기 타겟(T)을 이용하는 스퍼터 처리를 실시하지 못 하게 한다.
제어장치(13)는 하지 전극측과 반강자성층의 성막처리를 시작할 때, 매스 플로우 콘트롤러(MFC)를 구동제어하여 성막공간(21a)에 Kr과 Xe 중 적어도 어느 하나를 공급시킨다. 또, 제어장치(13)는 배기 유닛(PU)을 구동제어하여 성막공간(21a)의 압력을 0.1(Pa) 이하로 조정하여 저압 분위기를 형성시킨다. 제어장치(13)는 홀더 모터(26) 및 제 1 캐소드(27a)를 구동제어하여 제 1 타겟(T1)을 스퍼터시키고, 이어서 홀더 모터(26) 및 제 2 캐소드(27b)를 구동제어하여 제 2 타겟(T2)을 스퍼터시킨다. 즉, 제어장치(13)는 Kr과 Xe 중 적어도 어느 하나를 포함하는 저압 분위기 하에서 제 1 타겟(T1)과 제 2 타겟(T2)을 스퍼터시켜 소정의 온도로 승온된 기판(S) 상에 하지 전극층과 반강자성층을 적층시킨다.
프로세스 가스가 타겟 원자와 정면 충돌하는 경우, 일반적으로 산란각 90° 및 180°의 반도입자가 보유하는 에너지는 각각 VC·(MT - MG)/(MT + MG) 및 VC·(MT - MG)2/(MT + MG)2에 의해 나타난다. 여기에서 VC는 프로세스 가스의 타겟 표면으로의 가속 전압을 나타내고, MT와 MG는 각각 타겟 원자의 질량, 및 프로세스 가스의 질량을 나타낸다.
Ar원자의 몰질량이 40.0(g/mol)인데 대해, Kr 원자와 Xe 원자의 몰질량은 각각 83.8(g/mol)과 131.30(g/mol)이다. 반도입자가 보유하는 에너지는 Kr 프로세 스 혹은 Xe 프로세스를 이용함으로써 Ar 프로세스 보다도 낮아진다. 이에 따라, Kr 프로세스 혹은 Xe 프로세스는 L12 규칙상의 방해가 되는 반도입자의 수량이나 에너지를 저하시켜서 L12 규칙상에 주어지는 손상을 저감시킨다. 그리고, Kr 프로세스 혹은 Xe 프로세스는 반강자성층에 대해 L12 규칙상의 형성을 촉진시켜서 강자성체층/고정층으로 이루어진 적층막에 보다 높은 일방향 이방성상수(JK)를 부여한다.
(실시예)
다음에 실시예를 들어 본 발명을 설명한다.
우선, 직경이 200mm의 실리콘 웨이퍼를 기판(S)으로 이용하고, 상기 기판(S)에 대해 상기 제조장치(10)에 의한 성막 처리를 실시하고, Ta(5nm)/Ru(20nm)/MnIr(10nm)/CoFe(40nm)/Ru(1nm)/Ta(2nm)로 이루어진 적층막을 얻었다.
상세히 설명하면, 반강자성층 챔버(F1)를 이용하여 막두께가 5nm의 Ta막과, 막두께가 20nm의 Ru막을 적층하여 하지층을 형성하고, 이어서 막두께가 10nm의 MnIr막을 성막하여 반강자성층을 얻었다. 또, 제 2 타겟(T2)으로서 직경이 125mm이고, 조성이 Mn77Ir23의 합금 타겟을 이용하였다. 또, 기판(S)과 타겟(T) 사이의 거리를 각 타겟(T)의 법선 방향에서 200mm로 설정하였다. 그리고, 프로세스 가스로서 Kr을 이용하였다.
이어서, 고정층 챔버(F2) 및 자유층 챔버(F4)를 이용하여 막두께가 4nm의 Co70Fe30막을 성막하여 고정층을 형성하고, 이어서 막두께가 1nm의 Ru막과, 막두께가 2nm의 Ta막을 성막하여 보호층을 형성하였다.
이 때, 하지층, 고정층, 및 보호층을 성막할 때의 기판 온도를 20℃로 조정하고, 반강자성층을 성막할 때의 기판온도(Tsub)를 350℃, 타겟으로의 인가전력밀도(PD)를 2.04(W/cm2), 프로세스 압력(PS)을 0.04(Pa)로 조정하여 실시예의 적층막을 얻었다.
또, 반강자성층을 성막할 때의 기판온도(Tsub)와, 인가전력밀도(PD)와, 프로세스 압력(PS)과, 프로세스 가스 중 적어도 어느 하나를 이하와 같이 변경하고 그 밖의 사항은 실시예와 마찬가지로 하여 비교예의 적층막을 얻었다.
ㆍ기판온도(Tsub): 20(℃), 200(℃), 250(℃), 400(℃)
ㆍ인가전력밀도(PD): 0.41(W/cm2), 0.81(W/cm2), 1.22(W/cm2), 1.63(W/cm2), 2.44(W/cm2)
ㆍ프로세스 압력(PS): 0.1(Pa), 0.2(Pa), 0.4(Pa), 1.0(Pa), 2.0(Pa)
ㆍ프로세스 가스: Ar
그리고, 각 적층막에 대해 실온에서의 자기 히스테리시스 곡선을 계측하여 각 적층막의 일방향 이방성상수(JK)를 산출하였다. 또, 각 적층막에 대해 실온에서 의 시트 저항값을 계측하여 각 적층막의 저항 균일성을 산출하였다. 일방향 이방성상수(JK)는 JK = MS·dF·Hex로서 산출하였다. 여기서, Hex는 자기 히스테리시스 곡선에서의 인가자계 방향으로의 시프트 자계의 크기(이하, 교환결합자계(Hex)라 함)를 나타낸다. MS및 dF는 각각 고정층(Co70Fe30막)의 포화자화(MS) 및 고정층의 막두께(dF)이다.
인가전력밀도(PD)에 대한 일방향 이방성상수(JK)의 의존성을 도 3에 나타내고, 프로세스 압력(PS)에 대한 일방향 이방성상수(JK)의 의존성을 도 4에 나타낸다. 도 3에서의 일방향 이방성상수(JK)에 대한 프로세스 압력(PS)은 2.0(Pa)이고, 도 4에서의 기판온도(Tsub)는 20℃와 350℃이다. 또, 프로세스 압력(PS)에 대한 웨이퍼 면내의 저항 균일성의 의존성을 도 5에 나타내고, 프로세스 압력(PS)에 대한 교환결합자계(Hex)의 균일성의 의존성을 도 6에 나타낸다.
도 3에 있어서, 일방향 이방성상수(JK)는 인가전력밀도(PD)의 증가에 수반하여 증대된다. 동일한 인가전력밀도(PD)에 있어서, 일방향 이방성상수(JK)는 기판온도(Tsub)의 상승에 수반하여 증대된다. 이러한 인가전력밀도(PD)에 대한 의존성은 Ar 프로세스(도 8 참조)와 마찬가지로, 인가전력밀도(PD)의 증가가 MnIr막의 조성을 Mn3Ir에 근접시킴을 시사하는 것이다. 또, 이 기판온도(Tsub)에 대한 의존성은 기판 온도(Tsub)의 상승이 L12 규칙상의 형성을 촉진시킴을 시사하는 것이다.
따라서, Kr 프로세스는 인가전력밀도(PD)와 기판온도(Tsub)를 적절히 선택함으로써, 예를 들면 기판온도(Tsub)를 350℃, 인가전력밀도(PD)를 2.04(W/cm2)로 선택함으로써 L12 규칙상에 적합한 조성과 결정성을 부여할 수 있다.
도 4에 있어서, 기판온도(Tsub)가 350℃일 때, 일방향 이방성상수(JK)는 프로세스 압력(PS)에 관계없이, 1.0(erg/cm2) 근방의 높은 값을 나타낸다. 이 저압 프로세스에서의 일방향 이방성상수(JK)는 Ar 프로세스(도 9 참조)와 크게 다르고, L12 규칙상의 형성이 현저하게 촉진됨을 시사하는 것이다. 한편, 기판온도(Tsub)가 20℃일 때, 일방향 이방성상수(JK)는 Ar 프로세스(도 9 참조)와 대략 동일한 의존성을 나타낸다. 단, Kr 프로세스의 일방향 이방성상수는 약 0.6(erg/cm2)으로, 동일한 저압에서의 Ar 프로세스(도 9 참조)보다도 높은 값이다. 즉, Kr 프로세스는 인가전력밀도(PD), 기판온도(Tsub), 프로세스 압력(PS)에 의해 부여되는 조성이나 결정성에 따라 L12 규칙상의 형상을 촉진시킨다.
따라서, Kr 프로세스는 프로세스 압력(PS)을 0.1(Pa) 이하로 할 때, Ar 프로세스에 비해 일방향 이방성상수(JK)를 향상시킬 수 있고, 기판(S)을 가열함으로써 더욱 일방향 이방성상수(JK)를 향상시킬 수 있다. 또, Kr 프로세스에서는 프로세스 압력(PS)을 0.1(Pa) 이하로 하고, 기판온도(Tsub)를 100℃ 이상으로 할 때 1.0(erg/cm2) 근방의 높은 일방향 이방성상수(JK)를 얻을 수 있다.
도 5에 있어서, 프로세스 압력(PS)을 0.1(Pa) 이하로 할 때, 적층막의 저항균일성은 Ar 프로세스에 있어서 1σ에서 1% ~ 2%를 나타내고, Kr 프로세스에 있어서 1.0% 이하의 양호한 값을 나타낸다. 프로세스 압력(PS)을 0.1 ~ 1.0(Pa)으로 하면, 적층막의 저항 균일성은 Ar 프로세스에 있어서 약 1.0%를 유지하는 한편, Kr 프로세스에 있어서는 약 5%로 증대되어 버린다. 프로세스 압력(PS)을 1.0(Pa)보다도 높이면, 적층막의 저항 균일성은 프로세스 가스의 종별에 관계없이 10%를 초과하는 값으로 증대되어 버린다. 이 프로세스 압력(PS)에 대한 의존성은 평균 자유공정의 저하에 수반되는 성막속도의 저하, 및 스퍼터 입자의 산란확률의 차이가 웨이퍼 면내의 막두께 차이 및 조성비의 차이를 증대시켜 적층막의 저항 균일성을 현저하게 열화시킴을 시사하는 것이다.
따라서, Kr 프로세스는 프로세스 압력(PS)을 0.1(Pa) 이하로 할 때, 일방향 이방성상수(JK)를 향상시킬 수 있고, 웨이퍼 면내에서의 막두께 및 조성에 대해 양호한 균일성을 얻을 수 있다.
도 6에서, Kr 프로세스의 프로세스 압력(PS)이 0.04(Pa)일 때, 적층막의 교 환결합자계(Hex)는 웨이퍼 위치의 5mm ~ 85mm 사이에서, 즉 웨이퍼의 중심부에서 바깥 테두리까지의 사이에서 대략 일정값을 나타낸다. Kr 프로세스의 프로세스 압력(PS)이 1.0(Pa)일 때, 적층막의 교환결합자계(Hex)는 웨이퍼 중심부와 웨이퍼 바깥 테두리에서 약간의 차이가 생긴다. 한편, Ar 프로세스의 프로세스 압력(PS)이 1.0(Pa)일 때, 적층막의 교환결합자계(Hex)는 웨이퍼 중심에서 지름방향을 따라 감소하여 웨이퍼의 면내에서 큰 편차를 부여한다. 이 프로세스 압력(PS) 및 프로세스 가스에 대한 의존성은 상기와 마찬가지로 평균 자유공정의 저하에 수반되는 성막 속도의 저하, 및 스퍼터 입자의 산란확률의 차이가 웨이퍼 면내의 막두께 차이 및 조성비의 차이를 증대시켜 적층막의 저항 균일성을 현저하게 열화시킴을 시사하는 것이다.
따라서, Kr 프로세스는 프로세스 압력(PS)을 0.1(Pa) 이하로 할 때, 일방향 이방성상수(JK)를 향상시킬 수 있고, 웨이퍼 면내에서의 교환결합자계(Hex)에 대해 양호한 균일성을 얻을 수 있다.
(자기 디바이스)
다음에, 자기 디바이스의 제조장치(10)를 이용하여 제조한 자기 디바이스로서의 자기 메모리(30)에 대해 설명한다. 도 7은 자기 메모리(30)를 나타내는 개략 단면도이다.
자기 메모리(30)의 기판(S)에는 박막 트랜지스터(Tr)가 형성되어 있다. 박 막 트랜지스터(Tr)의 확산층(LD)은 콘택트 플러그(CP), 배선(ML), 하부 전극층(31)을 거쳐서 자기저항소자(32)에 접속되어 있다. 자기저항소자(32)는 하부 전극층(31)의 위쪽에 적층되는 반강자성층(33), 고정층(34), 비자성층(35), 자유층(36)으로 이루어지는 TMR 소자이다.
자기저항소자(32)의 아래쪽에는 하부 전극층(31)의 아래쪽으로 이격된 워드선(WL)이 배치되어 있다. 워드선(WL)은 지면에 대해 수직방향으로 뻗는 띠형상으로 형성되어 있다. 또, 자기저항소자(32)의 위쪽에는 워드선(WL)과 직교하는 방향으로 뻗는 띠형상의 비트선(BL)이 배치되어 있다. 즉, 자기저항소자(32)는 서로 직교하는 워드선(WL)과 비트선(BL) 사이에 배치되어 있다.
자기저항소자(32)는 상기 제조장치(10)를 이용하여 하부 전극층(31), 반강자성층(33), 고정층(34), 비자성층(35), 자유층(36)을 적층하고, 각 층에 에칭을 실시함으로써 형성된다. 상기 제조장치(10)를 이용하여 제조된 자기저항소자(32)는 반강자성층(33)/고정층(34)의 일방향 이방성상수(JK)를 약 1.0(erg/cm2)의 높은 레벨로 안정시킬 수 있고, 반강자성층(33)의 막두께 균일성을 향상시킬 수 있다. 나아가서는 자기 메모리(30)의 디바이스 특성을 향상시킬 수 있다.
일실시형태의 제조장치(10)(제조방법) 및 그에 따라 제조된 자기 디바이스는 이하의 이점을 가진다.
(1) 제조장치(10)는 성막공간(21a)의 기판 홀더(24)에 재치된 기판(S)을 소정의 온도로 가열하고, 프로세스 압력을 0.1(Pa) 이하로 감압한다. 그리고, 제조장 치(10)는 반강자성층의 구성원소를 주성분으로 하는 제 2 타겟(T2)을 Kr과 Xe 중 적어도 어느 하나를 프로세스 가스로서 이용하여 스퍼터함으로써 반강자성층을 성막한다.
종래와 같이, Ar을 프로세스 가스로서 이용한 경우, 프로세스 압력(PS)이 낮아짐에 따라 스퍼터시에 반도하는 Ar 입자의 평균 자유공정은 증대한다. 반도하는 Ar 입자란 스퍼터시에 타겟에 충돌한 Ar 이온이 타겟 구성원소를 스퍼터하지 않고 전하를 잃어 산란된 Ar 입자이다. 저압 프로세스에서는 보다 높은 운동 에너지를 보유한 반도 Ar 입자가 기판 상의 반강자성층에 대해 조사된다. 이 반도 Ar 입자의 조사는 기판 상에 성장하는 L12 규칙상의 구성원소(예를 들면 Mn 원자나 Ir 원자 등)를 물리적으로 에칭하여 L12 규칙상에 대해 큰 손상을 부여한다. 본 발명자는 저압 프로세스가 일방향 이방성상수(JK)의 저하를 초래하는 요인의 하나로서 반도 Ar 입자로부터 받은 L12 규칙상의 손상에 착안하였다. 그리고, 본 발명자는 반도하는 프로세스 가스 입자(이하, 반도입자라 함)의 저에너지화를 검토하던 중에 Kr과 Xe 중 적어도 어느 하나를 프로세스 가스로서 이용할 때, 일방향 이방성상수(JK)가 프로세스 압력에 관계없이, 약 1.0(erg/cm2)의 높은 레벨을 나타내는 것을 발견하였다.
따라서, Kr과 Xe 중 적어도 어느 하나를 프로세스 가스로서 이용함으로써, L12 규칙상의 성장을 촉진시킬 수 있다. 이 결과, 스퍼터시의 압력이 0.1(Pa) 이하의 저압 프로세스에 있어서 일방향 이방성상수(JK)를 향상시킬 수 있고, 반강자성층의 조성이나 막두께의 균일성을 향상시킬 수 있다. 그 결과, 자기 디바이스의 자기특성을 향상시킬 수 있다.
(2) 제조장치(10)는 기판(S)을 소정의 온도(바람직하게는 100℃ ~ 400℃)로 가열하여 반강자성층을 성막한다. 따라서, 스퍼터시의 압력이 0.1(Pa) 이하의 저압 프로세스에 있어서 L12 규칙상의 성장을 보다 확실하게 촉진시킬 수 있다.
또, 상기 실시형태는 이하와 같이 변경할 수도 있다.
상기 실시형태의 프로세스 가스는 Kr과 Xe의 혼합 가스일 수도 있고, Kr과 Xe 중 적어도 어느 하나를 포함하는 가스일 수도 있다.
상기 실시형태에 있어서, 반강자성층 챔버(F1)는 직류 마그네트론 방식의 스퍼터 장치이다. 이에 한정하지 않고, 예를 들면 반강자성층 챔버(F1)는 RF 마그네트론 방식일 수도 있고, 자기회로(MG)를 탑재하지 않은 구성일 수도 있다.
상기 실시형태에 있어서, 자기 디바이스는 자기 메모리(30)이다. 이에 한정하지 않고, 예를 들면 자기 디바이스는 자기 센서나 자기 재생헤드일 수도 있고, L12 규칙상의 반강자성층을 가진 자기 디바이스일 수 있다.

Claims (5)

  1. 조성식 Mn100 -X - MX(M은 Ru, Rh, Ir, Pt로 이루어진 그룹 중에서 선택되는 적어도 어느 하나의 원소이고, X는 20(atom%)≤X≤30(atom%))에 의해 나타나는 L12 규칙상을 포함하는 반강자성층을 기판 상에 성막하여 자기 디바이스를 제조하는 자기 디바이스의 제조방법에 있어서,
    성막실에 기판을 배치하는 단계;
    상기 기판을 소정의 온도로 가열하는 단계;
    상기 성막실의 압력을 0.1(Pa) 이하로 감압하는 단계; 및
    감압된 상기 성막실 내에서 상기 반강자성층의 구성원소를 주성분으로 하는 타겟을 Kr과 Xe 중 적어도 어느 하나를 이용하여 스퍼터함으로써, 상기 기판 상에 상기 반강자성층을 성막하는 단계를 포함하는 자기 디바이스의 제조방법.
  2. 제 1 항에 있어서,
    상기 반강자성층을 성막하는 단계는 상기 가열에 의해 100℃ ~ 400℃로 가열된 상기 기판 상에 상기 반강자성층을 성막하는 단계를 포함하는 자기 디바이스의 제조방법.
  3. 조성식 Mn100 -X - MX(M은 Ru, Rh, Ir, Pt로 이루어진 그룹 중에서 선택되는 적어도 어느 하나의 원소이고, X는 20(atom%)≤X≤30(atom%))에 의해 나타나는 L12 규칙상을 포함하는 반강자성층을 기판 상에 성막하여 자기 디바이스를 제조하는 자기 디바이스의 제조장치에 있어서,
    상기 기판을 수용하는 성막실;
    상기 성막실을 감압하는 감압부;
    상기 성막실에서 상기 기판을 가열하는 가열부;
    상기 반강자성층의 구성원소를 주성분으로 하는 타겟을 가진 캐소드;
    상기 성막실에 Kr과 Xe 중 적어도 어느 하나를 공급하는 공급부;
    상기 가열부를 구동하여 상기 기판을 소정의 온도로 가열하고, 상기 감압부를 구동하여 상기 성막실의 압력을 0.1(Pa) 이하로 감압하고, 상기 공급부를 구동하여 Kr과 Xe 중 적어도 어느 하나를 상기 성막실에 공급하고, 상기 캐소드를 구동하여 상기 타겟을 스퍼터함으로써 감압된 상기 성막실 내에서 상기 기판 상에 상기 반강자성층을 성막하는 제어부를 포함하는 자기 디바이스의 제조장치.
  4. 제 3 항에 있어서,
    상기 제어부는 상기 가열부를 구동하여 상기 기판을 100℃ ~ 400℃로 가열시 키는 자기 디바이스의 제조장치.
  5. 조성식 Mn100 -X - MX(M은 Ru, Rh, Ir, Pt로 이루어진 그룹 중에서 선택되는 적어도 어느 하나의 원소이고, X는 20(atom%)≤X≤30(atom%))에 의해 나타나는 L12 규칙상을 포함하는 반강자성층을 포함하되,
    상기 반강자성층은 청구항 3 또는 4에 기재한 자기 디바이스의 제조장치에 의해 제조된 자기 디바이스.
KR1020097027376A 2007-06-11 2008-05-28 자기 디바이스의 제조방법, 자기 디바이스의 제조장치, 및 자기 디바이스 KR20100028063A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007154002 2007-06-11
JPJP-P-2007-154002 2007-06-11

Publications (1)

Publication Number Publication Date
KR20100028063A true KR20100028063A (ko) 2010-03-11

Family

ID=40129526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097027376A KR20100028063A (ko) 2007-06-11 2008-05-28 자기 디바이스의 제조방법, 자기 디바이스의 제조장치, 및 자기 디바이스

Country Status (6)

Country Link
US (1) US20100173174A1 (ko)
JP (1) JP5113170B2 (ko)
KR (1) KR20100028063A (ko)
CN (1) CN101689601B (ko)
TW (1) TWI475646B (ko)
WO (1) WO2008152915A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5133232B2 (ja) * 2008-12-26 2013-01-30 株式会社アルバック 成膜装置及び成膜方法
TWI443360B (zh) 2011-02-22 2014-07-01 Voltafield Technology Corp 磁阻感測器及其製造方法
US8817426B2 (en) 2011-10-17 2014-08-26 HGST Netherlands B.V. Magnetic sensor having CoFeBTa in pinned and free layer structures
KR101881932B1 (ko) 2011-12-07 2018-07-27 삼성전자주식회사 자기 소자 및 그 제조 방법
US9245549B2 (en) * 2013-05-13 2016-01-26 HGST Netherlands B.V. Thermally stable low random telegraph noise sensor
US9341685B2 (en) * 2013-05-13 2016-05-17 HGST Netherlands B.V. Antiferromagnetic (AFM) grain growth controlled random telegraph noise (RTN) suppressed magnetic head
US9361913B1 (en) * 2013-06-03 2016-06-07 Western Digital (Fremont), Llc Recording read heads with a multi-layer AFM layer methods and apparatuses
JP6876335B2 (ja) * 2016-07-29 2021-05-26 国立大学法人東北大学 磁気トンネル接合素子およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07258827A (ja) * 1994-03-25 1995-10-09 Mitsubishi Electric Corp 金属薄膜，その形成方法，半導体装置およびその製造方法
JP3394855B2 (ja) * 1995-08-11 2003-04-07 株式会社東芝 磁気記録媒体の製造方法
JP2002280171A (ja) * 2001-03-15 2002-09-27 Canon Inc 有機エレクトロルミネッセンス素子及びその製造方法
JP2002371350A (ja) * 2001-06-14 2002-12-26 Nitto Denko Corp 透明積層体の製造方法
JP2005036294A (ja) * 2003-07-17 2005-02-10 Hitachi Metals Ltd 反強磁性合金および反強磁性合金を用いた磁気デバイス
EP1648039A4 (en) * 2003-07-18 2006-09-06 Fujitsu Ltd CCP MAGNETO-RESISTANT ELEMENT, METHOD FOR THE PRODUCTION THEREOF, MAGNETIC HEAD AND MAGNETIC STORAGE
JP2005123412A (ja) * 2003-10-16 2005-05-12 Anelva Corp 磁気抵抗多層膜製造方法及び製造装置
JP2005333106A (ja) * 2004-04-20 2005-12-02 Ken Takahashi 交換結合素子とその製造方法並びに交換結合素子を具備したデバイス
US7855860B2 (en) * 2004-07-12 2010-12-21 Nec Corporation Magnetoresistance element magnetic random access memory, magnetic head and magnetic storage device
JP2007115347A (ja) * 2005-10-20 2007-05-10 Hitachi Global Storage Technologies Netherlands Bv Ｇｍｒスクリーン層を用いたｃｐｐ−ｇｍｒ磁気ヘッド

Also Published As

Publication number Publication date
TWI475646B (zh) 2015-03-01
TW200910528A (en) 2009-03-01
CN101689601B (zh) 2012-02-29
CN101689601A (zh) 2010-03-31
WO2008152915A1 (ja) 2008-12-18
JPWO2008152915A1 (ja) 2010-08-26
JP5113170B2 (ja) 2013-01-09
US20100173174A1 (en) 2010-07-08

Similar Documents

Publication Publication Date Title
US8728830B2 (en) Manufacturing method of magneto-resistive element
EP2943957B1 (en) Mg discontinuous insertion layer for improving mt j shunt
KR20100028063A (ko) 자기 디바이스의 제조방법, 자기 디바이스의 제조장치, 및 자기 디바이스
CN100359566C (zh) 制造磁隧道结中氧化镁隧道势垒的反应溅射沉积方法
JP5341082B2 (ja) トンネル磁気抵抗素子の製造方法および製造装置
US20050009211A1 (en) Tunneling magnetoresistive (TMR) sensor having a barrier layer made of magnesium-oxide (Mg-O)
US20110143460A1 (en) Method of manufacturing magnetoresistance element and storage medium used in the manufacturing method
US20110227018A1 (en) Magnetoresistance element, method of manufacturing the same, and storage medium used in the manufacturing method
JP2005333106A (ja) 交換結合素子とその製造方法並びに交換結合素子を具備したデバイス
US20110084348A1 (en) Magnetoresistance element, method of manufacturing the same, and storage medium used in the manufacturing method
WO2010095525A1 (ja) 磁気抵抗素子および磁気抵抗素子の製造方法
JP5101266B2 (ja) 磁気デバイスの製造方法
JP2008041716A (ja) 磁気抵抗素子、磁気抵抗素子の製造方法及び磁気抵抗素子の製造装置
WO2010026725A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
US11171285B1 (en) Non-ferromagnetic spacing composite layer, its method, synthetic antiferromagnetic laminated structure, and magnetoresistive random access memory
JP2009158752A (ja) トンネル磁気抵抗効果膜の製造方法
WO2010026703A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
US8679301B2 (en) Repeatability for RF MgO TMR barrier layer process by implementing Ti pasting
WO2010026704A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
US20230397503A1 (en) Ferromagnetic free layer, laminated strucure comprising the same, magnetic tunnel junction structure, magnetoresistive random access memory, and iron-cobalt based target
US10910557B2 (en) Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
JP2011040496A (ja) 磁性媒体の製造法及びスパッタリング装置
JP2011018693A (ja) 磁性媒体の製造法及び成膜装置
JPWO2010029701A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
JP2009044173A (ja) 磁性多層膜形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120302

Effective date: 20130325