KR20100082610A - 자기 메모리 소자의 형성방법 - Google Patents

자기 메모리 소자의 형성방법 Download PDF

Info

Publication number
KR20100082610A
KR20100082610A KR1020090001981A KR20090001981A KR20100082610A KR 20100082610 A KR20100082610 A KR 20100082610A KR 1020090001981 A KR1020090001981 A KR 1020090001981A KR 20090001981 A KR20090001981 A KR 20090001981A KR 20100082610 A KR20100082610 A KR 20100082610A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
pattern
etching
magnetic conductor
Prior art date
Application number
KR1020090001981A
Other languages
English (en)
Other versions
KR101527533B1 (ko
Inventor
조우진
황재성
최석헌
김대겸
김중현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090001981A priority Critical patent/KR101527533B1/ko
Priority to US12/655,862 priority patent/US8119425B2/en
Publication of KR20100082610A publication Critical patent/KR20100082610A/ko
Application granted granted Critical
Publication of KR101527533B1 publication Critical patent/KR101527533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 메모리 소자 및 그 형성방법이 제공된다. 이 자기 메모리 소자의 형성방법은 기판 상에 제1 자성 도전체, 터널 베리어막 및 제2 자성 도전체를 차례로 형성하는 단계, 제2 자성 도전체 상에 마스크 패턴을 형성하는 단계, 마스크 패턴을 식각 마스크로 사용하여 제1 식각하는 단계, 제1 식각에 의해 형성된 제2 자성 도전체의 측벽 상에 스페이서를 형성하는 단계, 및 마스크 패턴 및 스페이서를 식각 마스크로 사용하여 제2 식각하는 단계를 포함할 수 있다.
자기 메모리, 미스 얼라인, 쇼팅

Description

자기 메모리 소자의 형성방법{METHOD OF FORMING MAGNETIC MEMORY DEVICE}
본 발명은 메모리 소자의 형성방법에 관한 것으로, 보다 상세하게는 자기 메모리 소자의 형성방법에 관한 것이다.
전자 기기의 고속화, 저소비전력화에 따라 이에 내장되는 메모리 소자 역시 빠른 읽기/쓰기 동작, 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 기억 소자로 자기 메모리 소자가 연구되고 있다. 자기 메모리 소자는 고속동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다.
일반적으로 알려진 자기 메모리 소자는 자기터널접합패턴(Magnetic Tunnel Junction pattern:MTJ)을 포함할 수 있다. 자기터널접합 패턴은 두 개의 자성체와 그 사이에 개재된 절연막에 의해 형성되는 것으로, 두 자성체의 자화 방향에 따라 상기 자기터널접합 패턴의 저항값이 달라질 수 있다. 구체적으로, 두 자성체의 자화 방향이 반평행할 때 자기터널접합패턴은 큰 저항값을 갖고, 두 자성체의 자화 방향이 평행한 경우 자기터널접합패턴은 작은 저항값을 가질 수 있다. 이러한 저항값의 차이를 이용하여 데이터를 기입/판독할 수 있다.
본 발명의 실시예들이 이루고자하는 일 기술적 과제는 신뢰성이 향상된 자기 메모리 소자의 형성방법을 제공하는 데에 있다.
본 발명의 실시예들이 이루고자하는 다른 기술적 과제는 공정 효율성 및 정확도가 향상된 자기 메모리 소자의 형성방법을 제공하는 데에 있다.
상술한 기술적 과제들을 해결하기 위한 자기 메모리 소자 및 그 형성방법이 제공된다.
본 발명의 실시예들에 따른 자기 메모리 소자의 형성방법은, 기판 상에 제1 자성 도전체, 터널 베리어막 및 제2 자성 도전체를 차례로 형성하는 단계; 상기 제2 자성 도전체 상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 마스크로 사용하여 상기 제2 자성 도전체를 제1 식각하는 단계; 상기 제1 식각에 의해 형성된 제2 자성 도전체의 측벽 상에 스페이서를 형성하는 단계; 및 상기 마스크 패턴 및 스페이서를 식각 마스크로 사용하여 상기 제1 자성 도전체를 제2 식각하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 식각에 의해, 상기 제2 자성 도전체, 및 터널 베리어막의 일부가 식각되어, 상기 제2 자성 도전체의 측벽 및 상기 터널 베리어막의 측벽이 형성될 수 있다. 상기 스페이서는 상기 제2 자성 도전체의 측벽 및 터널 베리어막의 측벽 상에 형성될 수 있다.
일 실시예에서, 상기 제1 자성 도전체는 적층된 고정층 및 피고정층을 포함할 수 있다. 상기 제1 식각에 의해, 상기 터널 베리어막 및 피고정층의 일부가 식각되어, 상기 터널 베리어막의 측벽 및 피고정층의 측벽이 형성될 수 있다. 상기 스페이서는 상기 제2 자성 도전체의 측벽, 터널 베리어막의 측벽 및 피고정층의 측벽 상에 형성될 수 있다.
일 실시예에서, 상기 제1 자성 도전체는 차례로 적층된 고정층, 제1 강자성층, 비자성층, 및 제2 강자성층을 포함할 수 있다. 상기 제1 식각에 의해 상기 터널 베리어막, 제2 자성 도전체 및 제2 강자성층의 일부가 식각되어, 상기 터널 베리어막의 측벽, 제2 자성 도전체의 측벽 및 제2 강자성층의 측벽이 형성될 수 있다. 상기 스페이서는 상기 터널 베리어막의 측벽, 제2 자성 도전체의 측벽 및 제2 강자성층의 측벽 상에 형성될 수 있다.
일 실시예에서, 상기 제1 자성 도전체는 복수의 층들을 포함하고, 상기 복수의 층들 중에서 적어도 하나는 희유 금속을 포함할 수 있다. 상기 희유 금속을 포함하는 층은 상기 제2 식각하는 단계 전에 노출되지 않을 수 있다.
일 실시예에서, 상기 스페이서는 복수의 층을 포함할 수 있다.
본 발명의 실시예들에 따르면, 기판 상에 제1 자성 도전체, 터널 베리어막, 제2 자성 도전체 및 마스크 패턴이 형성될 수 있다. 상기 마스크 패턴을 식각 마스크로 사용하여 제1 식각이 수행될 수 있다. 상기 제1 식각에 의해 식각된 제2 자성 도전체의 측벽 상에 스페이서가 형성되고, 상기 스페이서와 마스크 패턴을 식각 마 스크로 사용하여 제2 식각이 수행될 수 있다. 상기 제1 식각된 제2 자성 도전체의 측벽은 상기 스페이서에 의해 덮이므로, 상기 제2 식각 공정에 의해서 발생될 수 있는 식각 부산물이 상기 제1 식각된 제2 자성 도전체와 접촉되는 것이 방지될 수 있다. 이로써, 자기 메모리 셀의 쇼팅(shorting) 현상이 방지될 수 있다. 또한, 상기 제2 식각은 상기 스페이서 및 마스크 패턴을 식각 마스크로 사용하므로, 별도의 마스킹 공정이 필수적이지 않을 수 있다. 따라서, 공정이 단순화되고 제2 식각시 발생할 수 있는 미스 얼라인이 방지될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들에 따른 자기 메모리 소자 및 그 형성방법이 설명된다. 설명되는 실시예들은 본 발명의 사상을 당업자가 용이하게 이해할 수 있도록 제공되는 것으로, 이에 의해 본 발명이 한정되지 않는다. 본 발명의 실시예들은 본 발명의 기술적 사상 및 범위 내에서 다른 형태로 변형될 수 있다. 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다. 본 명세서에서 일 구성요소가 다른 구성요소 '상에' 위치한다는 것은 일 구성요소 상에 다른 구성요소가 직접 위치한다는 의미는 물론, 상기 일 구성요소 상에 제3 의 구성요소가 더 위치할 수 있다는 의미도 포함한다. 본 명세서 각 구성요소 또는 부분 등을 제1, 제2 등의 표현을 사용하여 지칭하였으나, 이는 명확한 설명을 위해 사용된 표현으로 이에 의해 한정되지 않는다. 도면에 표현된 구성요소들의 두께 및 상대적인 두께는 본 발명의 실시예들을 명확하게 표현 하기 위해 과장된 것일 수 있다.
도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 자기 메모리 소자의 형성방법이 설명된다.
도 1을 참조하면, 기판(110) 상에 하부 전극막(120)이 형성될 수 있다. 상기 기판(110)은 반도체 기반의 반도체 기판일 수 있다. 상기 기판(110)은 도전 영역 및/또는 활성 영역을 포함할 수 있다. 상기 하부 전극막(120)은 상기 기판(110)의 활성 영역과 전기적으로 연결될 수 있다.
상기 하부 전극막(120) 상에 제1 자성 도전체(130)가 형성된다. 상기 제1 자성 도전체(130)는 고정된 자화방향을 갖는 층을 포함할 수 있다. 상기 층이 고정된 자화방향을 갖는 것은, 물질의 물성이 고정된 자화방향을 갖는 것, 또는 고정된 자화방향을 갖지 않는 물질에 전기적 및/또는 자기적 요인을 제공하는 것에 의해 상기 물질이 고정된 자화방향을 갖는 것을 의미한다.
상기 제1 자성 도전체(130)는 복수의 층을 포함할 수 있다. 예를 들어, 상기 제1 자성 도전체(130)는 상기 기판(110) 상의 고정층(132) 및 상기 고정층(132) 상의 피고정층(134)을 포함할 수 있다. 상기 피고정층(134)의 자화방향은 상기 고정층(132)에 의해 일 방향으로 고정될 수 있다. 이로써, 상기 피고정층(134)은 고정된 자화방향을 가질 수 있다.
상기 고정층(132)은 반강자성 물질(anti-ferromagnetic material)을 포함할 수 있다. 상기 고정층(132)은 PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO 및 Cr에서 선택된 적어도 하나를 포함할 수 있다. 일 실시예에서, 상기 고정층(132)은 희유 금속(precious metal) 중 선택된 적어도 하나를 포함할 수 있다. 상기 희유 금속은 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au) 및 은(Ag)을 포함할 수 있다.
상기 피고정층(134)은 강자성 물질(ferromagnetic material)을 포함할 수 있다. 일 실시예에서, 상기 피고정층(134)은 강자성 물질을 포함하는 단일층을 포함할 수 있다. 상기 피고정층(134)은 예를 들어, CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다.
상기 피고정층(134) 상에 터널 베리어막(141)이 형성될 수 있다. 상기 터널 베리어막(141)은 비자성 절연물질을 포함할 수 있다. 상기 터널 베리어막(141)은 예를 들어, 마그네슘 산화물 또는 알루미늄 산화물을 포함할 수 있다.
상기 터널 베리어막(141) 상에 제2 자성 도전체(150)가 형성될 수 있다. 상기 제2 자성 도전체(150)는 변화가능한 자화방향을 갖는 물질을 포함할 수 있다. 상기 제2 자성 도전체(150)는 강자성 물질을 포함할 수 있다. 예를 들어, 상기 제2 자성 도전체(150)는 FeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적 어도 하나를 포함할 수 있다.
상기 제2 자성 도전체(150) 상에 상부 전극막(160)이 형성될 수 있다. 상기 제2 자성 도전체(150)와 상기 상부 전극막(160) 사이에 캐핑막이 더 형성될 수 있다. 상기 상부 전극막(160) 상에 마스크 패턴(210)이 형성된다.
도 2를 참조하면, 상기 마스크 패턴(210)을 식각 마스크로 사용하여 제1 식각 공정이 수행될 수 있다. 상기 제1 식각 공정에 의해 상기 상부 전극막(160) 및상기 제2 자성 도전체(150)가 식각될 수 있다. 이에 의해, 상기 마스크 패턴(210)의 측벽과 자기 정렬된 측벽을 갖는 상부 전극(161) 및 제2 자성 도전 패턴(151)이 형성될 수 있다.
상기 제1 식각 공정시, 상기 터널 베리어막(141)이 식각되어 터널 베리어 패턴(142)이 형성될 수 있다. 상기 터널 베리어 패턴(142)은 상기 마스크 패턴(210) 및 제2 자성 도전 패턴(151)들의 측벽들과 자기 정렬된 측벽을 가질 수 있다.
상기 제1 식각 공정은 상기 제1 자성 도전체(130)의 고정층(132)이 노출되기 이전까지 수행될 수 있다. 예를 들어, 상기 제1 식각 공정은 상기 피고정층(134)을 종결점(end point)으로 하여 수행될 수 있다. 상기 종결점은 발광 분광기(optical emission spectroscopy)를 통해 검출될 수 있다. 구체적으로, 상기 피고정층(134)을 구성하는 원소들 중 어느 한 원소의 발광 파장이 측정될 때까지 상기 제1 식각 공정이 수행될 수 있다. 다른 예를 들어, 상기 제1 식각 공정은 상기 터널 베리어막(141)을 종결점으로 수행될 수도 있다.
상기 제1 식각 공정에 의해 상기 피고정층(134)의 일부가 식각될 수 있다. 이에 의해, 상기 마스크 패턴(210) 아래에 위치한 상기 피고정층(134)의 상부는 상기 마스크 패턴(210)의 측벽과 정렬된 측벽을 가질 수 있다. 이와 달리, 상기 제1 식각 공정이 상기 터널 베리어막(141)을 종결점으로 하여 수행되는 경우, 상기 피고정층(134)은 제1 식각 공정에서 식각되지 않을 수도 있다. 이때, 상기 마스크 패턴(210) 아래에 위치한 상기 터널 베리어막(141)의 상부는 상기 마스크 패턴(210)의 측벽과 정렬된 측벽을 가질 수 있다.
상기 제2 자성 도전 패턴(151) 상에 스페이서막(171, 173)이 형성될 수 있다. 상기 스페이서막(171, 173)은 상기 제2 자성 도전 패턴(151)의 상부면 및 측벽상에 콘포말하게 형성될 수 있다. 상기 스페이서막(171, 173)은 상기 제2 자성 도전 패턴(151)의 측벽을 덮을 수 있다. 또한, 상기 스페이서막(171, 173)은, 상기 터널 베리어 패턴(142)의 측벽을 더 덮을 수 있다.
일 실시예에서, 상기 스페이서막(171, 173)은 복수의 층으로 형성될 수 있다. 예를 들어, 상기 스페이서막(171, 173)은 제1 스페이서막(171)과 상기 제1 스페이서막(171) 상의 제2 스페이서막(173)을 포함할 수 있다. 이와 달리, 상기 스페이서막(171, 173)은 하나의 층으로도 형성될 수 있다.
상기 스페이서막(171, 173)은 다양한 절연 물질 중 선택된 적어도 하나를 포함할 수 있다. 예를 들어, 상기 제1 및 제2 스페이서막(171, 173)은 금속 산화물, 4A족 원소의 산화물 및 4A족 원소의 질화물에서 선택된 적어도 하나를 각각 포함할 수 있다. 일 실시예에서, 상기 제1 스페이서막(171)은 알루미늄산화물을 포함하고, 상기 제2 스페이서막(173)은 실리콘질화물을 포함할 수 있다.
도 3을 참조하면, 상기 스페이서막(171, 173)의 일부가 제거되어, 상기 제2 자성 도전 패턴(151)의 측벽 상에 스페이서(172, 174)가 형성될 수 있다. 상기 스페이서(172, 174)는 상기 스페이서막(171, 173)을 이방성 식각하여 형성될 수 있다. 상기 스페이서막(171, 173)은 상기 제2 자성 도전 패턴(151)의 상부면 상에 형성된 부분과, 상기 피고정층(134)의 상부면 상에 형성된 부분이 제거될 수 있다. 이와 달리, 상기 제1 식각 시 상기 피고정층(134)이 식각되지 않은 경우, 상기 스페이서막(171, 173)은 상기 제2 자성 도전 패턴(151)의 상부면 및 상기 터널 베리어막(141)의 상부면 상에 형성된 부분들이 제거될 수 있다.
도 4를 참조하면, 상기 스페이서(172, 174) 및 마스크 패턴(210)을 식각 마스크로 사용하여, 제2 식각 공정이 수행된다. 상기 제2 식각 공정에 의해 상기 제1 자성 도전체(130)가 식각되어, 제1 자성 도전 패턴(131)이 형성될 수 있다. 상기 제1 자성 도전 패턴(131)은 상기 스페이서(172, 174)의 측벽과 자기 정렬된 측벽을 포함할 수 있다.
상기 제2 식각 공정은 스퍼터링 방식에 의해 수행될 수 있다. 상기 제2 식각 공정에 의해 상기 제1 자성 도전체(130)가 식각될 때, 식각 부산물이 발생할 수 있다. 상기 식각 부산물의 일부는 도전 물질일 수 있다. 상기 도전 물질의 일부는 쉽게 산화되지 않거나, 산화되어도 도전성을 잃지 않는 물질일 수 있다. 일 실시예에서, 상기 고정층(132)의 식각 부산물은 희유 금속을 포함할 수 있다. 상기 희유 금속은 쉽게 산화되지 않으므로, 상기 고정층(132)의 식각 부산물의 일부는 도전성을 가질 수 있다.
도전성을 갖는 식각 부산물이 상기 제2 자성 도전 패턴(151)에 접착되면, 이를 포함하는 자기 메모리 셀의 동작시 쇼팅(shorting) 현상이 발생할 수 있다. 그러나 본 발명의 실시예들에 따르면, 상기 제2 식각 공정 수행시, 상기 제2 자성 도전 패턴(151)의 측벽은 상기 스페이서(172, 174)에 의해 덮일 수 있다. 또한, 본 발명의 실시예들에 따르면, 상기 고정층(132)은 상기 제1 식각 공정시 식각되지 않으므로, 상기 제1 식각 공정에서는 상기 고정층(132)의 식각 부산물이 발생하지 않는다. 이로써, 상기 제2 자성 도전 패턴(151)에 도전 특성을 갖는 식각 부산물이 접착되는 것이 최소화될 수 있다.
상기 제2 식각 공정의 수행이후, 상기 마스크 패턴(210)이 제거될 수 있다. 상기 마스크 패턴(210)은 상기 제2 식각 공정 도중 일부가 제거될 수 있다. 이와 달리, 상기 마스크 패턴(210)은 잔존할 수도 있다. 상기 스페이서(172, 174)는 상기 제2 식각 공정 이후 제거되거나, 상기 제2 자성 도전 패턴(151) 상에 잔존할 수 있다.
도 4를 참조하여, 본 발명의 일 실시예에 따른 자기 메모리 소자가 설명된다. 앞서, 도 1 내지 도 4를 참조하여 설명된 내용은 일부 생략될 수 있다.
기판(110) 상에 하부 전극(121) 및 상부 전극(161)이 배치될 수 있다. 상기 하부 전극(121) 및 상부 전극(161) 사이에 제1 자성 도전 패턴(131), 터널 베리어 패턴(142) 및 제2 자성 도전패턴(151)가 차례로 적층될 수 있다. 상기 제2 자성 도전 패턴(151)과 상기 상부 전극(161) 사이에 캐핑막이 더 배치될 수 있다. 상기 제 1 자성 도전체(131), 터널 베리어 패턴(142) 및 제2 자성 도전패턴(151)은 다른 순서로도 상기 기판(110) 상에 적층될 수 있다. 예를 들어, 상기 기판(110) 상에 제2 자성 도전패턴(151), 터널 베리어 패턴(142) 및 제1 자성 도전체(131) 순으로도 상기 기판(110) 상에 적층될 수 있다.
상기 제1 자성 도전체(131)는 고정된 자화방향을 갖는 물질을 포함하는 층을 포함할 수 있다. 또한, 상기 제1 자성 도전체(131)는 상기 층의 자화방향을 고정시키기 위한 물질을 포함하는 층을 더 포함할 수도 있다. 예를 들어, 상기 제1 자성 도전체(131)는 상기 하부 전극(121)에 인접한 고정 패턴(pinning pattern, 133) 및 상기 고정 패턴(133) 상의 피고정 패턴(pinned pattern, 135)을 포함할 수 있다.
상기 고정 패턴(133)은, 상기 피고정 패턴(135)의 자화방향을 고정시킬 수 있다. 상기 고정 패턴(133)은 반강자성 물질을 포함할 수 있다. 상기 피고정 패턴(135)은 상기 고정 패턴(133)에 의해 고정된 자화방향을 가질 수 있다. 상기 피고정 패턴(135)은 강자성 물질을 포함할 수 있다.
상기 고정 패턴(135)은 서로 다른 폭을 갖는 상부와 하부를 포함할 수 있다. 일 실시예에서, 상기 고정 패턴(135) 하부의 폭이 상부의 폭보다 넓을 수 있다. 상기 고정 패턴(135)의 상부는 상기 제2 자성 도전패턴(151)의 측벽 및 터널 베리어 패턴(142)의 측벽과 공면을 이루는 측벽을 포함할 수 있다. 상기 고정 패턴(135) 하부는 상기 제1 자성 도전 패턴(131)의 측벽과 공면을 이루는 측벽을 포함할 수 있다.
상기 터널 베리어 패턴(142)은 자성을 갖지 않는 절연물질을 포함할 수 있 다. 상기 터널 베리어 패턴(142)은 알루미늄 산화물 또는 마그네슘 산화물을 포함할 수 있다.
상기 제2 자성 도전패턴(151)은 자화방향이 변경가능한 물질을 포함할 수 있다. 상기 제2 자성 도전패턴(151)의 자화방향은, 자기 메모리 셀의 외부 및/또는 내부에서 제공되는 전기적/자기적 요인에 의해 변경될 수 있다. 상기 제2 자성 도전패턴(151)의 자화방향과 상기 제1 자성 도전체(131)의 자화방향의 평행여부에 따라, 이들을 포함하는 자기 메모리 셀의 자기 저항값이 달라질 수 있다. 이를 이용하여 상기 자기 메모리 셀의 데이터의 기입 및/또는 판독이 수행될 수 있다.
상기 제2 자성 도전패턴(151)의 측벽 상에 스페이서(172, 174)가 배치되고, 상기 제2 자성 도전패턴(151)의 상부면 상에 마스크 패턴(210)이 배치될 수 있다. 이와 달리, 상기 스페이서(172, 174) 및/또는 마스크 패턴(210)은 생략될 수도 있다.
도 5 내지 도 8을 참조하여, 본 발명의 다른 실시예에 따른 자기 메모리 소자의 형성방법이 설명된다.
도 5를 참조하면, 기판(110) 상에 하부 전극막(120)이 형성될 수 있다. 상기 기판(110)은 반도체 기반의 반도체 기판일 수 있다. 상기 기판(110)은 도전 영역 및/또는 활성 영역을 포함할 수 있다. 상기 하부 전극막(120)은 상기 기판(110)의 활성 영역과 전기적으로 연결될 수 있다. 상기 하부 전극막(120)은 전극 또는 전극 콘택의 형태로 형성될 수 있다.
상기 하부 전극막(120) 상에 제1 자성 도전체(130a)가 형성된다. 상기 제1 자성 도전체(130a)는 고정된 자화방향을 갖는 물질을 포함하는 층을 포함할 수 있다. 상기 제1 자성 도전체(130a)는 복수의 층을 포함할 수 있다. 예를 들어, 상기 제1 자성 도전체(130a)는 상기 기판(110) 상의 고정층(132) 및 상기 고정층(132) 상의 피고정층(134, 138)을 포함할 수 있다.
상기 고정층(132)은 상기 피고정층(134, 138)을 구성하는 물질의 자화방향을 고정시킬 수 있다. 상기 고정층(132)은 PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO 및 Cr에서 선택된 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 고정층(132)은 희유 금속(precious metal)을 포함할 수 있다.
상기 피고정층(134, 138)은 상기 고정층(132)에 의해 고정된 자화방향을 가질 수 있다. 일 실시예에서, 상기 피고정층(134, 138)은 복수의 층을 포함할 수 있다. 상기 피고정층(134, 138)이 복수의 층을 포함하는 경우, 상기 피고정층(134, 138)은 적층된 제1 강자성층(134) 및 제2 강자성층(138)을 포함할 수 있다. 상기 제1 강자성층(134) 및 제2 강자성층(138) 사이에 비자성층(136)이 더 개재될 수 있다.
상술한 일 실시예에서, 상기 제1 강자성층(134)의 자화방향은 상기 고정층(132)에 의해 고정될 수 있다. 상기 제2 강자성층(138)의 자화방향은 상기 제1 강자성층(134)의 자화방향과 반평행하도록 고정될 수 있다. 상기 비자성층(136)이 상기 제1 강자성층(134)과 제2 강자성층(138)의 자화방향들이 서로 반평행하도록 고정시킬 수 있다.
상기 제1 강자성층(134) 및 제2 강자성층(138)은 강자성 물질(ferromagnetic material)을 포함할 수 있다. 예를 들어, 상기 제1 강자성층(134) 및 제2 피고정층(134)은 CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다. 상기 비자성층(136)은 희유 금속을 포함할 수 있다. 예를 들어, 상기 비자성층(136)은 루테늄(Ru), 이리듐(Ir) 및 로듐(Rh)에서 선택된 적어도 하나를 포함할 수 있다.
도 6을 참조하면, 상기 제1 자성 도전체(130a) 상에 터널 베리어막(141)이 형성될 수 있다. 상기 터널 베리어막(141)은 화학기상증착법 및 원자층 증착법을 포함하는 다양한 막 형성법 중 선택된 적어도 하나에 의해 형성될 수 있다. 상기 터널 베리어막(141)은 예컨데, 알루미늄 산화물 또는 마그네슘 산화물을 포함할 수 있다.
상기 터널 베리어막(141) 상에 제2 자성 도전체(150)가 형성될 수 있다. 상기 제2 자성 도전체(150)는 변화가능한 자화방향을 갖는 물질을 포함할 수 있다. 일 실시예에서, 상기 제2 자성 도전체(150)는 강자성 물질을 포함하는 하나의 층일 수 있다. 다른 실시예에서, 상기 제2 자성 도전체(150)는 복수의 층을 포함할 수 있다. 예를 들어, 상기 제2 자성 도전체(150)는 강자성 물질을 포함하는 복수의 층들과, 상기 복수의 층들 사이에 개재된 비자성층을 포함할 수 있다.
상기 제2 자성 도전체(150) 상에 상부 전극막(160)이 형성될 수 있다. 상기 제2 자성 도전체(151)와 상기 상부 전극막(160) 사이에 캐핑막이 더 형성될 수 있다. 상기 상부 전극막(160) 상에 마스크 패턴(210)이 형성될 수 있다.
도 7을 참조하면, 상기 마스크 패턴(210)을 식각 마스크로 사용하여, 제1 식각 공정이 수행될 수 있다. 상기 제1 식각 공정에 의해 상기 상부 전극막(160), 제2 자성 도전체(150) 및 터널 베리어막(141)이 식각되어, 상부 전극(161), 제2 자성 도전패턴(151) 및 터널 베리어 패턴(142)이 형성될 수 있다. 상기 제2 자성 도전 패턴(151) 및 터널 베리어 패턴(142)은, 상기 제1 식각 공정에 의해 형성되고 상기 마스크 패턴(210)의 측벽과 자기 정렬된 측벽들을 갖는다.
상기 제1 식각 공정은 스퍼터링 방식으로 수행될 수 있다. 예를 들어, 상기 제1 식각 공정은 이온 스퍼터링 방식으로 수행될 수 있다. 상기 제1 식각 공정에서 종말점 검출은 발광 분광기를 통해 수행될 수 있다. 예를 들어, 상기 제2 강자성층(138)을 종말점으로 상기 제1 식각 공정을 수행하고자 하는 경우, 상기 제2 강자성층(138)에 포함된 원소 중 적어도 하나의 발광 파장이 검출될 때까지 상기 제1 식각 공정이 수행될 수 있다.
상기 제1 식각 공정 시 상기 제2 강자성층(138)의 일부가 함께 식각되어, 상기 제2 강자성층(138)의 상부 측벽이 형성될 수 있다. 상기 제2 강자성층(138)의 상부 측벽은, 마스크 패턴(210), 상기 제2 자성 도전패턴(151) 및 터널 베리어 패턴(142)의 측벽들과 자기 정렬될 수 있다. 상기 마스크 패턴(210) 아래에 위치한 상기 제2 강자성층(138)은 상기 마스크 패턴(210)의 측벽과 정렬된 측벽을 가질 수 있다.
상기 제2 자성 도전패턴(151) 상에 스페이서막(175, 177)이 형성될 수 있다. 상기 스페이서막(175, 177)은 상기 제2 자성 도전패턴(151)의 상부면 및 측벽 상에 콘포말하게 형성될 수 있다. 상기 스페이서막(175, 177)은 상기 제2 자성 도전 패턴(151)의 측벽 및 터널 베리어 패턴(142)의 측벽을 덮을 수 있다.
상기 스페이서막(175, 177)은 복수의 층으로 형성될 수 있다. 예를 들어, 상기 스페이서막(175, 177)은 상기 제2 자성 도전패턴(151)에 인접한 제1 스페이서막(175)과 상기 제1 스페이서막(175) 상의 제2 스페이서막(177)을 포함할 수 있다. 이와 달리, 상기 스페이서막(175, 177)은 단일 층으로도 형성될 수 있다.
상기 스페이서막(175, 177)은 다양한 절연 물질 중 선택된 적어도 하나를 포함할 수 있다. 예를 들어, 상기 제1 및 제2 스페이서막(175, 177)은 금속 산화물, 4A족 원소의 산화물 및 4A족 원소의 질화물에서 선택된 적어도 하나를 각각 포함할 수 있다. 일 실시예에서, 상기 제1 스페이서막(175)은 알루미늄산화물을 포함하고, 상기 제2 스페이서막(177)은 실리콘질화물을 포함할 수 있다.
도 8을 참조하면, 상기 스페이서막(175, 177)의 일부가 식각되어, 스페이서 (176, 178)가 형성될 수 있다. 상기 스페이서(176, 178)는, 상기 스페이서막(175, 177)의 상기 마스크 패턴(210)의 상부면 및 상기 제1 자성 도전 패턴(131) 상에 형성된 부분이 제거되는 것에 의해 형성될 수 있다. 상기 스페이서(176, 178)는 상기 제2 자성 도전패턴(151)의 측벽을 덮을 수 있다. 상기 스페이서(176, 178)는 상기 터널 베리어 패턴(142)의 측벽 상으로 연장될 수 있다.
도 9를 참조하면, 상기 마스크 패턴(210) 및 스페이서(176, 178)를 식각 마스크로 사용한 제2 식각 공정이 수행될 수 있다. 상기 제2 식각 공정은, 상기 제1 자성 도전체(130a)를 식각하여 제1 자성 도전 패턴(131a)을 형성하는 것을 포함할 수 있다. 상기 제1 자성 도전체(131)의 측벽은 상기 스페이서(176, 178)의 측벽과 자기 정렬될 수 있다. 상기 제2 식각 공정은 상기 하부 전극막(120)을 식각하여 하부 전극(121)을 형성하는 것을 더 포함할 수 있다.
상기 제2 식각 공정시, 상기 제1 자성 도전체(130a)의 식각 부산물이 생성될 수 있다. 상기 식각 부산물 중 적어도 일부는 도전성 물질들을 포함할 수 있다. 또한, 상기 도전성 물질들 중 일부는 쉽게 산화되지 않거나, 산화되어도 도전성을 유지하는 물질일 수 있다. 일 실시예에서, 상기 제2 식각 공정시 상기 비자성층(136) 및/또는 고정층(132)의 식각 부산물은 희유 금속을 포함할 수 있다. 상기 희유 금속은 쉽게 산화되지 않으므로 도전성을 가질 수 있다. 상기 제2 식각 공정시 발생하는 상기 비자성층(136) 및/또는 고정층(132)의 식각 부산물이 상기 제2 자성 도전 패턴(151)에 접착되는 경우, 이를 포함하는 자기 메모리 셀에서 쇼팅 현상이 발생할 수 있다. 그러나, 본 발명의 실시예들에 따르면, 상기 제2 자성 도전 패턴(151)의 측벽을 스페이서(176, 178)가 덮고 있으므로, 상기 도전성 식각 부산물이 상기 제2 자성 도전 패턴(151)에 접착되는 것이 방지될 수 있다. 또한, 상기 제1 식각 공정은 상기 비자성층(136)이 노출되기 전까지 수행되므로, 상기 제1 식각 공정 수행시, 상기 비자성층(136)의 식각 부산물은 발생하지 않을 수 있다. 따라서, 상기 식각 부산물에 의한 자기 메모리 셀의 불량이 최소화될 수 있다.
또한, 본 발명의 실시예들에 따르면, 상기 제2 식각 공정시 별도의 마스킹 공정은 필수적이지 않을 수 있다. 본 발명의 실시예들에서, 상기 마스크 패턴(210), 제2 자성 도전패턴(151), 터널 베리어 패턴(142) 및 제2 강자성층(138)의 상부의 적층 구조체가, 상기 제2 식각 공정의 식각 마스크로 사용될 수 있다. 따라서, 식각 공정이 단순화될 수 있다. 또한, 별도의 마스크를 형성함으로써 발생할 수 있는 미스 얼라인(misalign)이 방지될 수 있다.
상기 마스크 패턴(210)은 상기 제2 식각 공정 이후에 제거될 수 있다. 상기 스페이서(176, 178)는 상기 제2 식각 공정 이후 제거될 수 있다. 이와 달리, 상기 마스크 패턴(210) 및/또는 스페이서(176, 178)는 제거되지 않고 잔존할 수도 있다.
도 9를 참조하여, 본 발명의 다른 실시예에 따른 자기 메모리 소자가 설명된다. 앞서 도 5 내지 도 9를 참조하여 설명된 내용은 일부 생략될 수 있다.
기판(110) 상에 하부 전극(121) 및 상부 전극(161)이 배치될 수 있다. 상기 하부 전극(121) 및 상부 전극(161) 사이에 제1 자성 도전 패턴(131a), 터널 베리어 패턴(142) 및 제2 자성 도전패턴(151)이 차례로 적층될 수 있다. 상기 제2 자성 도전 패턴(151)과 상기 상부 전극(161) 사이에 캐핑막이 더 배치될 수 있다. 상기 제1 자성 도전 패턴(131a), 터널 베리어 패턴(142) 및 제2 자성 도전패턴(151)은 다른 순서로도 상기 기판(110) 상에 적층될 수 있다. 예를 들어, 상기 기판(110) 상에 제2 자성 도전패턴(151), 터널 베리어 패턴(142) 및 제1 자성 도전 패턴(131a) 순으로도 상기 기판(110) 상에 적층될 수 있다.
상기 제1 자성 도전 패턴(131a)은 고정된 자화방향을 갖는 물질을 포함하는 층을 포함할 수 있다. 또한, 상기 제1 자성 도전 패턴(131a)은 상기 층의 자화방향을 고정시키기 위한 물질을 포함하는 층을 더 포함할 수도 있다. 예를 들어, 상기 제1 자성 도전 패턴(131a)은 상기 하부 전극(121)에 인접한 고정 패턴(133) 및 상기 고정 패턴(133) 상의 피고정 패턴(135, 139)을 포함할 수 있다.
상기 고정 패턴(133)은, 상기 피고정 패턴(135, 139)의 자화방향을 고정시킬 수 있다. 상기 고정 패턴(133)은 반강자성 물질을 포함할 수 있다.
상기 피고정 패턴(135, 139)은 상기 고정 패턴(133)에 의해 고정된 자화방향을 가질 수 있다. 상기 피고정 패턴(135, 139)은 복수의 층을 포함할 수 있다. 상기 피고정 패턴(135, 139)은 상기 고정 패턴(133)에 의해 일방향으로 고정된 자화방향을 갖는 제1 강자성 패턴(135)과, 상기 제1 강자성 패턴(135)과 반평행한 자화방향을 갖는 제2 강자성 패턴(139)을 포함할 수 있다. 상기 제1 강자성 패턴(135)과 제2 강자성 패턴(139)의 자화방향을 서로 반평행하게 고정시키기 위해, 상기 제1 강자성 패턴(135)과 제2 강자성 패턴(139) 사이에 비자성 패턴(137)이 더 개재될 수 있다.
상기 제2 강자성 패턴(139)은 서로 다른 폭을 갖는 상부와 하부를 포함할 수 있다. 일 실시예에서, 상기 제2 강자성 패턴(139)의 하부의 폭이 상부의 폭보다 넓을 수 있다. 상기 제2 강자성 패턴(139)의 상부는 상기 제2 자성 도전패턴(151)의 측벽 및 터널 베리어 패턴(142)의 측벽과 공면을 이루는 측벽을 포함할 수 있다. 상기 제2 피고정 패턴(139)의 하부는 상기 제1 자성 도전 패턴(131)의 측벽과 공면 을 이루는 측벽을 포함할 수 있다.
상기 터널 베리어 패턴(142)은 자성을 갖지 않는 절연물질을 포함할 수 있다. 상기 터널 베리어 패턴(142)은 알루미늄 산화물 또는 마그네슘 산화물을 포함할 수 있다.
상기 제2 자성 도전패턴(151)은 자화방향이 변경가능한 물질을 포함할 수 있다. 상기 제2 자성 도전패턴(151)의 자화방향은, 자기 메모리 셀의 외부 및/또는 내부에서 제공되는 전기적/자기적 요인에 의해 변경될 수 있다. 상기 제2 자성 도전패턴(151)의 자화방향과 상기 제1 자성 도전 패턴(131a)의 자화방향의 평행여부에 따라, 이들을 포함하는 자기 메모리 셀의 자기 저항값이 달라질 수 있다. 이를 이용하여 상기 자기 메모리 셀의 데이터의 기입 및/또는 판독이 수행될 수 있다.
상기 제2 자성 도전패턴(151)은 강자성 물질을 포함할 수 있다. 일 실시예에서, 상기 제2 자성 도전패턴(151)은 복수의 층으로 구성될 수 있다. 예를 들어, 복수의 강자성 물질을 포함하는 층들과 상기 층들 사이에 개재되는 비자성물질을 포함하는 층을 포함할 수 있다. 이 경우, 상기 강자성 물질을 포함하는 층들과 비자성물질을 포함하는 층은 인조반강자성층(synthetic antiferromagnetic layer)을 구성할 수 있다. 상기 제2 자성 도전패턴(151)이 인조반강자성층으로 구성되는 경우, 상기 제2 자성 도전패턴(151)의 열적 안정성(thermal stability)이 보다 향상될 수 있다.
상기 제2 자성 도전패턴(151)의 측벽 상에 스페이서(176, 178)가 배치될 수 있다. 상기 제2 자성 도전패턴(151)의 상부면 상에 마스크 패턴(210)이 배치될 수 있다. 도시된 바와 달리, 상기 스페이서(176, 178) 및/또는 마스크 패턴(210)은 생략될 수도 있다.
도 10 내지 도 12을 참조하여, 본 발명의 또 다른 실시예에 따른 자기 메모리 소자의 형성방법이 설명된다.
도 10 참조하면, 도 6의 제2 자성 도전체(150)가 패터닝되어 제2 자성 도전패턴(151)이 형성될 수 있다. 상기 제2 자성 도전체(150)의 패터닝은 상기 제2 자성 도전체(150) 상에 마스크 패턴(210)을 형성하는 것과, 상기 마스크 패턴(210)을 식각 마스크로 사용하여, 제1 식각 공정을 수행하는 것을 포함할 수 있다. 상기 제1 식각 공정에 의해 형성된 상기 제2 자성 도전패턴(151)은, 상기 마스크 패턴(210)의 측벽과 자기 정렬된 측벽을 가질 수 있다. 상기 제1 식각 공정시, 상부 전극막(160)이 패터닝되어 상부 전극(161)이 형성될 수 있다.
상기 제2 식각 공정은 스퍼터링 방식으로 수행될 수 있다. 예를 들어, 상기 제2 식각 공정은 이온 스퍼터링 방식으로 수행될 수 있다. 상기 제2 식각 공정은 터널 베리어막(141)을 종결점으로하여 수행될 수 있다. 상기 종결점은 발광 분광기를 통해 검출될 수 있다.
상기 제2 식각 시, 상기 터널 베리어막(141)의 일부가 함께 식각될 수 있다. 이에 의해 상기 터널 베리어막(141)은 상기 마스크 패턴(120) 및 제2 자성 도전패턴(151)의 측벽들과 정렬된 측벽을 갖는 상부를 포함할 수 있다.
상기 제2 자성 도전패턴(151) 상에 스페이서막(179, 181)이 형성될 수 있다. 상기 스페이서막(179, 181)은 상기 제2 자성 도전패턴(151)의 상부면 및 측벽 상에 콘포말하게 형성될 수 있다. 상기 스페이서막(179, 181)은 상기 터널 베리어막(140)의 측벽의 적어도 일부를 덮을 수 있다. 예를 들어, 상기 스페이서막(179, 181)은 상기 터널 베리어막(141)의 상부 측벽을 덮을 수 있다.
상기 스페이서막(179, 181)은 복층으로 형성될 수 있다. 일 실시예에서, 상기 스페이서막(179, 181)은 상기 제2 자성 도전패턴(151)에 인접한 제1 스페이서막(179)과 상기 제1 스페이서막(179) 상의 제2 스페이서막(181)을 포함할 수 있다. 이와 달리, 상기 스페이서막(179, 181)은 하나의 층으로도 형성될 수 있다.
도 11을 참조하면, 상기 스페이서막(179, 181)이 식각되어, 스페이서(180, 182)가 형성될 수 있다.
도 12를 참조하면, 상기 마스크 패턴(210), 제2 자성 도전패턴(151) 및 스페이서(180, 182)을 마스크로 사용하여, 제2 식각 공정이 수행될 수 있다. 상기 제2 식각 공정에 의해 제1 자성 도전체(130a) 및 터널 베리어막(141)이 식각되어, 제1 자성 도전 패턴(131a) 및 터널 베리어 패턴(142)이 형성될 수 있다.
상기 제1 자성 도전 패턴(131a)의 측벽은 상기 스페이서(180, 182)의 측벽과 자기정렬될 수 있다. 이 때, 상기 터널 베리어막(141)의 하부 측벽도 상기 제1 자성 도전 패턴(131a) 및 상기 스페이서(180, 182)의 측벽과 자기 정렬될 수 있다.
상기 제2 식각 공정시 하부 전극막(120)도 함께 식각되어, 하부 전극(121)이 형성될 수 있다.
상기 제2 식각 공정은 스퍼터링 방식으로 수행될 수 있다. 예를 들어, 상기 제2 식각 공정은 이온 스퍼터링 방식으로 수행될 수 있다.
상기 제2 식각 공정시, 상기 제2 자성 도전 패턴(151)의 측벽 및 상기 터널 베리어막(141)의 상부 측벽은 노출되지 않을 수 있다. 이로써, 상기 제2 식각 공정시 발생할 수 있는 식각 부산물들이 상기 제2 자성 도전 패턴(151)의 측벽 및/또는 상기 터널 베리어막(141)의 측벽에 접착되는 것이 최소화될 수 있다. 또한, 상기 제2 식각 공정은 별도의 마스킹 공정을 필수로 하지 않을 수 있다. 따라서, 공정 용이성 및 정확성이 향상될 수 있다.
상기 마스크 패턴(210)은 상기 제2 식각 공정 이후 제거될 수 있다. 상기 스페이서(180, 182)는 상기 제2 식각 공정 이후 제거되거나, 상기 제2 자성 도전패턴(151)의 측벽 상에 잔존할 수 있다.
도 12를 참조하여, 본 발명의 또 다른 실시예에 따른 자기 메모리 소자가 설명된다. 앞서, 도 10 내지 도 12를 참조하여 설명된 내용은 일부 생략될 수 있다.
기판(110) 상에 하부 전극(121) 및 상부 전극(161)이 배치된다. 상기 하부 전극(121) 및 상부 전극(161) 사이에 제1 자성 도전 패턴(131a), 제2 자성 도전패턴(151) 및 상기 제1 자성 도전 패턴(131a)과 제2 자성 도전패턴(151) 사이의 터널 베리어 패턴(142)이 개재될 수 있다. 도시된 바와 달리, 상기 제1 자성 도전 패턴(131a), 제2 자성 도전패턴(151) 및 터널 베리어 패턴(142)은 다른 순서로도 적층될 수 있다. 예를 들어, 상기 기판(110) 상에 제2 자성 도전 패턴(151), 터널 베리어 패턴(142) 및 제1 자성 도전 패턴(131a) 순으로 적층될 수도 있다.
상기 제1 자성 도전 패턴(131)은 일방향으로 고정된 자화방향을 갖는 층을 포함할 수 있다. 이에 더하여, 상기 제1 자성 도전 패턴(131a)은 상기 층의 자화방향을 고정시키기 위한 층을 더 포함할 수 있다. 예를 들어, 상기 제1 자성 도전 패턴(131a)은 상기 하부 전극(121)에 인접한 고정 자성패턴(133)과 상기 고정 자성패턴(133)에 의해 고정된 자화방향을 갖는 피고정 자성패턴(135, 139)을 포함할 수 있다. 상기 피고정 자성패턴(135, 139) 중 상기 고정 자성패턴(133)에 인접한 제1 피고정 자성패턴(135)은 상기 고정 자성패턴(133)에 의해 일방향으로 고정된 자화방향을 가질 수 있다. 또한, 상기 피고정 자성층들(135, 139) 사이에 개재된 비자성층(137)에 의해 상기 제1 피고정 자성패턴(135)과 제2 피고정 자성패턴(139)의 자화방향이 서로 반평행하도록 고정될 수 있다. 이를 위해, 상기 피고정 자성층들(135, 139)은 강자성 물질을 포함할 수 있다.
상기 터널 베리어 패턴(142)의 측벽은, 상기 제1 도전 패턴(131a)의 측벽과 공면을 이루는 부분과 상기 제2 도전 패턴(151)의 측벽과 공면을 이루는 부분을 포함할 수 있다. 일 실시예에서, 상기 터널 베리어 패턴(142)은 서로 다른 폭을 갖는 두 부분을 포함하되, 넓은 폭을 갖는 부분은 상기 제1 도전 패턴(131a)의 측벽과 공면을 이루는 측벽을 갖고, 좁은 폭을 갖는 부분은 상기 제2 도전 패턴(151)의 측벽과 공면을 이루는 측벽을 가질 수 있다.
상기 제2 자성 패턴(151)은 변경가능한 자화방향을 갖는 물질을 포함하는 층을 포함할 수 있다. 예를 들어, 상기 제2 자성 패턴(151)은 강자성 물질을 포함하는 층을 포함할 수 있다. 일 실시예에서, 상기 제2 자성 패턴(151)은 복수의 층으 로 구성될 수 있다. 예를 들어, 상기 제2 자성 패턴(151)은 복수의 강자성체를 포함하는 층들과, 상기 복수의 강자성체를 포함하는 층들 사이의 비자성층을 포함할 수 있다.
상기 제2 자성 패턴(151)의 상부면 상에 마스크 패턴(210)이 배치될 수 있다. 상기 제2 자성 패턴(151)의 측벽 상에 스페이서(180, 182)가 배치될 수 있다. 도시된 바와 달리, 상기 마스크 패턴(210) 및/또는 스페이서(180, 182)는 생략될 수도 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 자기 메모리 소자의 형성방법을 설명하기 위한 도면들이다.
도 5 내지 도 9는 본 발명의 다른 실시예에 따른 자기 메모리 소자의 형성방법을 설명하기 위한 도면들이다.
도 10 내지 도 12는 본 발명의 또다른 실시예에 따른 자기 메모리 소자의 형성방법을 설명하기 위한 도면들이다.

Claims (10)

  1. 기판 상에 제1 자성 도전체, 터널 베리어막 및 제2 자성 도전체를 차례로 형성하는 단계;
    상기 제2 자성 도전체 상에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 사용하여 상기 제2 자성 도전체를 제1 식각하는 단계;
    상기 제1 식각에 의해 형성된 제2 자성 도전체의 측벽 상에 스페이서를 형성하는 단계; 및
    상기 마스크 패턴 및 스페이서를 식각 마스크로 사용하여 상기 제1 자성 도전체를 제2 식각하는 단계를 포함하는 자기 메모리 소자의 형성방법.
  2. 청구항 1에 있어서,
    상기 제1 식각에 의해, 터널 베리어막의 일부가 더 식각되는 자기 메모리 소자의 형성방법.
  3. 청구항 2에 있어서,
    상기 스페이서는 제1 식각에 의해 형성된 상기 제2 자성 도전체의 측벽 및 터널 베리어막의 측벽 상에 형성되는 자기 메모리 소자의 형성방법.
  4. 청구항 1에 있어서,
    상기 제1 자성 도전체는, 적층된 고정층 및 피고정층을 포함하는 자기 메모리 소자의 형성방법.
  5. 청구항 4에 있어서,
    상기 제1 식각시, 터널 베리어막, 및 피고정층의 일부가 더 식각되는 자기 메모리 소자의 형성방법.
  6. 청구항 5에 있어서,
    상기 스페이서는 상기 제1 식각에 의해 형성된 제2 자성 도전체의 측벽, 터널 베리어막의 측벽 및 피고정층의 측벽 상에 형성되는 자기 메모리 소자의 형성방법.
  7. 청구항 1에 있어서,
    상기 제1 자성 도전체는 차례로 적층된 고정층, 제1 강자성층, 비자성층, 및 제2 강자성층을 포함하되,
    상기 제1 식각은 상기 제2 강자성층의 일부, 제2 자성 도전체 및 터널 베리어막을 식각하는 자기 메모리 소자의 형성방법.
  8. 청구항 7에 있어서,
    상기 스페이서는 제1 식각에 의해 형성된 상기 제2 강자성층의 일부의 측벽, 제2 자성 도전체의 측벽 및 터널 베리어막 측벽 상에 형성되는 자기 메모리 소자의 형성방법.
  9. 청구항 1에 있어서,
    상기 제1 자성 도전체는 복수의 층들을 포함하고, 상기 복수의 층들 중에서 적어도 하나는 희유 금속을 포함하되,
    상기 제2 식각하는 단계 전에 상기 희유 금속을 포함하는 층은 노출되지 않는 자기 메모리 소자의 형성방법.
  10. 청구항 1에 있어서,
    상기 스페이서는 복수의 층을 포함하는 자기 메모리 소자의 형성방법.
KR1020090001981A 2009-01-09 2009-01-09 자기 메모리 소자의 형성방법 KR101527533B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090001981A KR101527533B1 (ko) 2009-01-09 2009-01-09 자기 메모리 소자의 형성방법
US12/655,862 US8119425B2 (en) 2009-01-09 2010-01-08 Method of forming magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001981A KR101527533B1 (ko) 2009-01-09 2009-01-09 자기 메모리 소자의 형성방법

Publications (2)

Publication Number Publication Date
KR20100082610A true KR20100082610A (ko) 2010-07-19
KR101527533B1 KR101527533B1 (ko) 2015-06-10

Family

ID=42319351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001981A KR101527533B1 (ko) 2009-01-09 2009-01-09 자기 메모리 소자의 형성방법

Country Status (2)

Country Link
US (1) US8119425B2 (ko)
KR (1) KR101527533B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8163569B2 (en) 2010-03-18 2012-04-24 Samsung Electronics Co., Ltd. Magnetic memory devices and methods of forming the same
KR20130015564A (ko) * 2011-08-04 2013-02-14 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR20160030856A (ko) * 2014-09-11 2016-03-21 램 리써치 코포레이션 최신식 메모리 디바이스들에 대한 유전체 보수
KR20160130484A (ko) * 2014-03-07 2016-11-11 어플라이드 머티어리얼스, 인코포레이티드 자기 터널링 접합들을 형성하는 방법
KR20160137520A (ko) * 2014-03-26 2016-11-30 인텔 코포레이션 환상 콘택트들을 갖는 스핀 전달 토크 메모리(sttm) 소자들을 형성하는 기술들

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8685756B2 (en) 2011-09-30 2014-04-01 Everspin Technologies, Inc. Method for manufacturing and magnetic devices having double tunnel barriers
US8615868B2 (en) 2011-11-29 2013-12-31 HGST Netherlands B.V. Method for manufacturing a magnetic sensor using two step ion milling
KR101356769B1 (ko) * 2012-05-24 2014-01-28 한국과학기술연구원 스핀전달토크를 이용한 발진소자
US8747680B1 (en) 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device
US9431604B2 (en) * 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
US9337414B2 (en) * 2013-03-14 2016-05-10 Headway Technologies, Inc. Reader sensor structure and its method of construction
US9318694B2 (en) * 2013-12-26 2016-04-19 Intel Corporation Methods of forming a magnetic random access memory etch spacer and structures formed thereby
US9142762B1 (en) * 2014-03-28 2015-09-22 Qualcomm Incorporated Magnetic tunnel junction and method for fabricating a magnetic tunnel junction
KR102175471B1 (ko) 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9349939B2 (en) * 2014-05-23 2016-05-24 Qualcomm Incorporated Etch-resistant protective coating for a magnetic tunnel junction device
KR102214507B1 (ko) 2014-09-15 2021-02-09 삼성전자 주식회사 자기 메모리 장치
US9620707B2 (en) * 2015-04-16 2017-04-11 Infineon Technologies Ag Magnetoresistive devices and methods for manufacturing magnetoresistive devices
US9780301B1 (en) * 2016-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing mixed-dimension and void-free MRAM structure
US9917137B1 (en) * 2017-01-11 2018-03-13 International Business Machines Corporation Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects
US9985199B1 (en) * 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
EP3673522B1 (en) 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
KR102368033B1 (ko) 2017-09-20 2022-02-25 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
US10741748B2 (en) 2018-06-25 2020-08-11 International Business Machines Corporation Back end of line metallization structures
US10879456B2 (en) * 2018-06-27 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacer stack for magnetic tunnel junctions
US10529913B1 (en) * 2018-06-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113421A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 磁気トンネル接合磁気抵抗ヘッド
JP2002217030A (ja) * 2001-01-23 2002-08-02 Hitachi Ltd 磁気抵抗効果磁気センサー及び磁気記録再生装置
JP2003198003A (ja) * 2001-12-27 2003-07-11 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
US20030231437A1 (en) 2002-06-17 2003-12-18 Childress Jeffrey R. Current-perpendicular-to-plane magnetoresistive device with oxidized free layer side regions and method for its fabrication
US6781173B2 (en) * 2002-08-29 2004-08-24 Micron Technology, Inc. MRAM sense layer area control
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US20040229430A1 (en) * 2003-05-14 2004-11-18 Frank Findeis Fabrication process for a magnetic tunnel junction device
KR100939162B1 (ko) 2003-06-19 2010-01-28 주식회사 하이닉스반도체 마그네틱 램의 형성방법
KR100500455B1 (ko) 2003-08-11 2005-07-18 삼성전자주식회사 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
US7169623B2 (en) 2004-09-09 2007-01-30 Tegal Corporation System and method for processing a wafer including stop-on-aluminum processing
US7645618B2 (en) 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7531367B2 (en) * 2006-01-18 2009-05-12 International Business Machines Corporation Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8163569B2 (en) 2010-03-18 2012-04-24 Samsung Electronics Co., Ltd. Magnetic memory devices and methods of forming the same
US8350348B2 (en) 2010-03-18 2013-01-08 Samsung Electronics Co., Ltd. Magnetic memory devices and methods of forming the same
KR20130015564A (ko) * 2011-08-04 2013-02-14 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR20160130484A (ko) * 2014-03-07 2016-11-11 어플라이드 머티어리얼스, 인코포레이티드 자기 터널링 접합들을 형성하는 방법
KR20160137520A (ko) * 2014-03-26 2016-11-30 인텔 코포레이션 환상 콘택트들을 갖는 스핀 전달 토크 메모리(sttm) 소자들을 형성하는 기술들
KR20160030856A (ko) * 2014-09-11 2016-03-21 램 리써치 코포레이션 최신식 메모리 디바이스들에 대한 유전체 보수

Also Published As

Publication number Publication date
US8119425B2 (en) 2012-02-21
KR101527533B1 (ko) 2015-06-10
US20100178714A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
KR101527533B1 (ko) 자기 메모리 소자의 형성방법
US7919794B2 (en) Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
EP3058604B1 (en) Isolation of magnetic layers during etch in a magnetoresistive device
US7696548B2 (en) MRAM with super-paramagnetic sensing layer
KR102406722B1 (ko) 자기 메모리 장치 및 그 제조 방법
KR101073132B1 (ko) 자기터널접합 장치 제조방법
US20040127054A1 (en) Method for manufacturing magnetic random access memory
KR20130069097A (ko) 반도체 장치의 제조방법
TW200304224A (en) Magnetic memory device having magnetic shield layer, and manufacturing method thereof
CN102866365B (zh) 穿隧式磁阻传感器
JP2008218829A (ja) 磁気抵抗素子及びその製造方法
CN102412257B (zh) 半导体存储器元件及其制法
JP2008294420A (ja) 磁気抵抗素子及びその製造方法
KR102638610B1 (ko) 자기 메모리 장치
US20160181510A1 (en) Semiconductor device and method for fabricating the same
US8163569B2 (en) Magnetic memory devices and methods of forming the same
US9018720B2 (en) Semiconductor device and method for fabricating the same
KR102634781B1 (ko) 자기 메모리 장치
RU2753803C1 (ru) Способ создания самоориентируемого магнитного сенсора
JP2008251796A (ja) 磁気記録装置
JP2010016087A (ja) 磁気抵抗効果素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 5