KR100500455B1 - 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법 - Google Patents

산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법 Download PDF

Info

Publication number
KR100500455B1
KR100500455B1 KR10-2003-0055559A KR20030055559A KR100500455B1 KR 100500455 B1 KR100500455 B1 KR 100500455B1 KR 20030055559 A KR20030055559 A KR 20030055559A KR 100500455 B1 KR100500455 B1 KR 100500455B1
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
pattern
magnetic layer
upper magnetic
Prior art date
Application number
KR10-2003-0055559A
Other languages
English (en)
Other versions
KR20050017042A (ko
Inventor
하영기
이장은
김현조
오세충
백인규
배준수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0055559A priority Critical patent/KR100500455B1/ko
Priority to US10/915,872 priority patent/US7141438B2/en
Publication of KR20050017042A publication Critical patent/KR20050017042A/ko
Application granted granted Critical
Publication of KR100500455B1 publication Critical patent/KR100500455B1/ko
Priority to US11/552,085 priority patent/US20070041125A1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

자기터널접합 구조체 및 그 제조 방법을 제공한다. 상기 자기터널접합 구조체는 하부전극, 상기 하부전극 상에 차례로 적층된 하부자성층 패턴 및 터널층 패턴, 그리고 상기 터널층 패턴의 소정영역 상에 차례로 적층된 상부자성층 패턴, 버퍼층 패턴 및 상부전극을 구비한다. 상기 상부자성층 패턴은 산화된 상부자성층에 의해 외벽이 둘러싸이고 상기 버퍼층 패턴은 산화된 버퍼층에 의해 외벽이 둘러싸인다. 상기 산화된 버퍼층에 의해 자기터널접합 영역의 상부 자성층 패턴 및 하부자성층 패턴의 열화를 방지할 수 있다.

Description

산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조 방법{Magnetic tunnel junction structure having a oxidized buffer layer and method of fabricating the same}
본 발명은 자기터널접합 구조체 및 그 제조 방법에 관한 것으로, 특히 산화된 버퍼층을 갖는 자기터널접합 구조체 및 그 제조 방법에 관한 것이다.
정보들을 저장하는 반도체 기억소자들은 일반적으로 휘발성 기억소자들 또는 비휘발성 기억소자들로 분류될 수 있다. 휘발성 기억소자들은 전원공급이 차단될 때 저장된 정보들이 소멸되는 데 반하여, 비휘발성 기억소자들은 전원공급이 차단될지라도 저장된 정보들을 그대로 유지한다. 이에 따라, 플래쉬 메모리 소자들, 에스램(SRAM; static random access memory) 소자들, 강유전체 램(FeRAM; ferroelectric random access memory) 소자들 및 자기 램(MRAM; magnetic random access memory) 소자들을 포함하는 비휘발성 메모리 소자들은 저장된 정보들을 유지함과 동시에 전력소모를 감소시키기 위하여 메모리 카드들, 이동통신 단말기들 및 기타 전자제품들에 사용되어져왔다.
한편, 자기 램 소자는 자기터널 접합(magnetic tunnel junction; MTJ) 구조체들을 채택하는 복수개의 메모리 셀들을 포함한다. 상기 자기터널접합 구조체는 하부전극 상에 적층된 하부자성층 패턴, 터널층 패턴 및 상부자성층 패턴을 포함한다. 상기 하부자성층 패턴과 상기 상부자성층 패턴의 자화 방향에 따라 상기 터널층 패턴을 흐르는 전류량에 차이가 발생한다. 상기 자기 램 소자는 상기 하부자성층 패턴과 상기 상부자성층 패턴의 자화 방향의 차이를 이용하여 정보를 저장한다.
종래에는 반도체 기판 상부에 하부도전막, 하부자성층, 터널층, 상부자성층 및 상부도전막을 차례로 적층하고, 이들을 사진 및 식각 공정으로 순차적으로 패터닝하여 하부전극, 하부자성층 패턴, 터널층 패턴, 상부자성층 패턴 및 상부전극을 형성하여 자기터널접합 구조체를 제조하였다.
그러나, 상부자성층 및 하부자성층을 연속적으로 식각하는 동안, 식각 잔여물(etch residue)에 의해 상부자성층과 하부자성층 사이에 단락이 발생할 수 있다. 상기 상부자성층과 상기 하부자성층의 단락은 자화 방향에 따라 상기 터널층을 흐르는 전류의 차이를 이용하는 자기램 소자에서 소자 불량을 초래한다.
상기 식각 잔여물에 기인하여 상부자성층과 하부자성층 사이에 단락이 발생하는 문제점을 해결하기 위한 방안이 미국특허 제 6,165,803호에 "자기램 및 그 제조방법(MAGNETIC RNADOM ACCESS MEMORY AND FABRICATING METHOD THEREOF)"이라는 제목으로 첸(Chen) 등에 의해 개시된 바 있으며, 미국특허 제 6,485,989호에 "자기램 센스막 분리(MRAM SENSE LAYER ISOLATION)"라는 제목으로 시그노리(Signorini)에 의해 개시된 바 있다. 그러나, 상기 미국특허 제 6,485,989호에 개시된 방법은 터널층에서 식각이 정지되도록 상부자성층을 식각하여야 하기 때문에 상기 터널층의 두께가 얇아질 수록 식각 공정 마진이 감소하는 문제점이 있다.
한편, 상기 미국특허 제 6,165,803호에 개시된 방법은 상부도전막(혹은 마스크막; masking layer)을 식각하되, 상부자성층에서 식각이 정지되도록한다. 그 후 노출된 상기 상부자성층을 절연막으로 변환시키는 방법을 사용한다.
도 1 내지 도 3은 상기 미국특허 제 6,165,803호에 따른 자기터널접합 구조체를 제조하는 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체기판(11) 상에 하부절연막(13)을 형성한다. 상기 반도체기판(11)에는 트랜지스터(도시하지 않음) 및 디지트 라인(도시하지 않음)이 형성되어 있다. 상기 하부절연막(13)은 상기 디지트 라인과 자기터널접합 구조체를 절연시킨다. 또한, 상기 하부절연막(13)은 자기터널접합 구조체와 상기 트랜지스터를 전기적으로 연결하기 위한 콘택홀(도시하지 않음) 또는 플러그를 갖는다.
상기 하부절연막(13) 상에 하부도전막(15), 하부자성층(17), 터널층(19), 상부자성층(21), 상부도전막(23)을 차례로 형성한다.
도 2를 참조하면, 상기 상부도전막(23), 상기 상부자성층(21), 상기 터널층(19), 상기 하부자성층(17) 및 상기 하부도전막(15)을 차례로 패터닝하여 하부전극(15a) 및 상기 하부전극(15a) 상에 차례로 적층된 하부자성층 패턴(17a), 터널층 패턴(19a), 예비 상부자성층 패턴(21a) 및 상부도전막 패턴을 형성한다.
그 후, 상기 상부도전막 패턴 상에 새로운 마스크 패턴을 형성하여 상기 상부도전막 패턴을 사진 및 식각 공정으로 패터닝한다. 그 결과, 상부전극(23a)이 형성되며, 상기 예비 상부자성층 패턴(21a)의 상부면이 노출된다.
도 3을 참조하면, 상기 예비 상부자성층 패턴(21a)의 노출 부분을 산화 또는 질화시켜 비활성 영역(inactive portions; 21c)을 형성한다. 그 결과, 자기터널접합 영역내에 상기 비활성 영역(21c)에 의해 외벽이 둘러싸이는 최종 상부자성층 패턴(21b)이 형성된다. 그 후, 상기 최종 상부자성층 패턴(21b)이 형성된 반도체기판의 전면 상에 상부절연막(25)을 형성하고, 상기 상부전극(23a)과 전기적으로 접속하는 비트라인(27)을 형성한다.
상기 미국특허 제6,165,803호에 개시된 방법은 상기 예비 상부자성층 패턴(21a)의 노출부분을 산화 또는 질화시킴으로써 상기 최종 상부자성층 패턴(21b)과 상기 하부자성층 패턴(17a)의 단락을 방지할 수 있다.
그러나, 상기 노출된 상부자성층 패턴(21a)을 산화시키는 공정은 상기 자기터널영역 내의 최종 상부자성층 패턴(21b)을 보호하기 위해 저온에서 실시되어야 한다. 따라서, 상기 방법을은 산화 공정에 대한 온도 마진(margin)이 부족한 문제점이 있다.
또한, 상기 상부전극(23a)을 사진 및 식각공정을 사용하여 형성할 경우, 포토레지스트 패턴을 제거해야 한다. 이때, O2 플라즈마 기체를 사용한 애슁(ashing) 기술이 일반적으로 사용된다. 그런데, 상기 O2 플라즈마 기체를 사용한 애슁은 상대적으로 고온에서 진행되므로, 상기 최종 상부자성층 패턴(21b)을 열화시킬 수 있다.
한편, 상기 상부절연막(25)은 일반적으로 300℃ 이하의 저온 공정을 사용하여 형성하여야 하므로, 치밀하게 형성하기 어렵다. 따라서, 상기 상부절연막(25)을 형성한 후, O2 플라즈마 애슁 기술이 사용될 경우, 산소 원자가 상기 상부절연막(25)을 통해 확산되어, 상기 최종 상부자성층 패턴을 열화시킬 수 있다.
결과적으로, 종래 방법으로는 산화공정 및 후속 애슁 공정에 대한 공정 마진을 확보하기 어렵다.
본 발명의 목적은 후속 애슁 공정에 대한 공정 마진을 확보할 수 있는 자기터널접합 구조체를 제공하는 데 있다.
본 발명의 다른 목적은 상부자성층과 하부자성층 사이의 단락을 방지할 수 있는 자기터널접합 구조체를 제조하는 방법을 제공한다.
본 발명의 또 다른 목적은 상부자성층을 산화시키기 위한 산화공정에서 온도 마진을 확보할 수 있으며, 산화공정과 애슁 공정을 동시에 수행할 수 있는 자기터널 접합 구조체를 제조하는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 산화된 버퍼층을 갖는 자기터널접합 구조체를 제공한다. 상기 자기터널접합 구조체는 하부전극, 상기 하부전극 상에 차례로 적층된 하부자성층 패턴과 터널층 패턴 및 상기 터널층 패턴의 소정영역 상에 차례로 적층된 상부자성층 패턴, 버퍼층 패턴 및 상부전극을 포함한다. 상기 상부자성층 패턴은 상기 터널층 패턴 상에 위치하는 산화된 상부자성층에 의해 외벽이 둘러싸인다. 또한, 상기 버퍼층 패턴은 상기 산화된 상부자성층 상에 위치하는 산화된 버퍼층에 의해 외벽이 둘러싸인다.
상기 산화된 버퍼층은 후속 공정에서 산소원자가 상기 상부자성층 패턴을 열화시키는 것을 방지한다.
상기 다른 목적들을 달성하기 위하여, 본 발명은 산화된 버퍼층을 갖는 자기터널 접합 구조체를 제조하는 방법을 제공한다. 이 방법은 반도체 기판 상에 층간절연막을 형성하는 것을 구비한다. 상기 층간절연막이 형성된 반도체기판 상에 하부도전막, 하부 자성층, 터널층, 상부 자성층, 버퍼층 및 상부도전막을 순차적으로 형성한다. 그 후, 상기 상부도전막 상에 자기터널접합 영역을 한정하는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각마스크로 하여 상기 버퍼층을 노출시키도록 상기 상부도전막을 식각하여 상부전극을 형성한다. 이때, 상기 버퍼층에서 상기 상부도전막 식각을 정지하여 상기 상부자성층이 노출되는 것을 방지한다. 그 후, 상기 노출된 버퍼층 및 상기 노출된 버퍼층 하부의 상기 상부 자성층을 함께 산화시켜 상기 자기터널접합 영역 내에 산화된 버퍼층에 의해 둘러싸이는 버퍼층 패턴 및 상기 산화된 상부자성층에 의해 둘러싸이는 상부자성층 패턴을 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
도 4 내지 도 8은 본 발명의 바람직한 실시예에 따른 자기터널접합 구조체를 제조하는 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 반도체기판(51) 상에 하부절연막(53)을 형성한다. 상기 반도체기판(51)의 일 영역에 억세스 트랜지스터(도시하지 않음)가 형성된다. 상기 억세스 트랜지스터는 채널 영역에 의해 이격된 소오스 영역 및 드레인 영역과 상기 채널 영역 상부에 배치되고 워드라인 역할을 하는 게이트 전극을 포함한다. 상기 억세스 트랜지스터 상부에 디지트라인(도시하지 않음)이 위치한다. 상기 디지트 라인은 상기 워드라인에 평행하도록 배열된다.
상기 하부절연막(53)은 상기 디지트 라인이 형성된 반도체기판의 전면 상에 형성된다. 또한, 상기 하부절연막(53)은 콘택홀(도시하지 않음)을 갖는다. 상기 콘택홀에는 콘택 플러그가 형성될 수 있다.
상기 하부절연막(53) 상에 하부도전막(55), 하부자성층(57), 터널층(59), 상부자성층(61), 버퍼층(63) 및 상부도전막(65)를 차례로 형성한다.
상기 하부도전막(55)은 상기 하부절연막(53)에 의해 상기 디지트 라인과 절연되며, 상기 콘택홀을 매립하거나 상기 콘택 플러그를 통하여 상기 드레인 영역에 전기적으로 연결된다. 상기 하부도전막(55)은 타이타늄층 및 타이타늄 질화층을 포함하는 적층구조일 수 있으며, 백금족 금속층, 도전성 백금족금속 산화층, 또는 백금족 금속층 및 도전성 백금족금속 산화층의 조합층일 수 있다. 예를 들면, 상기 하부도전막(55)은 백금층, 루테니움층, 이리디움층, 로디움층, 오스미움층, 팔라디움층 또는 이들의 조합층을 포함할 수 있다. 상기 하부도전막(55)은 또한 백금 산화층, 루테니움 산화층, 이리디움 산화층, 로디움 산화층, 오스미움 산화층, 팔라디움 산화층 또는 이들의 조합층을 포함할 수 있다.
상기 하부자성층(57)은 차례로 적층된 피닝층 및 고정층을 포함한다. 또한, 상기 하부자성층(57)은 상기 피닝층의 결정방향을 제어하기 위한 시드층을 포함할 수 있다.
상기 피닝층은 이리디움 망간층(IrMn) 또는 백금 망간층(PtMn)과 같은 반강자성체층(anti-feromagnetic layer)으로 형성한다.
상기 고정층은 코발트철층(CoFe), 니켈철층(NiFe) 또는 철망간층(FeMn)과 같은 강자성체층으로 형성한다. 상기 고정층은 상기 피닝층에 의해 자화 방향이 결정되어 고정된다.
상기 터널층(59)은 알루미늄 산화층(Al2O3)과 같은 절연층일 수 있다. 상기 터널층을 알루미늄 산화층으로 형성하는 경우, 상기 터널층의 두께는 15Å 내지 30Å일 수 있다.
상기 상부자성층(61)은 CoFe, NiFe, FeMn 또는 이들의 조합층과 같은 강자성체층을 사용하여 형성한다.
상기 버퍼층(63)은 탄탈륨층(Ta), 타이타늄층(Ti) 또는 타이타늄 질화층(TiN)과 같은 도전막으로 형성할 수 있다. 상기 버퍼층(63)은 상기 상부자성층(61) 상에 자연 산화막이 형성되는 것을 방지하기 위한 캐핑층의 역할을 할 수 있다. 상기 버퍼층(63)은 약 100Å의 두께를 가질 수 있다.
도 5를 참조하면, 상기 상부도전막(65) 상에 자기터널접합 영역을 한정하기 위한 포토레지스트 패턴(67)을 형성한다. 상기 자기터널접합 영역은 상기 디지트라인 상부에 위치한다.
상기 포토레지스트 패턴(67)을 식각마스크로 하여 상기 상부도전막(65)을 식각하여 상부전극(65a)을 형성한다. 이때, 상기 버퍼층(63)에서 식각이 정지되도록 하여 상기 상부자성층(61)이 노출되는 것을 방지한다. 그 결과, 상기 자기터널접합 영역에는 상부전극(65a)이 형성되고, 그 주변 영역에는 상기 버퍼층(63)이 노출된다.
도 6을 참조하면, 상기 노출된 버퍼층(63)을 산화공정을 사용하여 산화시킨다. 이때, 상기 노출된 버퍼층(63) 하부의 상기 상부자성층(61)도 함께 산화시킨다. 상기 산화공정은 O2 플라즈마 기체를 사용하여, 100 ℃ 내지 250℃의 온도 범위에서 실시할 수 있으며, 바람직하게는 200℃에서 실시할 수 있다.
고온에서 산화공정을 실시할 수 있으므로, 상기 포토레지스트 패턴(67)을 상기 산화공정을 실시하는 동안 애슁기술을 사용하여 제거할 수 있다.
상기 산화공정에 의하여 산화된 버퍼층(63b)과 상기 산화된 버퍼층(63b)에 의해 외벽이 둘러싸이는 버퍼층 패턴(63a)이 형성되며, 상기 산화된 버퍼층(63b) 하부에는 산화된 상부자성층(61b)이 형성된다. 또한, 상기 산화된 상부자성층(61b)에 의해 둘러싸이고, 상기 버퍼층 패턴(63a) 아래에 위치하는 상부자성층 패턴(61a)이 형성된다.
도 7을 참조하면, 상기 버퍼층 패턴(63a) 및 상기 상부자성층 패턴(61a)이 형성된 후, 상기 산화된 버퍼층(63b), 상기 산화된 상부자성층(61b), 상기 터널층(59), 상기 하부자성층(57) 및 상기 하부도전막(55)을 차례로 패터닝한다. 그 결과, 하부전극(55a), 상기 하부전극(55a) 상에 차례로 적층된 하부자성층 패턴(57a)과 터널층 패턴(59a) 및 상기 터널층 패턴(59a) 상에 차례로 적층된 산화된 상부자성층 패턴(61c)과 산화된 버퍼층 패턴(63c)이 형성된다. 상기 산화된 버퍼층 패턴(63c)은 상기 버퍼층 패턴(63a)의 외벽을 둘러싸며, 상기 산화된 상부자성층 패턴(61c)은 상기 상부자성층 패턴(61a)의 외벽을 둘러싼다.
상기 상부자성층 패턴(61a)은 상기 산화된 버퍼층 패턴(63c), 산화된 상부자성층 패턴(61c) 및 상기 버퍼층 패턴(63a)에 의해 보호된다. 따라서, 포토레지스트막을 제거하기 위해 애슁기술을 사용하는 후속 공정들에서 상기 상부자성층 패턴(61a)이 산소 원자에 의해 열화되는 것을 방지할 수 있다.
도 8을 참조하면, 상기 하부전극(55a)이 형성된 반도체 기판의 전면 상에 상부절연막(69)을 형성한다. 상기 상부절연막(69)은 상기 하부 자성층 패턴(57a) 및 상기 상부 자성층 패턴(61a)이 열화되는 것을 방지하기 위해 300℃ 이하의 저온 공정으로 형성한다.
상기 상부절연막(69)을 패터닝하여 상기 상부전극(65a)를 노출시키는 콘택 홀을 형성한다. 그 후, 상기 상부전극(65a)과 전기적으로 연결되는 비트라인(71)을 형성한다. 상기 비트라인(71)은 상기 디지트 라인의 상부를 가로지르도록 배열된다.
자기램 셀이 쓰기 모드 하에서 동작할 때, 상기 디지트 라인 및 상기 비트 라인(71)을 통하여 쓰기 전류가 흘러서 상기 상부자성층 패턴(61a)을 자화시킨다. 상기 쓰기 동작 동안 상기 상부자성층 패턴(61a) 내에 배열되는 자화방향은 상기 디지트 라인 및 상기 비트라인(71)을 통하는 상기 쓰기 전류의 방향에 의해 결정되고 상기 하부자성층 패턴(57a) 내에서 유지되는 자화방향에 평행하거나 반평행할 것이다. 상기 상부자성층 패턴(61a) 내의 자화된 스핀들이 상기 하부자성층 패턴(57a) 내의 고정된 스핀들에 평행한 방향으로 배열되면, 상기 터널층 패턴(59a)은 최소 자기 저항값(minimum magnetoresistance; MRmin)을 보일 것이다. 이와 반대로, 상기 상부자성층 패턴(61a) 내의 자화된 스핀들이 상기 하부자성층 패턴(57a) 내의 고정된 스핀들에 반평행한 방향으로 배열되면, 상기 터널층 패턴(59a)은 최대 자기 저항값(maximumMRmax)을 보일 것이다.
상기 자기램 셀이 읽기 모드 하에서 동작할 때, 상기 비트라인(71)에 센싱 전압이 인가되고, 상기 소오스 영역은 접지되고, 상기 워드라인에 읽기전압이 인가되어 상기 억세스 트랜지스터는 턴온된다. 상기 상부자성층 패턴(61a)의 자화방향에 의존하여 상기 터널층 패턴(59a)이 낮은 자기 저항값을 보이는 경우에, 상기 비트라인(71)을 통하여 큰 전류가 흐를 것이다. 이와 반대로, 상기 상부자성층 패턴(61a)의 자화방향에 의존하여 상기 터널층 패턴(59a)이 높은 자기 저항값을 보이는 경우에, 상기 비트라인(71)을 통하여 작은 전류가 흐를 것이다. 결과적으로, 상기 센싱 전압에 의해 상기 비트라인(71)을 통하여 흐르는 전류 값으로부터 상기 상부자성층 패턴(61a)의 자화방향을 파악할 수 있을 것이다.
<실험예들>
상술한 바와 같이, 버퍼층을 채택하여 상기 버퍼층을 노출시킨 후 산화공정을 실시하는 본 발명의 실시예에 따라 제조된 MTJ 구조체와 아울러서, 상기 버퍼층을 더 식각하여 상부자성층을 노출시킨 후 산화공정을 실시하여 제조된 MTJ 구조체의 자기 저항(magnetoresistance; MR)을 측정하였으며, 그 측정결과를 표 1에 자기저항비(MR ratio; MRR)로 요약하였다. 상기 버퍼층은 Ta를 100Å 두께로 형성하였으며, 산화공정은 O2 플라즈마 기체를 사용하여 200℃에서 1분 동안 실시하였다. 상기 자기저항은 0.4 [V]의 전압을 인가하여 측정하였다. 여기서, MRR은 상부자성층과 하부자성층의 자화방향이 평행할 때의 터널층 패턴의 저항(Rmin)과 반평행할 때의 터널층 패턴의 저항(Rmax)을 이용하여 다음 식으로 정의된다.
MRR = (Rmax - Rmin) ×100 / Rmin
상기 Rmax와 Rmin의 차이가 클 수록, 상기 MRR이 큰 값을 나타낸다. 따라서, 상기 MRR이 큰 값을 나타낼 수록 상기 자기램 셀에 저장된 정보에 따라 상기 터널층 패턴을 통해 흐르는 전류의 차이가 커서 저장된 정보를 센싱하는 데 유리하다.
노출층 과식각(overetch) 자기저항비(MRR)
상부자성층 10 % 13 %
20 % 11 %
30 % 5 %
버퍼층(본 발명의 실시예) 40 % 29 %
60 % 28 %
80 % 29 %
표 1의 측정결과로 부터 알 수 있듯이, 버퍼층을 노출시킨 후 산화공정을 실시하는 본 발명의 실시예에 따른 시료의 자기저항비가 상부자성층을 노출시킨 후 산화공정을 실시한 시료에 비해 높다.
상기 상부자성층을 노출시킨 시료는 자기저항비가 상당히 낮은 값을 나타내며, 과식각에 따라 더 낮아진다. 이는 200℃의 고온에서 산화공정을 실시하는 동안 산소원자가 자기터널접합 영역 내의 상부자성층 패턴으로 침투하여 상기 상부자성층 패턴을 열화시키기 때문이다.
그러나, 본 발명의 실시예에 따른 시료의 자기저항비는 상대적으로 높은 값을 나타내며, 과식각 정도에 큰 영향을 받지 않았다. 이는 상부자성층 패턴이 버퍼층에 의해 보호되어 산화공정 동안 산소원자가 상기 상부자성층 패턴을 열화시키지 못하기 때문으로 판단된다.
한편, 본 발명의 실시예에 따라 제조된 MTJ 구조체에 대해 상기 산화공정 이후의 후속 애슁 공정에 따른 상부자성층 패턴의 열화 여부를 확인하기 위해 산화공정을 실시하고 나서 애슁 공정을 추가로 실시한 후, 자기저항을 측정하였다. 상기 애슁 공정을 실시하기 전 후의 자기저항에 대한 측정 결과를 표 2에 요약하였다. 이때, 상기 애슁 공정은 O2 기체를 사용하여 110℃에서 40분 동안 실시하였다.
버퍼층 과식각(overetch) 추가 애슁 전 MRR 추가 애슁 후 MRR
40 % 29 % 28 %
60 % 28 % 18 %
80 % 29 % 11 %
표 2에서 알 수 있듯이, 버퍼층이 노출된 후 40 % 과식각을 한 시료는 추가 애슁 전 후의 MRR의 차이가 거의 없었다. 그러나, 60 % 이상 버퍼층을 과식각한 시료는 추가 애슁 전 후 MRR이 상당히 감소하였다. 이는 상기 노출된 버퍼층이 산화공정에 의해 산화된 버퍼층을 형성하여, 후속 애슁 공정에서 산소가 상부자성층 패턴으로 침투하는 것을 방지하기 때문이다. 한편, 상기 산화된 버퍼층의 두께가 감소하면, 상기 산소원자가 상부자성층 패턴으로 침투하는 것을 적절히 방지하지 못하기 때문에 후속 애슁 공정에 의해 상기 상부자성층 패턴이 열화되어 MRR이 감소한 것으로 판단된다.
결국, 버퍼층을 노출시킨 후 산화공정을 실시하는 본 발명은 상기 버퍼층을 40 % 과식각하여도, 후속 애슁공정에 의한 상부자성층 패턴 열화가 방지된다.
본 발명에 따르면, 상부자성층 패턴이 버퍼층 패턴, 산화된 버퍼층 및 산화된 상부자성층 패턴에 의해 보호되므로 후속 애슁 공정에 의해 상기 상부자성층 패턴이 열화되는 것을 방지할 수 있다. 따라서, 상기 후속 애슁 공정에 대한 공정 마진을 확보할 수 있다. 또한, 본 발명에 따르면, 상부자성층을 산화시키는 산화공정을 사용하여 상부자성층과 하부자성층 사이의 단락을 방지할 수 있으며, 고온의 산화공정에서도 상부자성층이 열화되는 것을 방지할 수 있어 산화공정과 애슁공정을 동시에 수행할 수 있는 MTJ 구조체 제조 방법을 제공할 수 있다.
도 1 내지 도 3은 종래기술에 따른 자기터널접합 구조체를 제조하는 방법을 설명하기 위한 단면도들이다.
도 4 내지 도 8은 본 발명의 바람직한 실시예에 따른 자기터널접합 구조체를 제조하는 방법을 설명하기 위한 단면도들이다.

Claims (13)

  1. 하부전극;
    상기 하부전극 상에 차례로 적층된 하부자성층 패턴과 터널층 패턴; 및
    상기 터널층 패턴의 소정영역 상에 차례로 적층된 상부자성층 패턴, 버퍼층 패턴 및 상부전극을 포함하되, 상기 상부자성층 패턴은 상기 터널층 패턴 상에 위치하는 산화된 상부자성층에 의해 외벽이 둘러싸이고, 상기 버퍼층 패턴은 상기 산화된 상부자성층 상에 위치하는 산화된 버퍼층에 의해 외벽이 둘러싸이는 것을 특징으로 하는 자기터널접합 구조체.
  2. 하부전극;
    상기 하부전극 상에 차례로 적층된 하부자성층 패턴 및 터널층 패턴; 및
    상기 터널층 패턴의 소정영역 상에 차례로 적층된 상부자성층 패턴, 버퍼층 패턴 및 상부전극을 포함하되, 상기 상부자성층 패턴은 상기 터널층 패턴 상에 위치하는 산화된 상부자성층에 의해 외벽이 둘러싸이고, 상기 버퍼층 패턴은 상기 산화된 상부자성층 상에 위치하는 산화된 버퍼층에 의해 외벽이 둘러싸이는 것을 특징으로 하는 자기램.
  3. 반도체 기판 상에 층간절연막을 형성하고,
    상기 층간절연막이 형성된 반도체기판 상에 하부도전막, 하부 자성층, 터널층, 상부 자성층, 버퍼층 및 상부도전막을 순차적으로 형성하고,
    상기 상부도전막 상에 적어도 하나의 자기 터널 영역을 한정하는 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴을 식각마스크로 하여 상기 버퍼층을 노출시키도록 상기 상부도전막을 식각하여 상부전극을 형성하되, 상기 버퍼층에서 상기 상부도전막 식각을 정지하여 상기 상부자성층이 노출되는 것을 방지하고,
    상기 노출된 버퍼층 및 상기 노출된 버퍼층 하부의 상기 상부 자성층을 함께 산화시켜 상기 적어도 하나의 자기 터널 영역 내에 산화된 버퍼층에 의해 둘러싸이는 버퍼층 패턴 및 상기 산화된 상부자성층에 의해 둘러싸이는 상부자성층 패턴을 형성하는 것을 포함하는 자기 터널 접합 구조체 형성 방법.
  4. 제 3 항에 있어서,
    상기 하부자성층은 피닝층(pinning layer) 및 상기 피닝층 상에 형성된 고정층(pinned layer)을 포함하는 것을 특징으로 하는 자기 터널 접합 구조체 형성 방법.
  5. 제 3 항에 있어서,
    상기 터널층은 Al2O3인 것을 특징으로 하는 자기터널 접합 구조체 형성 방법.
  6. 제 3 항에 있어서,
    상기 버퍼층은 Ta, Ti 및 TiN으로 이루어진 일군으로부터 선택된 적어도 하나의 물질막인 것을 특징으로 하는 자기터널 접합 구조체 형성 방법.
  7. 제 3 항에 있어서,
    상기 노출된 버퍼층 및 상기 노출된 버퍼층 하부의 상기 상부 자성층을 함께 산화시키는 것은 O2 플라즈마 기체를 사용하여 수행되는 것을 특징으로 하는 자기터널접합 구조체 형성 방법.
  8. 제 3 항에 있어서,
    상기 노출된 버퍼층 및 상기 노출된 버퍼층 하부의 상기 상부 자성층을 함께 산화시키는 동안 상기 포토레지스트 패턴을 제거하는 것을 특징으로 하는 자기터널접합 구조체 형성 방법.
  9. 제 3 항에 있어서,
    상기 상부자성층 패턴 및 상기 버퍼층 패턴이 형성된 후, 사진 및 식각 공정으로 상기 산화된 버퍼층, 산화된 상부자성층, 터널층, 하부자성층 및 하부도전막을 차례로 패터닝하여 하부전극을 형성하는 것을 더 포함하되, 상기 하부전극의 소정 영역 상에 상기 상부전극이 위치하는 자기터널접합 구조체 형성 방법.
  10. 반도체 기판 상에 층간절연막을 형성하고,
    상기 층간절연막이 형성된 반도체기판 상에 하부도전막, 하부 자성층, 터널층, 상부 자성층, 버퍼층 및 상부도전막을 순차적으로 형성하고,
    상기 상부도전막 상에 적어도 하나의 자기 터널 영역을 한정하는 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴을 식각마스크로 하여 상기 버퍼층을 노출시키도록 상기 상부도전막을 식각하여 상부전극을 형성하되, 상기 버퍼층에서 상기 상부도전막 식각을 정지하여 상기 상부자성층이 노출되는 것을 방지하고,
    상기 노출된 버퍼층 및 상기 노출된 버퍼층 하부의 상기 상부 자성층을 함께 산화시켜 상기 적어도 하나의 자기 터널 영역 내에 산화된 버퍼층에 의해 둘러싸이는 버퍼층 패턴 및 상기 산화된 상부자성층에 의해 둘러싸이는 상부자성층 패턴을 형성하는 것을 포함하는 자기램 형성 방법.
  11. 제 10 항에 있어서,
    상기 노출된 버퍼층 및 상기 노출된 버퍼층 하부의 상기 상부 자성층을 함께 산화시키는 것은 O2 플라즈마 기체를 사용하여 수행되는 것을 특징으로 하는 자기램 형성 방법.
  12. 제 10 항에 있어서,
    상기 노출된 버퍼층 및 상기 노출된 버퍼층 하부의 상기 상부 자성층을 함께 산화시키는 동안 상기 포토레지스트 패턴을 제거하는 것을 더 포함하는 자기램 형성 방법.
  13. 제 10 항에 있어서,
    상기 상부자성층 패턴 및 상기 버퍼층 패턴이 형성된 후, 사진 및 식각 공정으로 상기 산화된 버퍼층, 산화된 상부자성층, 터널층, 하부자성층 및 하부도전막을 차례로 패터닝하여 하부전극을 형성하는 것을 더 포함하되, 상기 하부전극의 소정 영역 상에 상기 상부전극이 위치하는 자기램 형성 방법.
KR10-2003-0055559A 2003-08-11 2003-08-11 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법 KR100500455B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0055559A KR100500455B1 (ko) 2003-08-11 2003-08-11 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법
US10/915,872 US7141438B2 (en) 2003-08-11 2004-08-10 Magnetic tunnel junction structure having an oxidized buffer layer and method of fabricating the same
US11/552,085 US20070041125A1 (en) 2003-08-11 2006-10-23 Magnetic tunnel junction structure having an oxidized buffer layer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0055559A KR100500455B1 (ko) 2003-08-11 2003-08-11 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050017042A KR20050017042A (ko) 2005-02-21
KR100500455B1 true KR100500455B1 (ko) 2005-07-18

Family

ID=34132151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0055559A KR100500455B1 (ko) 2003-08-11 2003-08-11 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법

Country Status (2)

Country Link
US (2) US7141438B2 (ko)
KR (1) KR100500455B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119425B2 (en) 2009-01-09 2012-02-21 Samsung Electronics Co., Ltd. Method of forming magnetic memory device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
US7378028B2 (en) * 2004-06-03 2008-05-27 Seagate Technology Llc Method for fabricating patterned magnetic recording media
KR100719345B1 (ko) * 2005-04-18 2007-05-17 삼성전자주식회사 자기 기억 장치의 형성 방법
JP2007096178A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体装置およびその製造方法
WO2008142850A1 (ja) * 2007-05-15 2008-11-27 Panasonic Corporation 成分分離デバイス及びこれを用いた成分分離方法
SG157992A1 (en) * 2008-07-01 2010-01-29 Showa Denko Hd Singapore Pte L Improvements in and relating to mram
US8120126B2 (en) 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9595661B2 (en) * 2013-07-18 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory structure and method of forming the same
US10664225B2 (en) 2013-11-05 2020-05-26 Livestage Inc. Multi vantage point audio player
US10296281B2 (en) 2013-11-05 2019-05-21 LiveStage, Inc. Handheld multi vantage point player
KR102175471B1 (ko) * 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102399342B1 (ko) * 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203408A (ja) * 2000-01-18 2001-07-27 Tdk Corp トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法
KR20010100084A (ko) * 2001-09-18 2001-11-14 박호군 열적특성이 향상된 ｍｒａｍ용 ｔｍｒ소자 및 제조방법
KR20020008475A (ko) * 2000-07-20 2002-01-31 경희 터널 자기저항소자의 제조방법
KR20040110482A (ko) * 2003-06-19 2004-12-31 주식회사 하이닉스반도체 마그네틱 램의 형성방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6624987B1 (en) * 1999-05-31 2003-09-23 Nec Corporation Magnetic head with a tunnel junction including metallic material sandwiched between one of an oxide and a nitride of the metallic material
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6631055B2 (en) * 2001-06-08 2003-10-07 International Business Machines Corporation Tunnel valve flux guide structure formed by oxidation of pinned layer
US6485989B1 (en) * 2001-08-30 2002-11-26 Micron Technology, Inc. MRAM sense layer isolation
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203408A (ja) * 2000-01-18 2001-07-27 Tdk Corp トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法
KR20020008475A (ko) * 2000-07-20 2002-01-31 경희 터널 자기저항소자의 제조방법
KR20010100084A (ko) * 2001-09-18 2001-11-14 박호군 열적특성이 향상된 ｍｒａｍ용 ｔｍｒ소자 및 제조방법
KR20040110482A (ko) * 2003-06-19 2004-12-31 주식회사 하이닉스반도체 마그네틱 램의 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119425B2 (en) 2009-01-09 2012-02-21 Samsung Electronics Co., Ltd. Method of forming magnetic memory device

Also Published As

Publication number Publication date
KR20050017042A (ko) 2005-02-21
US7141438B2 (en) 2006-11-28
US20050035386A1 (en) 2005-02-17
US20070041125A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
US6815784B2 (en) Magneto-resistive random access memory
US20070041125A1 (en) Magnetic tunnel junction structure having an oxidized buffer layer and method of fabricating the same
EP1463110B1 (en) Semiconductor memory device comprising magneto resistive element
US7211446B2 (en) Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
US7271010B2 (en) Nonvolatile magnetic memory device and manufacturing method thereof
KR100558480B1 (ko) 자기터널 접합 구조체들 및 그 제조방법들
US7897412B2 (en) Method of manufacturing magnetic random access memory including middle oxide layer
US7541199B2 (en) Methods of forming magnetic memory devices including oxidizing and etching magnetic layers
US20020146851A1 (en) Method of forming magnetic memory
US20040211749A1 (en) Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices
US7374952B2 (en) Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof
KR20020089017A (ko) 마그네틱 램 및 그 형성방법
KR20020054656A (ko) 마그네틱 램
US20050068834A1 (en) Magnetic random access memory (MRAM) having a magnetic tunneling junction (MTJ) layer including a tunneling film of uniform thickness and method of manufacturing the same
JP2007053315A (ja) 磁気メモリ装置およびその製造方法
US7002195B2 (en) Magnetic random access memory (MRAM) cells having split sub-digit lines
KR100626382B1 (ko) 식각 용액 및 이를 이용한 자기 기억 소자의 형성 방법
US6465262B2 (en) Method for manufacturing a semiconductor device
KR20040110482A (ko) 마그네틱 램의 형성방법
JP2005109201A (ja) 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee