KR100939162B1 - 마그네틱 램의 형성방법 - Google Patents

마그네틱 램의 형성방법 Download PDF

Info

Publication number
KR100939162B1
KR100939162B1 KR1020030039816A KR20030039816A KR100939162B1 KR 100939162 B1 KR100939162 B1 KR 100939162B1 KR 1020030039816 A KR1020030039816 A KR 1020030039816A KR 20030039816 A KR20030039816 A KR 20030039816A KR 100939162 B1 KR100939162 B1 KR 100939162B1
Authority
KR
South Korea
Prior art keywords
layer
forming
free magnetization
hard mask
mtj
Prior art date
Application number
KR1020030039816A
Other languages
English (en)
Other versions
KR20040110482A (ko
Inventor
이계남
장인우
홍수경
김진구
성진용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030039816A priority Critical patent/KR100939162B1/ko
Publication of KR20040110482A publication Critical patent/KR20040110482A/ko
Application granted granted Critical
Publication of KR100939162B1 publication Critical patent/KR100939162B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Abstract

본 발명은 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 의 형성방법에 관한 것으로, MRAM 의 제조 공정시 MTJ 셀과 연결층의 특성 및 신뢰성을 향상시키기 위하여, 본 발명은 MTJ 물질층인 고정자화층 상부에 터널장벽층인 알루미나층을 형성하고 상기 알루미나층 상부에 자유자화층을 형성한 다음, 그 상부에 하드마스크층을 형성하고 MTJ 셀 마스크를 이용한 사진식각공정으로 상기 하드마스크층을 식각한 다음, 노출된 자유자화층에 물리적 손상을 가하여 비정질화시키고 상기 급속열처리 ( RTO ) 공정으로 상기 비정질화된 자유자화층을 산화시켜 산화막을 형성한 다음, 후속 식각공정으로 MTJ 셀을 패터닝하는 공정으로 MTJ 셀을 구성하는 자성층의 특성 열화와 그로 인한 소자의 특성 열화를 방지할 수 있도록 하는 기술에 관한 것이다.

Description

마그네틱 램의 형성방법{A method for manufacturing of a Magnetic random access memory}
도 1a 및 도 1b는 종래기술에 따른 마그네틱 램의 형성방법을 도시한 단면도.
도 2a 및 도 2b는 본 발명에 따른 마그네틱 램의 형성방법을 도시한 단면도.
도 3은 본 발명에 따른 마그네틱 램의 특성을 도시한 그래프도.
〈도면의 주요 부분에 대한 부호의 설명〉
11,41 : 하부절연층 13,43 : 연결층용 금속층
15,45 : 고정자화층 17 : 터널장벽층
19,49 : 자유자화층 21,51 : 하드마스크층
23,53 : 감광막패턴 25 : 폴리머
27 : 핀홀 47 : 알루미나층
55 : 분자량이 큰 가스분자 57 : 산화막
본 발명은 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 의 형성방법에 관한 것으로, 특히 SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖는 마그네틱 램의 제조 공정을 변화시켜 소자의 전기적 특성을 향상시키는 기술에 관한 것이다.
대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM 의 개발을 하고 있다.
상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비휘발성 메모리 동작이 가능한 소자이다.
상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.
상기 거대자기저항 ( GMR ) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두 자성층의 스핀 방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.
상기 스핀 편극 자기투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기투과 접합 메모리 소자를 구현하는 것이다.
상기 MRAM 은 하나의 트랜지스터와 하나의 MTJ 셀로 형성한다.
도 1a 및 도 1b는 종래기술에 따른 마그네틱 램의 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체기판(도시안됨) 상에 하부절연층(11)을 형성한다.
이때, 상기 하부절연층(11)은 소자분리막(도시안됨), 리드라인인 제1워드라인과 소오스/드레인이 구비되는 트랜지스터(도시안됨), 그라운드 라인(도시안됨) 및 도전층(도시안됨), 라이트 라인인 제2워드라인(도시안됨)을 형성하고 그 상부를 평탄화시켜 형성한 것이다.
그 다음, 상기 도전층에 접속되는 연결층용 금속층(13)을 형성한다. 이때, 상기 연결층용 금속층(13)은 W, Al, Pt, Cu, Ir, Ru 등과 같이 반도체소자에 사용되는 일반적이 금속으로 형성한 것이다.
상기 연결층용 금속층(13) 상부에 전체표면상부에 MTJ 물질층을 증착한다. 이때, 상기 MTJ 물질층은 고정자화층 ( magnetic pinned layers )(15), 터널장벽층 ( tunneling barrier layers )(17) 및 자유자화층 ( magnetic free layers )(19)을 순차적으로 적층하여 형성한다.
상기 고정자화층(15) 및 자유자화층(19)은 CO, Fe, NiFe, CoFe, PtMn, IrMn 등과 같은 자성물질로 형성한다.
그 다음, MTJ 물질층(15,17,19) 상부에 하드마스크층(21)을 형성한다.
상기 하드마스크층(21) 상에 감광막패턴(23)을 형성한다. 이때, 상기 감광막패턴(23)은 MTJ 셀 마스크(도시안됨)를 이용한 노광 및 현상 공정으로 형성한 것이다.
도 1b를 참조하면, 상기 감광막패턴(23)을 마스크로 하여 상기 하드마스크층(21)과 자유자화층(19)을 식각한다.
상기 자유자화층(19)의 식각후 산화력이 높은 이들 자성물질의 산화에 의해 코로젼 ( corrosion ) 되고, 이로 인하여 상기 자유자화층(19)과 고정자화층(15)이 전기적으로 브릿지되어 쇼트될 수 있다.
이때, 상기 자유자화층(19)과 하드마스크층(21) 측벽에 비휘발성 반응생성물인 폴리머(25)가 부착되는 동시에 상기 터널장벽층(27)에 핀홀(27)이 형성된다. 또한, 상기 핀홀(27)에 상기 폴리머(25)가 부착되기도 한다.
상기한 바와 같이 종래기술에 따른 마그네틱 램의 형성방법은, 자유자화층과 고정자화층의 쇼트를 유발할 수 있으며 상기 자화층들의 코로젼 현상을 유발할 수 있어 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여,
자유자화층의 식각공정 대신 산화공정을 이용하여 식각될 부분을 산화시키고 후속공정으로 식각함으로써 자성층인 자유자화층의 식각부산물로 인한 소자의 특성 열화를 방지할 수 있어 소자의 특성 및 신뢰성을 향상시킬 수 있는 마그네틱 램의 형성방법을 제공하는데 그 목적이 있다.
상기 목적 달성을 위해 본 발명에 따른 마그네틱 램의 형성방법은,
고정자화층 상부에 터널장벽층인 알루미나층을 형성하는 공정과,
상기 알루미나층 상부에 자유자화층을 형성하여 적층구조의 MTJ 물질층을 형성하고 그 상부에 하드마스크층을 형성하는 공정과,
MTJ 셀 마스크를 이용한 사진식각공정으로 상기 하드마스크층을 식각하여 상기 자유자화층을 노출시키는 하드마스크층 패턴을 형성하고, 상기 노출된 자유자화층에 물리적 손상을 가하여 비정질화시키는 공정과,
상기 급속열처리 ( RTO ) 공정으로 상기 비정질화된 자유자화층을 산화시켜 산화막을 형성하는 공정과,
후속 식각공정으로 MTJ 셀을 패터닝하는 공정을 포함하는 것과,
상기 알루미나층은 8 ∼ 20 Å 의 두께로 형성되는 것과,
상기 물리적 손상을 가하는 공정은 분자량이 무거운 가스를 이용하여 실시하는 것과,
상기 산화막은 상기 하드마스크층패턴 하부로 소정깊이에 위치한 자유자화층까지 산화되어 구비되는 것과,
상기 MTJ 물질층의 층착 공정후 실시되는 공정 중에서 상기 RTO 공정을 제외한 모든 공정을 200 ℃ 이하의 저온에서 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2a 및 도 2b는 본 발명에 따른 마그네틱 램의 형성방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체기판(도시안됨) 상에 하부절연층(41)을 형성한다.
이때, 상기 하부절연층(41)은 소자분리막(도시안됨), 리드라인인 제1워드라 인과 소오스/드레인이 구비되는 트랜지스터(도시안됨), 그라운드 라인 및 도전층(도시안됨), 라이트 라인인 제2워드라인(도시안됨)을 형성하고 그 상부를 평탄화시켜 형성한 것이다.
그 다음, 상기 도전층에 접속되는 연결층용 금속층(43)으로 형성한다.
상기 연결층용 금속층(43) 상부에 고정자화층(45)을 형성한다.
상기 고정자화층(45)은 합성-반강자성층 ( synthetic anti-ferromagnetic, 이하 SAF 라 함 ) 구조로 형성하되, CO, Fe, NiFe, CoFe, PtMn, IrMn 등과 같은 자성물질을 이용하여 형성한다.
상기 고정자화층(45) 상부에 터널장벽층 ( tunneling barrier layer )으로 사용될 알루미나층(47)을 증착한다. 여기서, 상기 알루미나층(47)은 데이터 센싱 ( data sensing ) 에 필요한 최소한의 두께인 8 ∼ 20 Å 의 두께로 형성된다.
상기 알루미늄층(47) 상부에 자유자화층( magnetic free layer )(49)을 형성한다. 이때, 상기 자유자화층(49)은 상기 고정자화층(45)과 같은 물질로 형성한다.
상기 자유자화층(49) 상부에 하드마스크층(도시안됨)을 형성하고 그 상부에 감광막패턴(53)을 형성한다. 이때, 상기 감광막패턴(53)은 MTJ 셀 마스크를 이용한 노광 및 현상공정으로 형성한다.
상기 감광막패턴(53)을 마스크로 하여 상기 하드마스크층(51)을 식각하여 상기 자유자화층(49)의 제거될 부분을 노출시키는 하드마스크층패턴(51)을 형성한다. 이때, 상기 자유자화층(49)의 MTJ 영역은 노출되지 않는다.
상기 감광막패턴(53) 및 하드마스크층패턴(51)을 마스크로 하여 상기 노출된 자유자화층(49)을 P 또는 As와 같이 분자량이 큰 가스분자(55)로 물리적인 손상을 가함으로써 비정질상태로 만든다. 이때, 상기 감광막패턴(53)이 남는 경우 제거한다.
도 2b를 참조하면, 상기 비정질화된 자유자화층(49)을 RTO ( rapid temperature oxidation ) 처리한다.
이때, 상기 하드마스크층패턴(51)의 하측 일부까지 상기 자유자화층(49)을 산화시켜 산화막(57)을 형성한다.
상기 하드마스크층패턴(51) 하부의 자유자화층(49) 저부는 상기 고정자화층(45)과의 사이에 터널장벽층인 알루미나층(47)이 구비된다.
후속으로 상기 하드마스크층(51)을 마스크로 하는 식각공정을 실시한다.
상기 식각공정시 산화된 자유자화층인 산화막(57)을 식각하게 되어 종래와 같은 식각잔류물이 발생되지 않아 자유자화층(49)과 고정저화층(45)의 쇼트를 방지할 수 있으므로 소자의 특성 열화를 방지할 수 있게 된다.
또한, 상기 MTJ 물질층의 층착 공정후 실시되는 공정중에서 상기 RTO 공정을 제외한 모든 공정을 0 초과 200 ℃ 이하의 저온에서 실시하여 코로젼 현상을 최소화시킬 수 있다.
도 3은 본 발명에 따른 MTJ 소자의 자성 특성을 도시한 그래프로서, 전기장에 따른 트랜지스터의 자기저항률을 도시한다.
상기 MTJ 소자의 셀 크기가 150 ㎚2 이고, 66 ㏀, RA 가 1.3 ㏀ 인 경우를 도 시한 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 마그네틱 램의 형성방법은,
MTJ 물질층을 형성하고 그 상부에 하드마스크층을 형성한 다음, 상기 하드마스크층을 패터닝하고 상기 MTJ 물질층의 자유자화층을 노출시킨 다음, 노출된 부분에 물리적 손상을 가하여 노출된 부분을 비정질화시키고 후속 열공정으로 상기 비정질화된 부분을 산화시킨 다음, 후속 식각공정으로 소자의 특성 열화없이 MTJ 셀을 패터닝할 수 있도록 하는 효과를 제공한다.

Claims (5)

  1. 고정자화층 상부에 터널장벽층인 알루미나층을 형성하는 공정과,
    상기 알루미나층 상부에 자유자화층을 형성하여 적층구조의 MTJ 물질층을 형성하고 그 상부에 하드마스크층을 형성하는 공정과,
    MTJ 셀 마스크를 이용한 사진식각공정으로 상기 하드마스크층을 식각하여 상기 자유자화층을 노출시키는 하드마스크층 패턴을 형성하고, 상기 노출된 자유자화층에 물리적 손상을 가하여 비정질화시키는 공정과,
    급속열처리 ( RTO ) 공정으로 상기 비정질화된 자유자화층을 산화시켜 산화막을 형성하는 공정과,
    후속 식각공정으로 MTJ 셀을 패터닝하는 공정을 포함하는 마그네틱 램의 형성방법.
  2. 제 1 항에 있어서,
    상기 알루미나층은 8 ∼ 20 Å 의 두께로 형성되는 것을 특징으로 하는 마그네틱 램의 형성방법.
  3. 제 1 항에 있어서,
    상기 물리적 손상을 가하는 공정은 분자량이 무거운 P 또는 As 가스를 이용하여 실시하는 것을 특징으로 하는 마그네틱 램의 형성방법.
  4. 제 1 항에 있어서,
    상기 산화막은 상기 하드마스크층패턴 하부로 소정깊이에 위치한 자유자화층까지 산화되어 구비되는 것을 특징으로 하는 마그네틱 램의 형성방법.
  5. 제 1 항에 있어서,
    상기 MTJ 물질층의 층착 공정후 실시되는 공정 중에서 상기 RTO 공정을 제외한 모든 공정을 0 초과 200 ℃ 이하의 저온에서 실시하는 것을 특징으로 하는 마그네틱 램의 형성방법.
KR1020030039816A 2003-06-19 2003-06-19 마그네틱 램의 형성방법 KR100939162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030039816A KR100939162B1 (ko) 2003-06-19 2003-06-19 마그네틱 램의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030039816A KR100939162B1 (ko) 2003-06-19 2003-06-19 마그네틱 램의 형성방법

Publications (2)

Publication Number Publication Date
KR20040110482A KR20040110482A (ko) 2004-12-31
KR100939162B1 true KR100939162B1 (ko) 2010-01-28

Family

ID=37382874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030039816A KR100939162B1 (ko) 2003-06-19 2003-06-19 마그네틱 램의 형성방법

Country Status (1)

Country Link
KR (1) KR100939162B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500455B1 (ko) * 2003-08-11 2005-07-18 삼성전자주식회사 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법
KR100719345B1 (ko) * 2005-04-18 2007-05-17 삼성전자주식회사 자기 기억 장치의 형성 방법
KR101527533B1 (ko) 2009-01-09 2015-06-10 삼성전자주식회사 자기 메모리 소자의 형성방법
KR101566925B1 (ko) 2010-01-29 2015-11-16 삼성전자주식회사 반도체소자의 제조방법
KR101997154B1 (ko) * 2012-09-20 2019-07-05 삼성전자주식회사 자기 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079503A (ko) * 2001-04-06 2002-10-19 닛본 덴기 가부시끼가이샤 자기 메모리 형성 방법
KR20030002142A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079503A (ko) * 2001-04-06 2002-10-19 닛본 덴기 가부시끼가이샤 자기 메모리 형성 방법
KR20030002142A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층형성 방법

Also Published As

Publication number Publication date
KR20040110482A (ko) 2004-12-31

Similar Documents

Publication Publication Date Title
KR100535046B1 (ko) 마그네틱 램의 형성방법
KR100487927B1 (ko) 마그네틱 램의 형성방법
US7863060B2 (en) Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
JP5642557B2 (ja) メモリセルおよびメモリセルの磁気トンネル接合(mtj)の形成方法
US8133745B2 (en) Method of magnetic tunneling layer processes for spin-transfer torque MRAM
CN104425706A (zh) 反转的mtj堆叠件
JP4298196B2 (ja) マグネチックラム
JP3923914B2 (ja) 磁気記憶装置及びその製造方法
KR100939162B1 (ko) 마그네틱 램의 형성방법
JP2004146687A (ja) 磁気記憶装置及びその製造方法
KR100434956B1 (ko) 마그네틱 램의 제조방법
KR100546116B1 (ko) 마그네틱 램의 형성방법
JP4843194B2 (ja) マグネチックラムのmtjセル形成方法
KR100390977B1 (ko) 반도체소자의 제조방법
KR20030078136A (ko) 마그네틱 램의 제조방법
KR100915065B1 (ko) 마그네틱 램의 제조방법
KR100966958B1 (ko) 마그네틱 램의 형성방법
KR20030088572A (ko) 마그네틱 램의 제조방법
KR20020054671A (ko) 반도체소자의 제조방법
KR20100081835A (ko) 자기 메모리 소자 및 그 제조 방법
KR20040083935A (ko) 마그네틱 램의 형성방법
KR20040084095A (ko) 마그네틱 램의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee