JPH01246843A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01246843A JPH01246843A JP7519788A JP7519788A JPH01246843A JP H01246843 A JPH01246843 A JP H01246843A JP 7519788 A JP7519788 A JP 7519788A JP 7519788 A JP7519788 A JP 7519788A JP H01246843 A JPH01246843 A JP H01246843A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- grooves
- groove parts
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＳ ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕ
ｌａｔｏｒ）を用いた半導体装置の製造方法に関し、と
りわけ誘電体分離法や電気容量体の形成法に関する。
ｌａｔｏｒ）を用いた半導体装置の製造方法に関し、と
りわけ誘電体分離法や電気容量体の形成法に関する。
従来、ＳＯＩ基板を用いた半導体装置の製造法に関し、
とりわけ、誘電体分離法に関しては、第２図示すエアー
・アイソレーション法や第３図に示すＬ ＯＧ ＯＳ
（Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ５ｔｒｕｃｔｕｒ
ｅ ）法が用いられるのが通例であった。すなわち、第
２図のエアー・アイソレーション法は、絶縁基板１１の
表面に形成された（１００）結晶方位面を持つＳｉ膜１
２をホト・エツチング法によりエツチング液をＫＯＨ水
溶液を用いてＳｉ膜１２の側面に（１１１）面を出す異
方性エツチングにより異方性エツチング部１４を形成し
、次でＳｉ膜１２を熱酸化処理等してＳｉ膜１２上に５
ｉｎｓＷＡ１３を形成し、前記異方性エツチング部を空
気による誘電体分離をした、いわゆるエアー・アイソレ
ーション法である。更に第３図のＬＯ’ＣＯ５法は、絶
縁基板２１の上にＳｉ膜２２を形成し、次で５ｉＯａ膜
とＳ ｉ ｓ Ｎ ４膜を２層に形成したＳｉＯ□＋Ｓ
ｉｓ Ｎ ４膜２３を形成し、該ＳｉＯ□＋５ｉｓＮ
４膜２３をホトエツチング後、５ｉ−Ｎ４１１１の耐酸
化性を利用して、熱酸化処理によりＳ ｉＯ２２４から
成る誘電体分離領域が形成されて成るのが通例であった
。
とりわけ、誘電体分離法に関しては、第２図示すエアー
・アイソレーション法や第３図に示すＬ ＯＧ ＯＳ
（Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ５ｔｒｕｃｔｕｒ
ｅ ）法が用いられるのが通例であった。すなわち、第
２図のエアー・アイソレーション法は、絶縁基板１１の
表面に形成された（１００）結晶方位面を持つＳｉ膜１
２をホト・エツチング法によりエツチング液をＫＯＨ水
溶液を用いてＳｉ膜１２の側面に（１１１）面を出す異
方性エツチングにより異方性エツチング部１４を形成し
、次でＳｉ膜１２を熱酸化処理等してＳｉ膜１２上に５
ｉｎｓＷＡ１３を形成し、前記異方性エツチング部を空
気による誘電体分離をした、いわゆるエアー・アイソレ
ーション法である。更に第３図のＬＯ’ＣＯ５法は、絶
縁基板２１の上にＳｉ膜２２を形成し、次で５ｉＯａ膜
とＳ ｉ ｓ Ｎ ４膜を２層に形成したＳｉＯ□＋Ｓ
ｉｓ Ｎ ４膜２３を形成し、該ＳｉＯ□＋５ｉｓＮ
４膜２３をホトエツチング後、５ｉ−Ｎ４１１１の耐酸
化性を利用して、熱酸化処理によりＳ ｉＯ２２４から
成る誘電体分離領域が形成されて成るのが通例であった
。
又、従来、Ｓｏ■基板を用いた半導体装置の電気容量形
成法としては、Ｓｉ膜を一方の電極となし該Ｓｉ膜を酸
化して形成したＳｉＯ□膜をはさんで、その上に第２の
電極を形成する平坦な形のものであるのが通例であった
。
成法としては、Ｓｉ膜を一方の電極となし該Ｓｉ膜を酸
化して形成したＳｉＯ□膜をはさんで、その上に第２の
電極を形成する平坦な形のものであるのが通例であった
。
［発明が解決しようとする課題１
しかし、上記従来技術によるとＳＯＩ基板を用いた場合
、誘電体分離幅が大きくなり、高集積化に向かない事や
、Ｓｉ膜の側壁進用いた高密度電気容量体ができない等
のいずれも高集積化に向かないと云う課題があった。
、誘電体分離幅が大きくなり、高集積化に向かない事や
、Ｓｉ膜の側壁進用いた高密度電気容量体ができない等
のいずれも高集積化に向かないと云う課題があった。
本発明はかかる従来技術の課題を解決するために、ＳＯ
Ｉ基板を用いた半導体装置の製造方法に関し、新しい製
造方法を提供する事を目的とする。
Ｉ基板を用いた半導体装置の製造方法に関し、新しい製
造方法を提供する事を目的とする。
［課題を解決するための手段）
上記課題を解決するために、本発明は半導体装置の製造
方法に関し、絶縁体又は絶縁膜上の単結晶Ｓｉ膜をホト
レジスト膜形成に引続き、ドライ・エッチングにより溝
掘りし、該溝部側面に熱酸化膜を形成後、多結晶Ｓｉ膜
をＣＶＤで形成したり、あるいはＣＶ Ｄ Ｓ ｉ Ｏ
２ｔｌｉ等を形成し、溝部を埋め込む等の手段をとる。
方法に関し、絶縁体又は絶縁膜上の単結晶Ｓｉ膜をホト
レジスト膜形成に引続き、ドライ・エッチングにより溝
掘りし、該溝部側面に熱酸化膜を形成後、多結晶Ｓｉ膜
をＣＶＤで形成したり、あるいはＣＶ Ｄ Ｓ ｉ Ｏ
２ｔｌｉ等を形成し、溝部を埋め込む等の手段をとる。
〔実 施 例１
以下、実施例により本発明を詳述する。
第１図は本発明の一実施例を示す溝掘り法である。すな
わち、絶縁基板ｌの表面には単結晶のＳ ｉ ＩＩ ２
が形成され、該Ｓｉ膜２をホト・レジストを形成後、溝
部となるところを抜ける様にパターン露光して、ドライ
・エッチングにより、絶縁基板ｌに到達する迄エツチン
グして溝部を形成したり、あるいは、Ｓｉ膜２の途中迄
、エツチングしたりした後、熱酸化により５ｉＯａ膜３
を形成した後、ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉ。
わち、絶縁基板ｌの表面には単結晶のＳ ｉ ＩＩ ２
が形成され、該Ｓｉ膜２をホト・レジストを形成後、溝
部となるところを抜ける様にパターン露光して、ドライ
・エッチングにより、絶縁基板ｌに到達する迄エツチン
グして溝部を形成したり、あるいは、Ｓｉ膜２の途中迄
、エツチングしたりした後、熱酸化により５ｉＯａ膜３
を形成した後、ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉ。
ｎ）法によりｐｏ １ ｙＳ ｉ膜を形成し、本例の場
合は該ｐｏｌｙｓｉをエツチングし、ｐｏ １ ｙＳｉ
４を溝部を埋めた形で残したものである。
合は該ｐｏｌｙｓｉをエツチングし、ｐｏ １ ｙＳｉ
４を溝部を埋めた形で残したものである。
尚、絶縁基板ｌは、サファイヤの他石英やＳｉウェーハ
を熱酸化して表面に５ｉｎｓ膜を形成したもの等が用い
られる。又、ｐｏ １ ｙＳ ｉ ４は、ＣＶ Ｄ Ｓ
ｉ Ｏ＊等のガラスであっても良い。
を熱酸化して表面に５ｉｎｓ膜を形成したもの等が用い
られる。又、ｐｏ １ ｙＳ ｉ ４は、ＣＶ Ｄ Ｓ
ｉ Ｏ＊等のガラスであっても良い。
更に、ｐｏ １ ｙＳ ｉ ４は必ずしも溝部を埋め込
んだ状態で用いる必要はなく、Ｓ ｉ Ｏｘ膜３の表面
に延在して、Ｓｉ膜２の側壁も含んだ電気容量体として
用いても良い事は云うまでもない。
んだ状態で用いる必要はなく、Ｓ ｉ Ｏｘ膜３の表面
に延在して、Ｓｉ膜２の側壁も含んだ電気容量体として
用いても良い事は云うまでもない。
［発明の効果］
本発明により、ＳＯＩ基板を用いた、高集積の半導体装
置が製作できる効果がある。
置が製作できる効果がある。
第１図は本発明の一実施例を示す溝掘り構造図であり、
第２図及び第３図は従来技術による誘電体分離構造図で
ある。 １．１１．２１・絶縁基板 ２．１２．２２・５ｉｌｌｉ ３．１３・・・・Ｓ ｉＯ２膜 ２３・・・・・・ｓｉｏ！＋ｓｉ ｚＮ４膿４・・・・
・・・ｐｏ １ ｙＳ ｉ １４・・・・・・異方性エツチング部 ２４・・・・・・ＳｉＯ□ 以上 出願人 セイコーエプソン株式会社
第２図及び第３図は従来技術による誘電体分離構造図で
ある。 １．１１．２１・絶縁基板 ２．１２．２２・５ｉｌｌｉ ３．１３・・・・Ｓ ｉＯ２膜 ２３・・・・・・ｓｉｏ！＋ｓｉ ｚＮ４膿４・・・・
・・・ｐｏ １ ｙＳ ｉ １４・・・・・・異方性エツチング部 ２４・・・・・・ＳｉＯ□ 以上 出願人 セイコーエプソン株式会社
Claims (1)
- 【特許請求の範囲】 絶縁体又は絶縁膜上の単結晶Ｓｉ膜をホトレジスト膜
形成に引続き、ドライ・エッチングにより溝掘りし、該
溝部側面に熱酸化膜を形成後、多結晶Ｓｉ膜をＣＶＤで
形成したり、あるいは ＣＶＤＳｉＯ＿２膜等を形成し溝部を埋め込む事等を特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7519788A JPH01246843A (ja) | 1988-03-29 | 1988-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7519788A JPH01246843A (ja) | 1988-03-29 | 1988-03-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01246843A true JPH01246843A (ja) | 1989-10-02 |
Family
ID=13569229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7519788A Pending JPH01246843A (ja) | 1988-03-29 | 1988-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01246843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216319A (ja) * | 1992-10-09 | 1994-08-05 | Hyundai Electron Ind Co Ltd | 半導体素子の電荷保存電極を構成するシリコン層の形成方法 |
-
1988
- 1988-03-29 JP JP7519788A patent/JPH01246843A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216319A (ja) * | 1992-10-09 | 1994-08-05 | Hyundai Electron Ind Co Ltd | 半導体素子の電荷保存電極を構成するシリコン層の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000096B1 (ko) | 반도체 장치의 접촉부 형성방법 | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPS5837987B2 (ja) | 埋設酸化物分離領域の形成方法 | |
| KR100287181B1 (ko) | 트렌치소자분리영역을갖는반도체소자및그제조방법 | |
| JPH01246843A (ja) | 半導体装置の製造方法 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JPH11176929A (ja) | 化学気相蒸着による第２パッド酸化膜を用いた半導体装置の素子分離方法 | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| JPS63288042A (ja) | 半導体素子製造方法 | |
| JPS63229845A (ja) | 半導体集積回路装置の製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| KR0167882B1 (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JP2664458B2 (ja) | 素子分離方法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPS639964A (ja) | 半導体記憶素子製造法 | |
| CN115172259A (zh) | 一种有源区顶角的形成方法及半导体结构 | |
| JPH05166824A (ja) | 半導体装置の製造方法 | |
| JPS63133574A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04137624A (ja) | 半導体装置の製造方法 | |
| JPS6265437A (ja) | 半導体装置の製造方法 | |
| JPS6242458A (ja) | 半導体装置 | |
| JPS6396937A (ja) | 半導体装置およびその製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPH01283834A (ja) | 半導体装置の製造方法 |